KR100939560B1 - 액정표시장치용 어레이기판과 제조방법 - Google Patents

액정표시장치용 어레이기판과 제조방법 Download PDF

Info

Publication number
KR100939560B1
KR100939560B1 KR1020030043947A KR20030043947A KR100939560B1 KR 100939560 B1 KR100939560 B1 KR 100939560B1 KR 1020030043947 A KR1020030043947 A KR 1020030043947A KR 20030043947 A KR20030043947 A KR 20030043947A KR 100939560 B1 KR100939560 B1 KR 100939560B1
Authority
KR
South Korea
Prior art keywords
layer
copper alloy
gate
electrode
delete delete
Prior art date
Application number
KR1020030043947A
Other languages
English (en)
Other versions
KR20050002564A (ko
Inventor
조원호
조규철
이규태
강진규
정병화
김진영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030043947A priority Critical patent/KR100939560B1/ko
Priority to US10/878,516 priority patent/US7277138B2/en
Publication of KR20050002564A publication Critical patent/KR20050002564A/ko
Application granted granted Critical
Publication of KR100939560B1 publication Critical patent/KR100939560B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명의 특징은 어레이기판에 첫 번째로 구성되는 층인 게이트 배선과 게이트 전극은 구리합금(Cu-alloy)층과 몰리브덴(Mo)층의 이중층으로 구성하고, 상기 게이트 배선 및 게이트 전극의 상부에 구성되는 데이터 배선과 소스 및 드레인 전극은 몰리브덴 층과 구리합금층 순서로 적층한 이중층으로 구성하는 것이다.
이와 같은 적층 구조는 200℃ 이상의 열을 가하게 되면, 상기 구리합금층으로부터 이것의 둘레로 상기 구리(Cu)와 합금된 금속이 확산되는 현상이 발생하게 된다.
상기 구리합금층 주변으로 확산된 확산층은 절연막과의 접촉특성이 양호함으로 구리합금층의 밀착특성을 개선하는 기능을 한다.
또한, 상기 구리 합금층과 적층된 몰리브덴층은 반도체층과 구리 합금층이 직접 접촉하는 것을 방지하여, 구리성분과 실리콘 성분이 반응하는 것을 막는 기능을 한다.
따라서, 동작특성이 개선된 대면적 액정패널을 제작할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판과 제조방법{Liquid Crystal Display and method for fabricating of the same}
도 1은 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 2a 내지 도 2f와 도 3a 내지 도 3f와 도 4a 내지 도 4f는 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여, 종래 공정 순서에 따라 도시한 공정 단면도이고,
도 5는 2f의 D를 확대한 단면도이고,
도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 : 기판 131 : 게이트 전극
133 : 게이트 배선 135 : 게이트 패드 전극
137 : 게이트 절연막 139 : 액티브층
141 : 오믹 콘택층 149 : 소스 전극
151 : 드레인 전극 155 : 데이터 패드 전극
157 : 소스-드레인 금속층 159 : 보호막
169 : 화소 전극 171 : 게이트 패드 전극 단자
173 : 데이터 패드 전극 단자
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 구리를 포함한 이중 금속층으로 형성된 게이트 전극 및 게이트 배선과, 소스 및 드레인 전극과 데이터 배선을 포함하는 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
도 1은 액정표시장치용 어레이기판의 일부를 도시한 확대평면도이다.
기판(21)상에 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하는 게이트배선(33)과 데이터배선(53)이 형성된다.
상기 게이트배선(33)의 일 끝단에는 게이트 패드 전극(35)이 형성되어 있고, 상기 게이트 패드 전극(35)은 게이트 배선(33)에 비해 큰 폭을 가지도록 구성된다.
상기 데이터배선(53)의 일 끝단에는 데이터 패드 전극(55)이 형성되어 있고, 상기 데이터 패드 전극(55) 또한 데이터배선(53)에 비해 큰 폭을 가지도록 형성된다.
상기 게이트 패드 전극(35)과 데이터 패드 전극(55)은 각각 외부의 신호를 직접 인가 받는 수단인 투명한 게이트 패드 전극 단자(71)와 데이터 패드 전극 단자(73)와 접촉하여 구성된다.
이때, 상기 게이트배선(33)과 데이터배선(53)이 교차하여 정의되는 영역을 화소영역(P)이라 한다.
상기 게이트배선(33)의 일부 상부에 스토리지 캐패시터(CST)가 구성되고, 상기 화소 영역(P)에 구성된 투명한 화소전극(69)과 회로적으로 병렬로 연결된다.
상기 박막트랜지스터(T)는 게이트 전극(31)과 소스 전극(49)과 드레인 전극(51)과, 상기 게이트전극(31) 상부에 구성된 액티브층(39)으로 이루어진다.
전술한 구성에서, 상기 스토리지 커패시터(CST)는 게이트 배선(33)의 일부를 제 1 캐패시터 전극으로 하고, 상기 게이트 배선(33)의 일부 상부에 위치하고 상기 소스 및 드레인 전극(49,51)과 동일층 동일물질로 형성되는 동시에, 상기 화소 전극(69)과 콘택홀(63)을 통해 접촉된 소스-드레인 금속층(57)을 제 2 캐패시터 전극으로 한다.
전술한 구성 중, 상기 게이트 전극(31)과 게이트 배선(33)과 게이트 패드 전극(35)은 신호 지연을 방지하기 위해 저 저항 금속인 알루미늄(Al)(또는 알루미늄 합금)을 사용하며, 알루미늄(또는 알루미늄합금)의 공정상 단점을 보완하기 위해 일반적으로는 알루미늄(또는 알루미늄합금)에 별도의 금속층을 적층하여 구성한다.
상기 드레인 전극(51)과 데이터 배선(53)과 데이터 패드 전극(55)또한, 저항을 낮추기 위해 알루미늄을 사용하는 경우가 있으며, 이 때에는 알루미늄(또는 알루미늄합금)의 상부와 하부에 별도의 금속층을 더욱 구성하게 된다.
이하, 도 2a 내지 2f와 도 3a 내지 도 3f와 도 4a 내지 도 4f를 참조하여, 종래에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
(도 2a 내지 2f는 박막트랜지스터 화소의 단면도이고, 3a 내지 도 3f는 게이트 패드부의 단면도이고, 도 4a 내지 도 4f는 데이터 패드부의 단면도이다.)
먼저, 도 2a와 도 3a와 도 4a에 도시한 바와 같이, 기판(21) 상에 알루미늄(Al)또는 알루미늄합금을 증착하고 패턴하여, 기판(21)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선(33)과 이에 연결된 다수의 게이트 전극(31)을 형성한다.
상기 알루미늄 계열의 금속은 저항이 낮아 게이트 배선의 신호 지연(signal delay)을 낮출 수 있는 장점이 있는 반면, 화학적으로 내식성이 약하여 쉽게 단선되거나, 배선의 표면에 미세하게 힐락(hillock)과 같은 결함이 발생하게 된다.
따라서, 이러한 문제를 해결하기 위해 상기 알루미늄 계열의 금속층과 이것의 상부에 이보다는 확학적 물리적으로 강한 금속을 적층하여 형성하는 것이 일반적이다.
이와 같은 적층구조는, 상기 알루미늄의 상부에 적층된 금속에 따라, 상기 알루미늄과 일괄식각이 가능한 금속(예를 들면 몰리브덴(Mo))이면 공정이 추가되지 않으나, 상기 알루미늄과 동시에 식각이 가능하지 않은 금속(예를 들면 크롬(Cr))일 경우에는 별도의 식각공정을 진행해야 하므로 공정이 복잡해지는 문제가 있다.
도 2b와 도 3b와 도 4b에 도시한 바와 같이, 상기 게이트 패드 및 게이트 배선(33)과 게이트 전극(31)이 형성된 기판(21)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연막인 게이트 절연막(37)을 형성한다.
연속하여, 상기 게이트 전극(31)상부의 게이트 절연막(37)상에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층하고 패턴하여, 액티브층(39)과 오믹 콘택층(41)을 형성한다.
다음으로, 도 2c와 도 3c와 도 4c에 도시한 바와 같이, 상기 오믹 콘택층(41)이 형성된 기판(21)의 전면에, 몰리브덴(Mo)과 알루미늄(Al)과 몰리브덴(Mo)을 차례로 증착하여, 제 3,4,5 금속층(43,45,47)을 적층한다.
다음으로, 도 2d와 도 3d와 도 4d에 도시한 바와 같이, 상기 제 3,4,5금속층을 동시에 패턴하여, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 3중 금속층으로 구성되고, 상기 오믹 콘택층(41)과 접촉하면서 서로 이격된 소스 전극(49)과 드레인 전극(51)을 형성하고, 동시에 상기 소스 전극(49)과 연결된 데이터 배선(도 1의 53) 및 데이터 배선의 일 끝단에 데이터 패드 전극(55)을 형성한다.
동시에, 상기 게이트 배선(33)의 일부 상부에 섬 형상의 소스-드레인 금속(57)층을 형성한다.
상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)을 몰리브덴(Mo)이나 크롬(Cr)과 같이 저항이 큰 금속을 단일층으로 하여 대면적 기판을 제작하게 되면, 신호 지연에 의해 액정패널의 전면에 대해 동일한 화질을 가지는 화상을 얻을 수 없게 된다.
반면, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)의 저항이 작을수록 신호의 흐름이 원활하기 때문에 대면적 어레이기판을 제작하는데 적합하다.
따라서, 이를 해결하기 위해 전술한 바와 같이, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)을 알루미늄과 같은 저저항 재료로 형성하는 것이 필요하다.
그런데, 알루미늄의 특성으로 인해 전술한 바와 같이, 상기 알루미늄층의 상부와 하부에 각각 구성된 몰리브덴층을 형성하게 된다.
좀더 상세히 설명하면, 상기 하부 몰리브덴 층은 상기 알루미늄층이 상기 액티브층(39) 또는 오믹 콘택층(41)으로 파고 들어가는 스파이킹(spiking)현상을 방지하기 위해서 형성하는 것이고, 상기 상부 몰리브덴 층은 이후 공정에서 형성되는 투명전극과 상기 알루미늄층 사이의 콘택 저항을 줄이기 위한 목적으로 형성하는 것이다.
이와 같은 이유로, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)을 삼층(Mo/Al/Mo)으로 구성하였다.
전술한 공정에 연속하여, 상기 소스 전극과 드레인 전극(49,51)사이로 노출된 오믹 콘택층(41)을 식각하여 하부의 액티브층(39)을 노출한다.
도 2e와 도 3e와 도 4e에 도시한 바와 같이, 상기 소스 및 드레인 전극(49,51)이 형성된 기판(21)의 전면에 절연물질을 증착하여, 제 2 절연막인 보호막(59)을 형성한다.
상기 보호막(59)을 식각하여 드레인 전극(51)의 일부를 노출하는 드레인 콘택홀(61)과, 소스-드레인 금속층(57)의 일부를 노출하는 스토리지 콘택홀(63)을 형성한다.
도 2f와 도 3f와 도 4f에 도시한 바와 같이, 상기 보호막(59)이 형성된 기판(21)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(51)과 상기 소스-드레인 금속층(57)과 접촉하는 투명한 화소전극(69)을 형성한다.
전술한 바와 같은 공정으로 종래에 따른 어레이기판을 제작할 수 있다.
상기 공정은 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)과 데이터 패드 전극(55)은 삼층의 금속을 혼산용액으로 일괄 식각하여 형성하게 되는데, 식각시 식각용액에 의해 전지반응(갈바닉)이 발생하게 되며, 이때 몰리브덴(Mo)의 두께가 두꺼울수록 전지반응에 의한 영향을 극복할 수 없다.
특히, 전지 반응에 의해 하부 몰리브덴 층이 과식각 되어 상기 보호층을 형성하는 공정 중 알루미늄 층이 주저앉아 하부의 오믹 콘택층과 접촉하게 된다.
이하, 도 5를 참조하여 설명한다. 도 5는 도 2f의 D를 확대한 단면도이다.
도시한 바와 같이, 알루미늄층(45)을 사이에 두고 상부와 하부에 구성된 몰리브덴(Mo)이 과식각되는 현상이 발생하게 된다.
이와 같은 현상은, 상기 소스 및 드레인전극(49,도 2f의 51)과 데이터 배선(도 1의 53)과 데이터 패드 전극(도 2f의 55)이 형성된 기판의 전면에 보호층(59)을 형성하는 과정에서 상기 알루미늄층(45)의 역 테이퍼(E)에 의해 보호층(59)이 제대로 형성되지 않는 경우가 있다.
또한, 앞서 언급한 바와 같이, 상기 알루미늄층(45) 상부에 형성된 보호층(59)에 눌려 하부의 액티브층(39)또는 오믹 콘택층(41)과 접촉하는 불량이 발생하게 된다.
이와 같은 경우에는, 상호 확산 작용에 의한 누설전류 상승으로 인해 소자(박막트랜지스터)의 동작이 저하되는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 상기 게이트 전극과 게이트 배선을 구리합금(Cu-alloy)층과 몰리브덴(Mo)층의 이중 금속층으로 구성하고, 상기 소스 및 드레인 전극으로는 몰리브덴층과 구리합금층을 순차로 적층한 이중 금속층으로 구성한다.
상기 이중 금속층은 별도의 열처리가 가해지면 이로 인해, 상기 구리 합금층으로 부터 상기 구리 합금층의 표면으로 금속이 확산된 확산층이 형성된다.
상기 확산층은 상기 구리 합금층과 절연막의 밀착특성을 개선하는 기능을 하 게 되며, 상기 몰리브덴층은 상기 구리 합금층과 반도체층이 반응하는 것을 방지하는 기능을 한다.
따라서, 이로 인해 상기 구리를 저저항 배선 재료로 사용하는 것을 가능하게 한다.
전술한 바와 같은 목적을 달성하기 위한 액정표시장치용 어레이기판은 기판 상에 구성되고, 몰리브덴(Mo)층과 구리합금(Cu-alloy)층과 구리합금층 표면으로 금속이 확산된 확산층으로 형성된 게이트 배선과 이에 연결된 게이트 전극과; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 적층되어 형성된 액티브층과 오믹 콘택층과; 상기 오믹 콘택층의 상부에 구성되고, 몰리브덴(Mo)층과 구리합금(Cu-alloy)층과 구리합금층 표면으로 금속이 확산된 확산층이 순차 적층되어 형성된 소스 전극과 드레인 전극과, 소스 전극과 연결되는 데이터 배선과; 상기 소스 및 드레인 전극과 데이터 배선의 구성되고, 상기 드레인 전극의 일부를 노출하는 콘택홀을 포함하는 보호막과; 상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 포함한다.
상기 몰리 합금층은 구리(Cu)와, 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나 이상을 금속을 합금하여 형성한 것이다.
상기 확산층은 구리와 합금된 금속으로 형성된 것을 특징으로 한다.
상기 게이트 배선과 게이트 전극은 기판 상에 구리합금층과 몰리브덴층이 순차 적층되고, 상기 구리합금층 표면의 확산층으로 구성되거나, 몰리브덴층과 구리합금층이 순차 적층되고, 상기 구리합금층 표면의 확산층으로 구성될 수 있다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 구성되고, 몰리브덴층과 구리합금(Cu-alloy)층의 이중층으로 구성된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 전극과 게이트 배선이 형성된 기판을 열처리하여, 상기 구리합금(Cu-alloy)층의 표면으로 금속이 확산된 확산층을 형성하는 단계와; 상기 구리합금층 표면의 확산층을 포함하는 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 적층된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층 상부에, 몰리브덴층과 구리합금층이 순차적으로 적층되어 형성된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판을 열처리하여, 상기 구리층의 표면으로 금속이 확산된 확산층을 형성하는 단계와; 상기 확산층을 포함하는 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 단계와; 상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 형성하는 단계를 포함한다.
본 발명의 특징에 따른 박막트랜지스터는 기판 상에 구성되고, 몰리브덴(Mo)층과 구리합금(Cu-alloy)층과 구리합금층 표면으로 확산된 금속층으로 형성된 게이트 전극과; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 적층되어 형 성된 액티브층과 오믹 콘택층과; 상기 오믹 콘택층의 상부에 구성되고, 몰리브덴(Mo)층과 구리합금(Cu-alloy)층과 구리합금층 표면으로 확산된 금속층이 순차 형성된 소스 전극과 드레인 전극을 포함한다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예는 게이트 배선 및 게이트 전극과 소스 및 드레인 전극과 데이터배선을 형성할 때, 몰리브덴(Mo)층과 구리합금(Cu-alloy)층과 확산층으로 형성하는 것을 특징으로 한다.
이하, 도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f를 참조하여, 본 발명에 따른 어레이기판의 제조공정을 설명한다.
도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 본 발명의 공정순서에 따라 도시한 공정 단면도이다.(도 6a 내지 도 6f는 박막트랜지스터와 화소의 단면도이고, 도 7a 내지 도 7f는 게이트 패드부의 단면도이고, 도 8a 내지 도 8f는 데이터 패드부의 단면도이다.)
도 6a 와 도 7a와 도 8a에 도시한 바와 같이 먼저, 기판(121)상에 몰리브덴층(M)과 구리합금(Cu-alloy)층(C)을 적층한 후 이를 패턴하여, 기판(121) 상에 일 방향으로 연장된 게이트 배선(133)과, 게이트 배선(133)의 일 끝단에 게이트 패드 전극(135)과, 게이트 배선(133)에 연결된 게이트 전극(131)을 형성한다.
이때, 상기 구리합금층(130)은 구리와 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나 이상의 금속을 합금한 물질로 형성한 것이다.
다음으로, 상기 게이트 패드 전극(135)및 게이트 배선(133)과 게이트 전극(131)이 형성된 기판(121)을 200℃ 이상의 온도로 열처리하는 공정을 진행한다.
이와 같이 하면, 상기 구리합금층(C)으로부터 구리합금층(C)의 표면으로 금속이 확산되어 구리합금층(C)의 표면에 확산층(D1)이 형성된다.
이때, 상기 확산층은 1~100Å두께로 형성된다.
도 6b와 도 7b와 도 8b에 도시한 바와 같이, 상기 구리합금층(C)의 표면에 확산층(D1)을 포함하는 게이트 배선(133) 및 게이트 패드 전극(135)과 게이트 전극(131)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나로 게이트 절연막(137)을 형성한다.
다음으로, 상기 게이트 전극(131) 상부의 게이트 절연막(137)상에 아일랜드 형태로 액티브층(139)(active layer)과 오믹 콘택층(141)(ohmic contact layer)을 형성한다.
상기 액티브층(139)은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 상기 오믹 콘택층(141)은 불순물이 포함된 비정질 실리콘(n+a-Si:H)으로 형성한다.
다음으로, 도 6c와 도 7c와 도 8c에 도시한 바와 같이, 상기 오믹 콘택층(141)이 형성된 기판(121)의 전면에 몰리브덴층(143)과 구리합금층(145)을 적층하여 형성한다.
상기 몰리브덴층(143)은 상기 구리합금층(145)과 반도체층이 직접 접촉하여 상호 반응하는 것을 방지하는 역할을 하게 된다.
다음으로, 도 6d와 도 7d와 도 8d에 도시한 바와 같이, 상기 몰리브덴층(143)과 구리합금층(145)을 식각하여, 이중층으로 구성된 소스 전극(149)과 이와는 소정간격 이격된 드레인 전극(151)과, 상기 소스 전극(149)과 연결된 데이터 배선(미도시)과, 데이터 배선(미도시)의 일 끝단에 데이터 패드 전극(155)을 형성한다.
동시에, 게이트 배선(133)의 일부 상부에 아일랜드 형상으로 소스-드레인 금속층(157)을 형성한다.
연속하여, 상기 소스전극(149)과 드레인 전극(151)사이의 이격된 영역에 사이로 노출된 오믹 콘택층(141)을 식각하여 하부의 액티브층(139)을 노출한다.
다음으로, 상기 소스 및 드레인 전극(149,151)과 데이터 배선(미도시)과 데이터 패드 전극(155)등이 형성된 기판(121)을 200℃의 온도로 열처리하는 공정을 진행한다.
이와 같이 하면, 상기 구리합금층(145)으로부터 금속이 확산되어 상기 구리합금층(145)의 표면으로 확산층(D2)이 형성된다.
상기 확산층은 경우에 따라, 구리합금층의 일부 또는 전면에 형성된다.
상기 열처리 공정은 게이트 절연막형성시, 액티브층 형성시,데이터 배선 형성시 진행할 수 있다.
상기 확산층(D2)은 구리(Cu)와 금속 예를 들면 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속군 중 선택된 하나 일 수 있다.
상기 확산층(D2)은 상기 구리합금층(145)과 이하, 형성되는 절연막의 사이에 존재하게되며 절연막의 밀착성을 개선하는 역할을 하게 된다.
그리고, 상기 몰리브덴층(143)은 상기 구리합금층(145)이 하부의 오믹 콘택층(141)과 접촉하는 것을 방지하는 역할을 함으로써, 상기 구리층(145)은 하부 오믹 콘택층(141)과 반응하지 않게 된다.
도 6e와 도 7e와 도 8e에 도시한 바와 같이, 상기 확산층(D2)을 포함한 소스 전극(149)과 드레인 전극(151)과 데이터 배선(미도시)이 형성된 기판의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 또는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택하여 단층 또는 이중층의 절연막을 패턴하여, 상기 드레인 전극(151)의 일부를 노출하는 드레인 콘택홀(161)과, 상기 소스-드레인 금속층(157)을 노출하는 스토리지 콘택홀(163)과 상기 게이트 패드 전극(135)을 노출하는 게이트 패드 콘택홀(165)과, 상기 데이터 패드 전극(155)을 노출하는 데이터 패드 콘택홀(167)이 형성된 보호막(159)을 형성한다.
다음으로, 도 6f와 도 7f와 도 8f에 도시한 바와 같이, 상기 보호막(159)이 형성된 기판(121)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(151)과 상기 소스-드레인 금속층(157)과 접촉하는 화소전극(169)을 형성한다.
동시에, 상기 게이트 패드 전극(135)과 접촉하는 게이트 패드 전극 단자(171)와, 상기 데이터 패드 전극(155)과 접촉하는 데이터 패드 전극 단자(173)를 형성한다.
전술한 공정에서, 상기 게이트 패드 전극과 데이터 패드 전극은 몰리 합금층과 구리합금층 또는 구리층과 몰리 합금층의 순서로 구성될 수 있으며, 상기 소스 및 드레인 전극과 데이터 배선 또한 상기와 같은 구성으로 형성될 수 있다.
전술한 바와 같은 공정을 통해, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예를 통해 상기 제 1 실시예의 변형예를 설명한다.
-- 제 2 실시예--
본 발명의 제 2 실시예의 특징은 상기 제 1 실시예의 구성에서, 상기 게이트 전극과 게이트 배선을 구리합금(Cu-alloy)층과 몰리브덴(Mo)층으로 적층하여 형성하는 것을 특징으로 한다. (주요구성과 제조방법은 제 1 실시예와 동일하므로 단면구성을 참조하여 설명한다.)
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 기판(221)상에 박막트랜지스터 영역(T)과 화소 영역(P)과 게이트 패드영역(G)과 데이터 패드 영역(D)이 정의되고, 상기 박막트랜지스터 영역(T)에는 게이트 전극(131)과, 게이트 전극과 게이트 절연막(237)을 사이에 두고 위치한 반도체층(액티브층(239)과 오믹콘택층(242))과, 반도체층의 상부에서 이격된 소스 전극(249)과 드레인 전극(251)을 포함하는 박막트랜지스터을 형성한다.
서로 수직하게 교차하는 게이트 배선(233)과 데이터 배선(미도시)이 상기 화소 영역(P)의 일측과 타측에 각각 구성되고, 상기 게이트 배선(233)의 일 끝단인 게이트 패드 영역(G)에는 게이트 패드(235)를 형성하고, 상기 데이터 배선(미도시)의 일 끝단인 데이터 패드 영역(D)에는 데이터 패드 전극(255)이 구성된다.
상기 화소영역(P)에는 보호막(259)을 사이에 두고 상기 박막트랜지스터의 드레인 전극(251)과 접촉하는 투명한 화소전극(269)을 형성한다.
전술한 구성에서, 특징적인 것은 상기 게이트 배선(233)과 게이트 전극(231)을 형성할 때, 구리합금(Cu-alloy)층(C)과 몰리브덴층(M)을 순차 적층하여 형성하고 이를 열처리하여, 상기 하부 구리합금층(C)의 표면으로 금속이 확산되어 확산층(D1)을 형성하는 것이다.
상기 확산층(D1)은 상기 구리층과 기판(221)사이에 위치하여, 구리합금층(C)과 기판(221)의 밀착특성이 개선되도록 도와주는 역할을 하게 된다.
상기 소스 및 드레인 전극(249)과 데이터 배선(252)은 앞서 설명한 제 1 실 시예와 동일하게, 몰리브덴층(M)과 구리합금층(C)을 순차적으로 적층하고 이를 열처리하여 상기 구리합금층(C)의 표면으로 확산층(D2)이 형성된 구조이다.
전술한 바와 같이 본 발명의 제 2 실시예를 제작할 수 있다.
본 발명에 따라 액정표시장치용 어레이기판을 제작하게되면,
첫째, 몰리브덴층과 구리합금층을 적층함으로서 구리층이 하부의 반도체층과 직접 접촉하여 반응하는 것을 방지하여, 박막트랜지스터의 동작 특성을 개선하는 효과가 있다.
둘째, 몰리브덴층과 구리합금층의 적층구조를 열처리하여, 상기 구리합금층의 표면으로 확산층을 형성함으로서, 상기 구리합금층과 기판 또는 구리합금층과 절연막과의 밀착특성을 개선하는 효과가 있다.
셋째, 구리합금층의 상부 또는 하부에 몰리브덴층과 확산층을 선택적으로 형성함으로서, 공정 중 구리의 반응특성 및 밀착특성 등을 고려하지 않아도 되므로, 저 저항 구리를 배선재료로 사용 가능하여 대면적 액정패널을 제작할 수 있는 효과가 있다.
넷째, 상기 게이트 전극 및 게이트 배선과, 상기 소스 전극 및 데이터 배선을 형성할 때, 일괄식각하기 때문에 공정을 단순화 할 수 있고, 상기 데이터 배선과 소스 전극 및 드레인 전극의 경우에는 종래와 비교하여 두층으로 구성되므로 공정시간을 단축할 수 있어 공정수율을 개선하는 효과가 있다.

Claims (30)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 기판 상에 구성되고, 몰리브덴층과 구리합금(Cu-alloy)층의 이중층으로 구성된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극과 게이트 배선이 형성된 기판을 열처리하여, 상기 구리합금(Cu-alloy)층의 표면으로 금속이 확산된 확산층을 형성하는 단계와;
    상기 구리합금층 표면의 확산층을 포함하는 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 게이트 절연막 상에 적층된 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층 상부에, 몰리브덴층과 구리합금층이 순차적으로 적층되어 형성된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판을 열처리하여, 상기 구리합금층의 표면으로 상기 구리합금층의 금속이 확산되어 상기 구리합금층을 둘러싸는 확산층을 형성하는 단계와;
    상기 확산층을 포함하는 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에, 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와;
    상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  22. 제 21 항에 있어서,
    구리합금층은 구리(Cu)와 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나 이상을 금속을 합금하여 형성된 액정표시장치용 어레이기판 제조방법.
  23. 제 21 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 확산층은 구리와 합금된 금속으로 형성된 액정표시장치용 어레이기판 제조방법.
  24. 제 21 항에 있어서,
    상기 액티브층은 순수 비정질 실리콘(a-Si:H)층이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)층인 액정표시장치용 어레이기판 제조방법.
  25. 제 21 항에 있어서,
    상기 게이트 배선의 상부에 상기 소스 및 드레인 전극과 동일층 동일물질로 섬형상의 소스-드레인 금속층을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  26. 제 21 항에 있어서,
    상기 소스-드레인 금속층은 상기 보호막을 식각하여 구성한 콘택홀을 통해 상기 화소전극과 접촉하도록 형성된 액정표시장치용 어레이기판 제조방법.
  27. 제 21 항에 있어서,
    상기 게이트 배선과 게이트 전극은 기판 상에 구리합금층과 몰리브덴층이 순차 적층되고, 상기 구리합금층과 기판 사이의 확산층으로 형성된 액정표시장치용 어레이기판 제조방법.
  28. 제 21 항에 있어서,
    상기 게이트 배선과 게이트 전극은 기판 상에 몰리브덴층과 구리합금층이 순차 적층되고, 상기 구리합금층 표면의 확산층으로 형성된 액정표시장치용 어레이기판 제조방법.
  29. 제 21 항에 있어서,
    상기 게이트 배선의 일 끝단에 이와 연결된 게이트 패드 전극과, 상기 데이터 배선의 일 끝단에 데이터 패드 전극이 구성된 액정표시장치용 어레이기판 제조방법.
  30. 제 21 항에 있어서,
    상기 게이트 패드 전극과 접촉하는 투명한 게이트 패드 전극 단자와, 상기 데이터 패드 전극과 접촉하는 투명한 데이터 패드 전극 단자가 구성된 액정표시장치용 어레이기판 제조방법.
KR1020030043947A 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법 KR100939560B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030043947A KR100939560B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법
US10/878,516 US7277138B2 (en) 2003-06-30 2004-06-29 Array substrate for LCD device having double-layered metal structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043947A KR100939560B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20050002564A KR20050002564A (ko) 2005-01-07
KR100939560B1 true KR100939560B1 (ko) 2010-01-29

Family

ID=33536430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043947A KR100939560B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법

Country Status (2)

Country Link
US (1) US7277138B2 (ko)
KR (1) KR100939560B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627548B2 (en) 2015-01-02 2017-04-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101168728B1 (ko) 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
CN101395701B (zh) * 2006-03-22 2010-06-02 三菱电机株式会社 电力用半导体器件
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101294694B1 (ko) * 2007-12-04 2013-08-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101574131B1 (ko) 2009-11-10 2015-12-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR20130021607A (ko) * 2011-08-23 2013-03-06 삼성디스플레이 주식회사 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
KR102169014B1 (ko) * 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN106887436B (zh) 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN109461743A (zh) * 2018-10-16 2019-03-12 武汉华星光电半导体显示技术有限公司 显示面板、等离子体蚀刻方法以及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JPH08220562A (ja) * 1994-12-14 1996-08-30 Toshiba Corp 表示装置用アレイ基板およびその製造方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627548B2 (en) 2015-01-02 2017-04-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR20050002564A (ko) 2005-01-07
US20040263746A1 (en) 2004-12-30
US7277138B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100866976B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
US8492190B2 (en) Method for manufacturing display panel
US7276732B2 (en) Thin film transistor array panel
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
US6323521B1 (en) Thin film transistor with electrodes having compressive and tensile stress
KR0138081B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR20130117558A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
KR100690001B1 (ko) 액정표시소자 및 그 제조방법
US6515726B2 (en) LCD panel with low resistance interconnection
EP0641028B1 (en) A thin film device and a method for fabricating the same
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR100408345B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US20020080293A1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3962800B2 (ja) 液晶表示装置の製造方法
KR20030055405A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 11