KR20030055405A - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR20030055405A
KR20030055405A KR1020010084923A KR20010084923A KR20030055405A KR 20030055405 A KR20030055405 A KR 20030055405A KR 1020010084923 A KR1020010084923 A KR 1020010084923A KR 20010084923 A KR20010084923 A KR 20010084923A KR 20030055405 A KR20030055405 A KR 20030055405A
Authority
KR
South Korea
Prior art keywords
gate
electrode
layer
wiring
amorphous silicon
Prior art date
Application number
KR1020010084923A
Other languages
English (en)
Inventor
윤종서
소재문
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010084923A priority Critical patent/KR20030055405A/ko
Publication of KR20030055405A publication Critical patent/KR20030055405A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명은 4마스크공정으로 제작되는 어레이기판에 구성되는 데이터 배선의 하부에 더미배선을 구성하는 것이다.
이와 같은 구성은 데이터 배선을 패턴하는 공정 중, 상기 더미배선의 단차에 의해 식각액이 데이터 배선으로 침투하는 것을 방지할 수 있기 때문에, 데이터 배선의 단선을 방지할 수 있다.
또한, 상기 더미배선은 상기 데이터 배선이 다른 요인에 의해 단선 되었을 경우, 수리배선으로 사용할 수 있기 때문에 제품의 수율을 개선할 수 있다.

Description

액정표시장치용 어레이기판과 그 제조방법{A Liquid crystal display device method for fabricating the same}
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로 특히, 데이터 배선의 하부에 더미배선(dummy line)을 더욱 구성한 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
도 1은 종래의 액정표시장치용 어레이기판의 일부를 도시한 확대평면도이다.
도시한 바와 같이, 기판(21)에 게이트 배선(25)과 데이터 배선(45)이 교차하여 구성되고, 상기 두 배선의 교차지점에 박막트랜지스터(45)가 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(23)과 소스 전극(41)및 드레인 전극(43)과 상기 게이트전극 상부에 구성된 반도체층(36)으로 이루어진다.
전술한 구성에서, 상기 반도체층(36)에서 상기 데이터 배선(45)의 하부로 연장된 반도체라인(38)이 구성된다.
상기 반도체 라인(38)은 데이터 배선(45)의 부착특성(adhesion)을 개선하기 위한 목적으로 구성된다.
상기 게이트배선(25)과 데이터배선(45)이 교차하여 정의되는 영역을 화소영역(P)이라 한다.
상기 게이트배선(25)의 일부 상부에 스토리지 캐패시터(C)가 구성되고, 상기 화소 영역(P)에 구성된 투명한 화소전극(55)과 회로적으로 병렬로 연결된다.
전술한 구성에서, 상기 캐패시터(C)는 게이트 배선(25)의 일부를 제 1 캐패시터 전극으로 하고, 상기 게이트 배선의 일부 상부에 위치하고 상기 드레인 전극(43)과 동일층 동일물질로 형성된 소스-드레인 금속층(47)을 제 2 캐패시터 전극으로 한다.
이하, 도 2a 내지 도 2d를 참조하여 종래에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 2a 내지 2d는 도 1의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ`를 따라 절단하여, 종래의 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 2a는 제 1 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 기판(21)상에 게이트전극(23)과 게이트배선(25)을 형성한다.
이때, 상기 게이트 전극과 게이트 배선은 알루미늄(Al), 알루미늄 합금(주로, AlNd), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W)중 선택된 하나를 사용한 단일막 또는 두 가지 금속을 적층한 이중막으로 형성한다.
보통 상기 게이트 전극과 게이트 배선 등을 이중막으로 형성하는 경우는 알루미늄을 사용하였을 경우이다. 즉, 제 1 층을 알루미늄 층으로 하고 제 2 층을 몰리브덴(Mo)또는 크롬(Cr)을 사용하여 형성한다.
상기 게이트 배선 등을 이중 금속층으로 형성하는 이유는, 상기 일루미늄이 저항은 작으나 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하기 때문에 내식성이 강한 몰리브덴(Mo) 또는 크롬(Cr)을 적층하는 것이다.
상기 게이트 배선(25)등이 형성된 기판(21)의 전면에 제 1 절연막인 게이트 절연막(29)과, 순수한 비정질 실리콘(a-Si:H)층(31a)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)층(31b)을 적층한다.
연속하여, 상기 불순물 비정질 실리콘층(31b)상에 알루미늄(Al), 알루미늄 합금(주로, AlNd), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W)중 선택된 하나를 선택하여 제 1 금속층(33)을 형성한다.
상기 게이트 절연막(29)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질을 그룹 중 선택된 하나를 형성한다.
도 2b는 제 2 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 순수비정질 실리콘층과 오믹콘택층과 제 1 금속층을 식각하여, 제 1 반도체층(36)과 반도체라인(38)을 형성하고, 상기 반도체층(36)과 평면적으로 겹쳐 형성되는 소스전극(41)과 드레인전극(43)과, 상기 소스전극(41)에 연결되고 상기 반도체라인(38)과 평면적으로 겹쳐 형성되는 데이터 배선(45)을 형성한다.
이때, 상기 제 1 반도체층(36)의 제 1 층은 액티브층(36a)이라 하고 제 2 층은 오믹콘택층(36b)이라 한다.
상기 소스 및 드레인전극(41,43)을 형성하는 공정에서, 상기 게이트배선(23)의 일부 상부에 아일랜드 형상의 소스-드레인 금속층(47)을 형성한다.
물론, 상기 소스-드레인 금속층(47)의 하부에도 패턴된 순수비정질 실리콘층과 불순물 비정질 실리콘층이 적층된 제 2 반도체층(38)이 형성된다.
도 2c는 제 3 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 소스 및 드레인전극(41,43)이 형성된 기판(21)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(49)을 형성한다.
상기 보호막(49)을 패턴하여, 상기 드레인전극(43)의 일부를 노출하는 드레인 콘택홀(51)을 형성하고, 상기 소스-드레인 금속층(47)을 노출하는 스토리지 콘택홀(53)을 형성한다.
도 2d는 제 4 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 보호막(49)이 형성된 기판(21)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(37)과 상기 소스-드레인 금속층(47)과 접촉하는 투명한 화소전극(55)을 형성한다.
전술한 공정에서, 상기 게이트 배선(25)의 일부는 제 1 스토리지 전극의 기능을 겸하고, 상기 제 1 스토리지 전극 상부의 소스-드레인 금속층(47)은 제 2 스토리지 전극의 기능을 한다.
따라서, 게이트 배선(25) 상부에 스토리지 캐패시터(C)가 구성된다.
상기 스토리지 캐패시터(C)는 다양한 방법으로 구성할 수 있다.
전술한 바와 같은 방법으로 투과형 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 종래의 어레이기판 제조공정은 상기 데이터 배선을 패턴하는 공정 중 식각액에 의해 데이터 배선이 단선 되는 불량이 발생한다.
이하, 도 3a와 도 3b를 비교하면서 상세히 설명한다.
도 3a는 5 마스크 공정으로 패턴된 단면도이고, 도 3b는 4 마스크 공정으로 패턴된 단면도이다.
먼저, 3a에 도시한 바와 같이, 5마스크 공정은 상기 데이터배선(45)의 하부에 형성되는 반도체라인(38)을 먼저 형성한 후, 데이터 배선(45)을 패턴하는 방법을 사용한다.
이때, 이미 형성된 반도체라인(38)에 의해 상기 데이터 배선(45)의 양측(A)은 단차지는 형상이다.
상기 단차에 의해, 데이터 배선(45)을 식각하는 식각액이 포토레지스트(60)의 하부로 침투하는 것을 막아 주는 구실을 하기 때문에, 식각액의 침투에 의해 데이터 배선(45)이 단선되는 불량을 막을 수 있다.
반면, 4 마스크 공정에서는 상기 단차효과가 없다.
도 3b에 도시한 바와 같이, 4마스크 공정은 상기 데이터 배선과 반도체라인을 형성하기 위해 동일한 마스크를 공정을 이용하기 때문에, 먼저 데이터 배선(45)을 패턴 한 다음 하부의 불순물 비정질 실리콘층(31b)과 순수 비정질 실리콘층(31a)을 식각하게 된다.
따라서, 포토레지스트(60)의 하부로 데이터 배선(45)을 식각하는 식각액의 침투가 용이하다.
결과적으로, 상기 데이터 배선(45)이 단선되는 문제가 발생한다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 상기 데이터배선의 하부에 더미배선을 더욱 구성한다.
이와 같이 하면, 상기 더미배선에 의한 단차 효과를 기대할 수 있으며, 또한상기 더미배선은 다른 요인에 의해 상기 데이터 배선이 단선되더라도 이를 수리할 수 있는 수리배선으로 사용할 수 있다.
도 1은 종래의 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 3a 와 도 3b는 도 1의 Ⅱ-Ⅱ'를 확대한 단면도이고,
도 4는 본 발명에 따른 액표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 5a 내지 도 5d는 도 4의 Ⅳ-Ⅳ`와 Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이고,
도 6은 도 4의 Ⅴ-Ⅴ`를 따라 절단한 단면을 확대한 단면도이고,
도 7은 데이터 배선이 단선 되었을 경우, 이를 수리하는 방법을 도시한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
123 : 게이트 전극 125 : 게이트 배선
136 : 반도체층 138 : 반도체라인
141 : 소스전극 143 : 드레인 전극
145 : 데이터 배선 147 : 소스-드레인 금속층
155 : 화소전극
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 일 방향으로 구성된 다수의 게이트 배선과, 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 반도체층과 소스전극과 드레인전극을 포함하는 박막트랜지스터와; 상기 반도체층에서 상기 데이터 배선 하부로 연장된반도체라인과; 상기 화소영역을 정의하는 데이터 배선의 일부 하부에 위치하고, 구성된 더미배선과; 상기 드레인전극과 접촉하면서 상기 화소영역에 구성된 투명 화소전극을 포함한다.
상기 반도체층은 순수 비정질실리콘으로 형성한 액티브층과, 불순물 비정질 실리콘으로 형성한 오믹 콘택층으로 구성된다.
상기 더미배선은 상기 게이트전극 및 게이트 배선과 동일층 동일물질로 구성한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 평행하게 이격된 다수의 게이트 배선과, 상기 게이트 배선과 연결된 다수의 게이트전극과, 상기 게이트 배선의 이격된 사이에 더미배선을 형성하는 1 마스크 공정 단계와; 상기 게이트 전극과 게이트배선과 더미배선이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘과 금속층을 적층하는 단계와; 상기 금속층과 상기 순수 비정질 실리콘과 불순물 비정질 실리콘이 적층된 층 중, 상기 금속층을 패턴하여 소스전극과 드레인전극과, 상기 소스전극에서 상기 더미배선의 상부로 연장된 데이터 배선을 형성하고, 동일한 마스크로 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여 상기 소스전극과 드레인전극과 평면적으로 겹쳐진 반도체층과, 상기 반도체층에서 상기 데이터배선과 상기 더미배선의 사이로 연장된 반도체라인을 형성하는 2 마스크 공정 단계와; 상기 소스전극과 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성하고 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 3 마스크 공정 단계와; 상기 드레인전극과 접촉하면서 화소영역 상에 구성되는 투명 화소전극을 형성하는 4 마스크 공정 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명은 데이터 배선의 하부에 더미배선을 더욱 구성하여, 식각 공정 중 식각액의 침투를 막아 데이터배선이 단선되는 것을 방지하도록 하고, 상기 더미배선을 수리배선으로 사용하는 것을 특징으로 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(121)에 게이트배선(125)과 데이터배선(145)을 교차하여 형성하고, 상기 두 배선의 교차지점에 스위칭 소자인 박막트랜지스터(T)를 형성한다.
상기 박막트랜지스터(T)는 게이트 전극(123)과 소스 전극(141)및 드레인 전극(143)과 상기 게이트 전극(123) 상부에 구성된 액티브층(136)으로 이루어진다.
전술한 구성에서, 상기 액티브층(136)에서 상기 데이터 배선의 하부로 연장된 반도체라인(138)을 구성한다.
앞서 설명한 바와 같이, 상기 반도체라인(138)은 데이터 배선(145)의 부착특성을 개선하기 위한 목적으로 구성한다.
상기 게이트배선(125)과 데이터배선(145)이 교차하여 정의되는 영역을 화소영역(P)이라 정의한다.
상기 게이트배선(125)의 일부 상부에 스토리지 캐패시터(C)가 구성되고, 상기 화소 영역에 구성된 투명 화소전극(155)과 회로적으로 병렬로 연결된다.
전술한 구성에서, 상기 캐패시터(C)는 게이트 배선(125)의 일부를 제 1 캐패시터 전극으로 하고, 상기 게이트 배선의 일부 상부에 위치하고 상기 드레인 전극(141)과 동일층 동일물질로 형성한 소스-드레인 금속층(147)을 제 2 캐패시터 전극으로 한다.
전술한 구성에서, 특징적인 것은 상기 데이터 배선(145)의 하부에 더미배선(126)을 더욱 형성하는 것이고, 상기 더미배선(126)은 상기 게이트 배선(125)과 동일층 동일물질로 형성한다.
상기 더미배선(126)은 식각액에 의해 데이터 배선(145)이 단선되는 것을 방지하는 기능과, 상기 단선된 데이터 배선(145)을 수리하는 수리배선의 기능을 하게 된다.
이하, 도 5a 내지 도 5d를 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 5a 내지 5d는 도 4의 Ⅳ-Ⅳ`와 Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 도 5a는 제 1 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 기판(121)상에 게이트전극(123)과 게이트배선(125)과 더미배선(126)을 형성한다.
상기 더미배선(126)은 이후 공정에서 형성되는 데이터 배선 영역에 형성한다.
상기 더미배선(126)은 상기 게이트배선(125)과는 수직한 형상으로, 상기 게이트 배선(125)사이에 구성한다.
일반적으로, 상기 게이트 전극과 게이트 배선은 알루미늄(Al), 알루미늄 합금(주로, AlNd), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W)중 선택된 하나를 사용한 단일막 또는 두 가지 금속을 적층한 이중막으로 형성한다.
보통 상기 게이트 전극과 게이트 배선 등을 이중막으로 형성하는 경우는 알루미늄을 사용하였을 경우이다. 즉, 제 1 층을 알루미늄 층으로 하고 제 2 층을 몰리브덴(Mo)또는 크롬(Cr)을 사용하여 형성한다.
상기 게이트 배선 등을 이중 금속층으로 형성하는 이유는, 상기 일루미늄이 저항은 작으나 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하기 때문에 내식성이 강한 몰리브덴(Mo) 또는 크롬(Cr)을 적층하는 것이다.
상기 게이트 배선(125)등이 형성된 기판(121)의 전면에 제 1 절연막인 게이트 절연막(129)과, 순수한 비정질 실리콘(a-Si:H)층(131a)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)층(131b)을 적층한다. 연속하여. 상기 불순물 비정질 실리콘층 상에 알루미늄(Al), 알루미늄 합금(주로, AlNd), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W)중 선택된 하나를 선택하여 제 1 금속층(133)을 형성한다.
상기 게이트 절연막(129)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질을 그룹 중 선택된 하나를 증착하여 형성한다.
도 5b는 제 2 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 순수비정질 실리콘층과 오믹콘택층과 제 1 금속층을 식각하여, 제 1 반도체층(136)과 반도체라인(138)을 형성하고, 상기 반도체층(136)과 평면적으로 겹쳐 형성되는 소스전극(141)과 드레인전극(143)과, 상기 소스전극(141)에 연결되고 상기 반도체라인(138)과 평면적으로 겹쳐 형성되는 데이터 배선(145)을 형성한다.
이때, 상기 제 1 반도체층(136)의 제 1 층은 액티브층(136a)이라 하고 제 2 층은 오믹콘택층(136b)이라 한다.
상기 소스 및 드레인전극(141,143)을 형성하는 공정에서, 상기 게이트배선(123)의 일부 상부에 아일랜드 형상의 소스-드레인 금속층(147)을 형성한다.
물론, 상기 소스-드레인 금속층(147)의 하부에도 패턴된 순수비정질 실리콘층과 불순무 비정질 실리콘층이 적층된 제 2 반도체층(138)이 형성된다.
제 2 마스크 공정에서, 상기 더미배선(126)의 단차에 의해 상기 데이터 배선(145)이 식각액에 의해 단선 되는 것을 막을 수 있다.
이하, 도 6을 참조하여 설명한다.
도 6에 도시한 바와 같이, 상기 패턴되는 데이터 배선(145)의 하부에 더미배선(126)이 구성되어 있기 때문에 데이터 배선(145)의 양측(B)으로 단차지는 현상이발생한다.
상기 단차에 의해 데이터 배선(145)을 식각하는 식각액이 더 이상 포토레지스트(160)의 안쪽으로 침투하지 못하기 때문에, 식각액에 의한 데이터 배선(145)의 단선을 방지 할 수 있는 것이다.
상기 제 2 마스크 공정에서, 상기 데이터 배선(145)과 소스전극(141)과 드레인 전극(143)의 하부의 반도체층을 동시에 식각하는 동안, 상기 소스 및 드레인 전극(141,143) 사이의 오믹 콘택층만을 제거하기 위한 방법으로, 소스전극 및 드레인 전극의 상부에 잔류된 포토레지스트의 두께보다, 상기 두 전극 사이에 이격된 포토레지스트의 두께를 얇게 남겨, 상기 반도체층이 식각되는 동안 상기 이격된 공간은 얇게 남긴 포토레지스트와 상기 오믹 콘택층만이 식각되 도록 하면 된다.
이하, 본 발명에 따른 어레이기판 제조공정을 연속하여 설명한다.
도 5c는 제 3 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 소스 및 드레인전극(141,143)이 형성된 기판(121)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(149)을 형성한다.
상기 보호막(149)을 패턴하여, 상기 드레인전극(143)의 일부를 노출하는 드레인 콘택홀(151)을 형성하고, 상기 소스-드레인 금속층(147)을 노출하는 스토리지 콘택홀(153)을 형성한다.
도 5d는 제 4 마스크 공정으로 제작한 어레이기판의 단면을 도시한 도면으로, 상기 보호막(149)이 형성된 기판(121)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(137)과 상기 소스-드레인 금속층(147)과 접촉하는 투명한 화소전극(155)을 형성한다.
전술한 공정에서, 상기 게이트 배선(125)의 일부는 제 1 스토리지 전극의 기능을 겸하고, 상기 제 1 스토리지 전극 상부의 소스-드레인 금속층(147)은 제 2 스토리지 전극의 기능을 한다.
따라서, 게이트 배선(125) 상부에 스토리지 캐패시터(C)가 구성된다.
상기 스토리지 캐패시터(C)는 전술한 바와 같은 구성뿐 아니라 다양한 방법으로 구성할 수 있다.
전술한 바와 같은 방법으로 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 구성에서 더미배선(126)은 식각액의 침투를 방지하여 데이터 배선의 단선을 방지하는 역할 뿐 아니라, 다른 요인에 의해 데이터 배선(145)이 단선 되었을 경우 이를 수리할 수 있는 역할을 한다.
이하, 도 7을 참조하여, 상기 더미배선을 이용한 데이터 배선의 수리방법을 설명한다.
도시한 바와 같이, 데이터 배선(145)이 단선되면, 데이터 배선(145)의 단선부를 중심으로 양측(C,D)에서 데이터 배선(145)과 더미배선(126)을 연결하면 된다.
이와 같이 하면, 상기 단선된 데이터 배선(145)을 대신하여 더미배선(126)으로 데이터 신호가 흐르게 된다.
상기 더미배선(126)과 데이터 배선(145)을 연결하는 방법은 일반적으로 레이저를 이용할 수 있다.
따라서, 본 발명에 따라 어레이기판을 제작하게 되면 식각액에 의한 데이터 배선의 단선을 방지할 수 있고, 식각액이 아닌 다른 요인에 의해 단선된 데이터 배선을 수리할 수 있으므로 제품의 수율을 개선할 수 있는 효과가 있다.

Claims (11)

  1. 기판 상에 일 방향으로 구성된 다수의 게이트 배선과, 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 반도체층과 소스전극과 드레인전극을 포함하는 박막트랜지스터와;
    상기 반도체층에서 상기 데이터 배선 하부로 연장된 반도체라인과;
    상기 화소영역을 정의하는 데이터 배선의 일부 하부에 위치하여 구성된 더미배선과;
    상기 드레인전극과 접촉하면서 상기 화소영역에 구성된 투명 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 반도체층은 순수 비정질실리콘으로 형성한 액티브층과, 불순물 비정질 실리콘으로 형성한 오믹 콘택층으로 구성된 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 더미배선은 상기 게이트전극 및 게이트 배선과 동일층 동일물질로 구성된 액정표시장치용 어레이기판.
  4. 기판 상에 평행하게 이격된 다수의 게이트 배선과, 상기 게이트 배선과 연결된 다수의 게이트전극과, 상기 게이트 배선의 이격된 사이에 더미배선을 형성하는 1 마스크 공정 단계와;
    상기 게이트 전극과 게이트배선과 더미배선이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘과 금속층을 적층하는 단계와;
    상기 금속층과 상기 순수 비정질 실리콘과 불순물 비정질 실리콘이 적층된 층 중, 상기 금속층을 패턴하여 소스전극과 드레인전극과, 상기 소스전극에서 상기 더미배선의 상부로 연장된 데이터 배선을 형성하고, 동일한 마스크로 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여 상기 소스전극과 드레인전극과 평면적으로 겹쳐진 반도체층과, 상기 반도체층에서 상기 데이터배선과 상기 더미배선의 사이로 연장된 반도체라인을 형성하는 2 마스크 공정 단계와;
    상기 소스전극과 드레인전극과 데이터배선이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성하고 패턴하여, 상기 드레인전극의 일부를 노출하는 드레인 콘택홀을 형성하는 3 마스크 공정 단계와;
    상기 드레인전극과 접촉하면서 화소영역 상에 구성되는 투명 화소전극을 형성하는 4 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  5. 제 4 항에 있어서,
    상기 더미배선은 상기 게이트 배선과 동일물질로 형성되는 액정표시장치용 어레이기판 제조방법.
  6. 제 4 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 게이트 전극과 게이트 배선과 더미배선은 알루미늄(Al), 알루미늄합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성한 액정표시장치용 어레이기판 제조방법.
  7. 제 4 항에 있어서,
    상기 반도체층은 순수 비정질 실리콘인 액티브층과 불순물 비정질 실리콘인 오믹콘택층으로 형성된 액정표시장치용 어레이기판 제조방법.
  8. 제 4 항에 있어서,
    상기 투명 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방법.
  9. 제 4 항에 있어서,
    상기 제 2 마스크 공정에서, 상기 게이트배선의 일부 상부에 소스-드레인 금속층을 더욱 형성하는 단계를 포함한 액정표시장치용 어레이기판 제조방법.
  10. 제 4 항 또는 제 9 항 중 어는 한 항에 있어서,
    상기 제 3 마스크 공정에서, 상기 소스-드레인 금속층을 노출하는 스토리지 콘택홀을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레기판 제조방법.
  11. 제 4 항 또는 제 10 항 중 어느 한 항에 있어서,
    제 4 마스크 공정에서, 상기 화소전극을 소스-드레인 금속층과 접촉하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
KR1020010084923A 2001-12-26 2001-12-26 액정표시장치용 어레이기판과 그 제조방법 KR20030055405A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010084923A KR20030055405A (ko) 2001-12-26 2001-12-26 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010084923A KR20030055405A (ko) 2001-12-26 2001-12-26 액정표시장치용 어레이기판과 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030055405A true KR20030055405A (ko) 2003-07-04

Family

ID=32213327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010084923A KR20030055405A (ko) 2001-12-26 2001-12-26 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030055405A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010100614A (ko) * 2000-05-04 2001-11-14 윤종용 액정 표시 장치용 기판
KR20010103431A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20010103432A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010100614A (ko) * 2000-05-04 2001-11-14 윤종용 액정 표시 장치용 기판
KR20010103431A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20010103432A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법

Similar Documents

Publication Publication Date Title
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100866976B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
JP4718433B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101324169B1 (ko) 표시장치용 어레이기판 및 그 제조방법
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100829786B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100650981B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR20020006376A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100863727B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20030055405A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100913739B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100835973B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20050117845A (ko) 액정표시장치용 어레이 기판과 제조방법
KR20050117367A (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR100450702B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20030042371A (ko) 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
US20190377232A1 (en) Active matrix substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application