JP4908330B2 - 液晶表示装置用アレイ基板の製造方法 - Google Patents

液晶表示装置用アレイ基板の製造方法 Download PDF

Info

Publication number
JP4908330B2
JP4908330B2 JP2007172231A JP2007172231A JP4908330B2 JP 4908330 B2 JP4908330 B2 JP 4908330B2 JP 2007172231 A JP2007172231 A JP 2007172231A JP 2007172231 A JP2007172231 A JP 2007172231A JP 4908330 B2 JP4908330 B2 JP 4908330B2
Authority
JP
Japan
Prior art keywords
layer
electrode
gate
pixel
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007172231A
Other languages
English (en)
Other versions
JP2008015525A (ja
Inventor
ジヒョン チョン
ドンユン キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008015525A publication Critical patent/JP2008015525A/ja
Application granted granted Critical
Publication of JP4908330B2 publication Critical patent/JP4908330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示装置に係り、特に、波状ノイズが発生せずに高輝度を具現すると同時に、開口率が大幅に拡大された液晶表示装置用アレイ基板とその製造方法に関する。
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動し、透過率と開口率等の特性に優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに連結された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置(ＡＭ−ＬＣＤ)が解像度及び動画像の表示能力が優れており、最も注目を浴びている。このようなアクティブマトリックス型の液晶表示装置を、以下、液晶表示装置と称する。
図１を参照して、液晶表示装置の構成を説明する。
図１は、液晶表示装置を拡大して概略的に示した斜視図である。
図１に示したように、液晶パネル５１は、液晶層(図示せず)を間に相互に離隔された第１基板５と第２基板１０で構成されて、第２基板１０と向かい合う第１基板５の一面には、ブラックマトリックス６と赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターン７ａ、７ｂ、７ｃと、カラーフィルターパターン７ａ、７ｂ、７ｃ上に透明な共通電極９が構成される。
第１基板５と向かい合う第２基板１０には、多数の画素領域Ｐが定義されて、画素領域Ｐの一端側に延長して形成されたゲート配線１４と、ゲート配線１４が通る画素領域Ｐの一端側と平行ではない他端側に延長して形成されたデータ配線２６が構成される。
このような構成によって、画素領域Ｐは、ゲート配線１４とデータ配線２６が交差して定義される領域であって、両配線の交差地点には、薄膜トランジスタＴが構成される。図面には示してないが、薄膜トランジスタＴは、ゲート配線１４に連結されるゲート電極と、ゲート電極の上部の半導体層と、半導体層の上部に相互に離隔されているソース電極及びドレイン電極とで構成される。ソース電極は、データ配線２６に連結されている。
画素領域Ｐには、薄膜トランジスタＴと接触する透明な画素電極３２が構成されて、これは、インジウムースズーオキサイドＩＴＯのように、光の透過率が比較的優れた透明導電性金属で形成される。
前述したように構成された液晶表示装置用アレイ基板は、大体５〜６マスク工程を行って製作され、これを簡単に紹介する。
後述する工程は、５マスク工程の一例を説明している。
第１マスク工程で、ゲート電極とゲート配線が基板上に形成されると同時に、前記ゲート配線の一端に位置するゲートパッドが形成される。ゲート電極及びゲート配線が形成された基板全面にゲート絶縁膜が形成される。
第２マスク工程で、アクティブ層とオーミックコンタクト層を含む半導体層がゲート絶縁膜の上部に形成される。前記半導体層は、ゲート電極に対応して形成される。
第３マスク工程で、データ配線、ソース電極及びドレイン電極がゲート絶縁膜及び半導体層の上部に形成される。ソース電極及びドレイン電極は、半導体層に対応して形成されると同時に、データ配線の一端に位置するデータパッドが前記ゲート絶縁膜の上部に形成される。
第４マスク工程で、ドレインコンタクトホールを含む保護層がデータ配線、ソース電極及びドレイン電極の上部に形成される。前記ドレインコンタクトホールは、前記ドレイン電極を露出させる。
第５マスク工程で、前記ドレインコンタクトホールを通じてドレイン電極に連結される画素電極を前記保護層の上部に形成する。
以上のような５マスク工程で液晶表示装置用アレイ基板を製作することができる。
このように、多数の工程によってアレイ基板が製作されるために、工程が多いほど不良が発生する確率が高くなって、生産収率が低下する問題があり、工程時間の増加と工程費用の上昇によって製品の競争力が弱化する問題がある。
このような問題を解決するための方法として、４マスク工程が提案された。
図２は、従来の４マスク工程で製作した液晶表示装置用アレイ基板の一部を拡大した平面図である。
図２に示したように、アレイ基板は、基板６０上に一方向に延長されたゲート配線６２と、これと交差して画素領域Ｐを定義するデータ配線９８を含む。
ゲート配線６２の一端にゲートパッド６６が構成されて、データ配線９８の一端には、データパッド９９が構成される。
ゲートパッド６６とデータパッド９９の上部には、各々これと接触する透明なゲートパッド電極ＧＰＴと、データパッド電極ＤＰＴが構成される。
ゲート配線６２とデータ配線９８の交差地点には、ゲート配線６２と接触するゲート電極６４と、ゲート電極６４の上部に第１半導体層９１が位置して、データ配線９８に連結されたソース電極９４と、これとは離隔されたドレイン電極９６とを含む薄膜トランジスタＴが構成される。
画素領域Ｐには、ドレイン電極９６と接触する透明な画素電極ＰＸＬが構成される。
この時、ゲート配線６２の一部上部に画素電極ＰＸＬとストレージコンタクトホールを通じて連結されるアイランド状の金属層９７を形成することによって、ゲート配線６２の一部を第１電極とし、アイランド状の金属層９７を第２電極として、両電極間に位置したゲート絶縁膜(図示せず)を誘電体とするストレージキャパシターＣｓｔが形成される。
データ配線９８の下部には、第１半導体層９１から延長された第２半導体層９２が構成されて、アイランド状の金属層９７の下部には、第３半導体層９３が形成される。
この時、従来の技術による４マスク工程で製作されたアレイ基板は、データ配線９８の下部に、薄膜トランジスタＴの第１半導体層９１から延長された第２半導体層９２が延長された形態で構成される。
第１及び第２半導体層９１、９２は、外部の光や基板の下部に位置するバックライト(図示せず)から放出された光に露出され光電流が発生して、このように発生した光漏洩電流(photo-leakage current)によって隣接した画素電極ＰＸＬとカップルリング(coupling)現象が発生し、液晶パネルの画面に波状ノイズ(wavy noise)が発生したり、薄膜トランジスタが誤作動したりする問題がある。
また、このような問題を解決するために、第１及び第２半導体層９１、９２に対して光を完全に遮るようにブラックマトリックス(図示せず)を設計する場合、開口率が低下される短所がある。一方、画素電極ＰＸＬは、コンタクトホールを通じてドレイン電極９６と接触するが、コンタクトホールを通じて露出された第１半導体層９１に光が入射されることを防ぐために、ブラックマトリックスがコンタクトホールを遮るように設計する場合、開口率がさらに低下される短所がある。
図３Ａ及び図３Ｂは、各々図２のＩＩＩａ-ＩＩＩａ線、ＩＩＩｂ-ＩＩＩｂ線に沿って切断した断面図である。
図３Ａ及び図３Ｂに示したように、ソース電極９４及びドレイン電極９６とデータ配線９８の下部に、第１半導体層９１と第２半導体層９２が構成される。
第１及び第２半導体層９１、９２は、第１及び第２純粋非晶質シリコン層(ａ-Ｓｉ：Ｈ)(９１ａ、９２ａ)と不純物を含む第１及び第２非晶質シリコン層(ｎ+ａ-Ｓｉ：Ｈ)(９１ｂ、９２ｂ)で積層され構成されて、特に、第１半導体層９１を構成する純粋非晶質シリコン層は、アクティブ層９１ａとして、上部の不純物非晶質シリコン層は、オーミックコンタクト層９１ｂとする。
薄膜トランジスタＴの第１半導体層９１の第１純粋非晶質シリコン層９１ａは、下部のバックライト(図示せず)の光源に露出され、データ配線９８の下部に位置してデータ配線９８の両側に突出された第２半導体層９２の第２純粋非晶質シリコン層９２ａは、下部の光源(図示せず)に露出され光漏洩電流が発生する。
この時、下部の光源による微細なフリッカーによって、第１及び第２純粋非晶質シリコン層９１ａ、９２ａは、微細に反応して活性化と非活性化状態が繰り返され、これによる光電流の変化が発生する。
このような電流成分は、隣接する画素電極ＰＸＬを流れる信号と共にカップルリングされ画素電極ＰＸＬに位置した液晶(図示せず)の動きを歪曲する。
これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズが発生する。
データ配線９８の幅は３.９μｍでパターニングされ、データ配線９８下部の第２純粋非晶質シリコン層９２ａは、データ配線９８の両側に各々約１.８５μｍ程度突出された状態で構成される。
一般的に、データ配線９８と画素電極ＰＸＬは、アライン誤差を勘案して、４.５μｍ程度の隔離距離Ｄを置いてパターニングされるが、この時、突出部分を勘案してデータ配線９８と画素電極ＰＸＬの隔離距離は、６.３５μｍとされる。
ブラックマトリックスＢＭの幅を各々Ｗ１として、第２半導体層９２の第２純粋非晶質シリコン層９２ａの突出部の幅をＤ１、データ配線９８と画素電極ＰＸＬの距離をＤ２、アライン誤差を考慮した幅をＤ３と仮定する。４マスク工程によるアレイ基板でのデータ配線と画素電極との間の距離Ｄ２とアライン誤差を勘案した幅Ｄ３が５マスク工程によるアレイ基板と同一である時、４マスク工程によるアレイ基板は、第２純粋非晶質シリコン層９２ａの突出部の幅Ｄ１程度の、幅が広いブラックマトリックスＢＭを必要とする。ブラックマトリックスＢＭの幅Ｗ１の増加は、開口率の低下をもたらす。
前述したように、波状ノイズが発生するデータ配線９８の下部の第２純粋非晶質シリコン層９２ｂの形態は、従来の汎用的な４マスク工程によって必然的に発生する。理解のため、波状ノイズが発生する従来による４マスク工程について説明する。
以下、工程図面を参照して、従来による４マスク工程でアレイ基板を製作する方法を説明する。
図４Ａないし図４Ｇと図５Ａないし図５Ｇと図６Ａないし図６Ｇは、各々図２のＩＩＩａ-ＩＩＩａ線、Ｖ-Ｖ線、ＶＩ-ＶＩ線に沿って切断して、従来の４マスク工程順に示した工程断面図である。
図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。
図４Ａと図５Ａと図６Ａに示したように、基板６０上にスイッチング領域Ｓを含む画素領域Ｐと、基板６０の端側に配置されるゲートパッド領域ＧＰとデータパッド領域ＤＰと、ストレージ領域Ｃとを定義する。
この時、ストレージ領域Ｃは、ゲート配線領域ＧＬの一部に定義される。
多数の領域(Ｓ、Ｐ、ＧＰ、ＤＰ、Ｃ)が定義された基板６０上に一方向に延長されて、一端にゲートパッド６６を含むゲート配線６２と、ゲート配線６２に連結されて、スイッチング領域Ｓに位置するゲート電極６４を形成する。
ゲート配線６２、ゲートパッド６６及びゲート電極６４は、第１金属層(図示せず)を蒸着し、第１マスク(図示せず)を利用してパターニングすることによって形成される。第１金属層は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏを含む導電性金属物質グループのうちから選択される一つまたはそれ以上の物質で構成される。すなわち、第１金属層は、二重層構造である。
図４Ｂないし図４Ｅと図５Ｂないし図５Ｅと図６Ｂないし図６Ｅは、第２マスク工程を示した図である。
図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極６４とゲートパッド６６を含むゲート配線６２が形成された基板６０全面に、ゲート絶縁膜６８と、純粋非晶質シリコン層(ａ-Ｓｉ：Ｈ、７０)と不純物を含む非晶質シリコン層(ｎ＋またはｐ＋ａ-Ｓｉ：Ｈ、７２)と第２金属層７４を形成する。ゲート絶縁膜６８は、無機絶縁物質または有機絶縁物質で構成される。無機絶縁物質は、酸化シリコンまたは窒化シリコンのいずれかを含み、有機絶縁物質は、ベンゾシクロブテンＢＣＢまたはアクリル系樹脂を含む。第２金属層７４は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏを含む導電性金属物質グループのうちから選択される一つまたはそれ以上の物質で構成される。
第２金属層７４が形成された基板６０全面に、フォトレジストを塗布してフォトレジスト層７６を形成する。
フォトレジスト層７６の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３で構成された第２マスクＭを位置させる。
この時、半透過部Ｂ３は、マスクＭにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりしてフォトレジスト層を不完全露光させる機能をする。すなわち、半透過部Ｂ３の透過率は、透過部Ｂ１の透過率よりは小さくて遮断部Ｂ２の透過率よりは大きい。
また、遮断部Ｂ２は、光を完全に遮断する機能をして、透過部Ｂ１は、光を透過させ、光によってフォトレジスト層７６が完全な化学的変化、すなわち、完全露光させる機能をする。
一方、スイッチング領域Ｓには、半透過部Ｂ３と、半透過部Ｂ３の両側に遮断部Ｂ２を位置させて、透過部Ｂ１は、ゲートパッド領域ＧＰに対応して位置する。遮断部Ｂ２は、ストレージ領域Ｃとデータパッド領域ＤＰに対応して位置する。
以後、マスクＭの上部に光を照射して、下部のフォトレジスト層７６を露光して現像する工程を行う。
図４Ｃと図５Ｃと図６Ｃに示したように、スイッチング領域Ｓとデータパッド領域ＤＰとストレージ領域Ｃの上部に、パターニングされた第１ないし第３フォトレジストパターン７８ａ、７８ｂ、７８ｃが形成されて、第２金属層７４が第１ないし第３フォトレジストパターン７８ａ、７８ｂ、７８ｃによって露出される。第１フォトレジストパターン７８ａは、第２マスクＭの半透過部Ｂ３によって中央部が他の部分に比べて低い高さを有する。
第１ないし第３フォトレジストパターン７８ａ、７８ｂ、７８ｃをマスクで利用して露出された第２金属層７４とその下部の不純物非晶質シリコン層７２と、純粋非晶質シリコン層７０を除去する工程を行う。第２金属層７４とその下部の不純物非晶質シリコン層７２と、純粋非晶質シリコン層７０は、第２金属層７４の特性によって連続的に除去されたり、別途に除去されたりする。
図４Ｄと図５Ｄと図６Ｄに示したように、前述した除去工程が完了されると、第１ないし第３フォトレジストパターン７８ａ、７８ｂ、７８ｃの下部に第１金属パターン８０と、第１金属パターン８０から画素領域Ｐの一端側に沿って延長された第２金属パターン８２と、ストレージ領域Ｃに対応してアイランド状の第３金属パターン８６が形成される。
この時、第１ないし第３金属パターン８０、８２、８６の下部に、純粋非晶質シリコンパターン７０ａと不純物を含む非晶質シリコンパターン７２ａが存在して、便宜上、第１金属パターン８０の下部に構成されたものを、第１半導体パターン９０ａ、第２金属パターン８２の下部に構成されたものを、第２半導体パターン９０ｂ、第３金属パターン８６の下部に構成されたものを、第３半導体パターン９０ｃと称する。
第１フォトレジストパターン７８ａのうち、ゲート電極６４の中心に対応して高さの低い部分を除去して、下部の金属パターン８０を露出するためのアッシング工程を行って第４ないし第６フォトレジストパターン７９ａ、７９ｂ、７９ｃを形成する。
結果的に、ゲート電極６４の中心に対応する第１金属パターン８０の一部が露出されて、この時、第４ないし第６フォトレジストパターン７９ａ、７９ｂ、７９ｃの周辺へと第１ないし第３金属パターン８０、８４、８６の一部が同時に露出される。
図４Ｅと図５Ｅと図６Ｅに示したように、第４ないし第６フォトレジストパターン７９ａ、７９ｂ、７９ｃを利用して、前記第１ないし第３金属パターン８０、８２、８６と第１ないし第３半導体パターン９０ａ、９０ｂ、９０ｃの不純物非晶質シリコン７２ａをエッチングする。
スイッチング領域Ｓの第１金属層(図４Ｄの８０)がエッチングされソース電極９４及びドレイン電極９６を形成し、データパッド領域ＤＰの第２金属パターン(図６Ｄの８２)がエッチングされデータ配線９８とデータパッド９９を形成して、ストレージ領域Ｃの第３金属パターン(図４Ｄの８６)がエッチングされ金属層９７を形成する。また、第１半導体パターン(図４Ｄの９０ａ)の不純物非晶質シリコン層(図４Ｄの７２ａ)をエッチングすることによってオーミックコンタクト層９１ｂ及びその下部のアクティブ層９１ａを形成する。アクティブ層９１ａ及びオーミックコンタクト層９１ｂは、第１半導体層９１を構成する。
この時、アクティブ層９１ａの上部のオーミックコンタクト層９１ｂを除去しながら、下部のアクティブ層９１ａをオーバーエッチングしてアクティブ層の表面(アクティブチャンネル)に不純物が残らないようにする。また、第２及び第３半導体パターン(図６Ｄの９０ｂ、図４Ｄの９０ｃ)をエッチングして第２及び第３半導体層９２、９３を形成する。
金属層９７と重なるゲート配線６２の一部が第１ストレージ電極の機能をし、金属層９７が第２ストレージ電極の機能をして、その間に介されたゲート絶縁膜６８及び第３半導体層９３と共にストレージキャパシターＣｓｔを構成する。
第４ないし第６フォトレジストパターン７９ａ、７９ｂ、７９ｃを除去する工程を行うことによって、第２マスク工程が完了される。
図４Ｆと図５Ｆと図６Ｆは、第３マスク工程を示した図であって、ソース電極９４及びドレイン電極９６とデータパッド９９を含むデータ配線９８と、ストレージキャパシターＣｓｔが構成された基板６０全面に、保護膜ＰＡＳを形成する。
保護膜ＰＡＳを第３マスク(図示せず)を利用してパターニングすることによって、ドレイン電極９６の一部を露出するドレインコンタクトホールＣＨ１と、アイランド状の金属層９７を露出するストレージコンタクトホールＣＨ２と、データパッド９９の一部を露出するデータパッドコンタクトホールＣＨ４を形成する。また、保護層ＰＡＳとゲート絶縁膜６８をパターニングすることによって、ゲートパッド６６を露出するゲートパッドコンタクトホールＣＨ３を形成する。
図４Ｇと図５Ｇと図６Ｇは、第４マスク工程を示した図であって、保護膜ＰＡＳの上部に透明な導電性金属グループのうちから選択された一つを蒸着し、第４マスク(図示せず)を利用してパターニングすることによって、画素電極ＰＸＬ、ゲートパッド電極ＧＰＴ及びデータパッド電極ＤＰＴを形成する。画素電極ＰＸＬは、ドレインコンタクトホールＣＨ１を通じてドレイン電極９６に連結されて、ストレージコンタクトホールＣＨ２を通じて金属層９７に連結される。ゲートパッド電極ＧＰＴは、ゲートパッド６６とゲートパッドコンタクトホールＣＨ３を通じて連結されて、データパッド電極ＤＰＴは、データパッドコンタクトホールＣＨ４を通じてデータパッド９９に連結される。
前述した工程によって、従来による４マスク工程で液晶表示装置用アレイ基板を製作することができる。
従来の４マスク工程は、既存の５マスク工程に比べて、画期的に生産費用を低める効果及び工程時間を短縮する効果があって、工程が短縮されることによって、それほどの不良発生の確率も減少する結果を得る。
しかし、従来の４マスク工程で製作された薄膜トランジスタアレイ基板の構造は、データ配線の両側に半導体層が拡張された形態であるために、画面に波状ノイズが発生する問題があって、データ配線の下部の半導体層によって開口率が低下される問題がある。
また、アクティブ層が第２半導体層の非晶質シリコンに連結されているために、アクティブ層の一部は、ゲート電極によって遮られず、下部のバックライト光源に露出される。従って、薄膜トランジスタで光漏洩電流が発生する。さらに、アクティブ層はオーバーエッチングを考慮して厚く形成されるため、製造時間及び製造原価が増加する。
そして、４マスク工程によって製造されるアレイ基板を含む液晶表示装置は、５マスク工程によって製造されるアレイ基板を含む液晶表示装置に比べて、幅が広いブラックマトリックスを必要とするために、開口率はさらに低下する。
本発明は、前述したような問題を解決するために提案されており、波状ノイズが発生されず、高画質を具現する液晶パネルを製作することを第１目的として、開口領域を拡大して、高輝度を具現することを第２目的とする。
前述した目的を達成するために、本発明の液晶表示装置用アレイ基板は、画素領域を含む基板と、前記基板上に形成されたゲート配線と、前記ゲート配線と交差して前記画素領域を定義するデータ配線と、前記ゲート配線に連結されたゲート電極と、前記ゲート電極の上部の絶縁膜と、前記絶縁膜の上部のアクティブ層と、前記アクティブ層の上部のオーミックコンタクト層と、前記データ配線に連結されたソース電極及び前記ソース電極と離隔されたドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極に連結されて前記画素領域に位置する画素電極と、前記画素電極の一端部上に位置する不透明金属パターンとを含むことを特徴とする。
画素電極は、上記一端部において、データ配線と近接している。
前記不透明金属パターンは、モリブデンを含む。
前記オーミックコンタクト層とソース電極間及び前記オーミックコンタクト層とドレイン電極間に、バッファ金属層をさらに含む。
前記ソース電極は、透明導電性金属物質で構成される第１ソース層と不透明金属物質で構成される第２ソース層を含み、前記ドレイン電極は、前記透明導電性金属物質で構成される第１ドレイン層と前記不透明金属物質で構成される第２ドレイン層を含む。
前記第２ソース層と前記ドレイン層は、前記不透明金属パターンと同一層に、同一物質で構成される。
前記画素電極は、前記第１ドレイン層と同一層に、同一物質で構成される。
前記データ配線は、前記透明導電性金属物質で構成される第１データ層と前記不透明金属物質で構成される第２データ層を含む。
前記透明導電性金属物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを含む。
前記アクティブ層は、前記ゲート電極の幅より狭い幅である。
前記ゲート配線の一端に位置するゲートパッド及び前記ゲートパッドと接触して前記透明導電性金属物質で構成されるゲートパッド電極をさらに含む。
前記データ配線の一端に位置して、前記透明導電性金属物質で構成されるデータパッドをさらに含む。
前記画素電極は、ゲート配線と重なって、ゲート配線の重なる部分を第１ストレージ電極とし、画素電極の重なる部分を第２ストレージ電極として、前記絶縁膜を誘電体とするストレージキャパシターをさらに含む。
また、本発明の液晶表示装置用アレイ基板の製造方法は、第１マスク工程において、画素領域を含む基板上にゲート電極と前記ゲート電極に連結されるゲート配線を形成する段階と、第２マスク工程において、前記ゲート電極及びゲート配線の上部に第１絶縁膜と、前記第１絶縁膜の上部に、前記ゲート電極に対応してアクティブ層とオーミックコンタクト層を形成する段階と、第３マスク工程において、前記オーミックコンタクト層の上部に、透明導電性金属物質の第１ソース層と不透明金属物質層の第２ソース層を含むソース電極及び前記透明導電性金属物質の第１ドレイン層と前記不透明金属物質層の第２ドレイン層を含むドレイン電極を、前記ドレイン電極に連結されて、前記透明金属物質の第１画素層と前記不透明金属物質の第２画素層を含む画素パターンを、前記ソース電極に連結されて、前記ゲート配線と交差して前記画素領域を定義するデータ配線を形成する段階と、第４マスク工程において、前記第２画素層を一部除去することによって前記第１画素層で構成される画素電極と前記画素電極の一端部に第２画素層で構成される不透明金属パターンを形成する段階とを含むことを特徴とする。
画素電極は、上記一端部において、前記データ配線に近接される。
前記第２マスク工程は、前記オーミックコンタクト層上にバッファ金属パターンを形成する段階をさらに含む。
前記第１マスク工程は、前記ゲート配線の一端に位置するゲートパッドを形成する段階を含み、前記第２マスク工程は、第１絶縁膜をパターニングして前記ゲートパッドを露出させる段階を含み、前記第３マスク工程は、前記透明導電性金属物質の第１ゲートパッド電極層と前記不透明金属物質の第２ゲートパッド電極層を含むゲートパッド電極パターンを形成する段階を含み、前記第４マスク工程は、前記第２ゲートパッド電極層を除去して前記第２ゲートパッド電極層で構成されるゲートパッド電極を形成する段階を含む。
前記第２マスク工程は、前記ゲート電極、ゲート配線及びゲートパッドの上部に前記第１絶縁膜、純粋非晶質シリコン層、不純物非晶質シリコン層及びフォトレジスト層を形成する段階と、透過部、遮断部及び半透過部を有するマスクを利用して前記フォトレジスト層を露光する段階と、前記フォトレジスト層を現像して前記ゲートパッドに対応する前記不純物非晶質シリコン層を露出させて、前記アクティブ層に対応する部分は、第１高さを有して、他の部分は、前記第１高さより低い第２高さを有する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクで利用して、前記不純物非晶質シリコン、前記純粋非晶質シリコン層及び第１絶縁膜をエッチングして前記ゲートパッドを露出させる段階と、前記第２高さを有する第１フォトレジストパターンを除去して前記アクティブ層に対応する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクで利用して、前記不純物非晶質シリコン層と前記純粋非晶質シリコン層を形成する段階とを含む。
前記マスクの透過部及び遮断部は、各々前記ゲートパッド及び前記アクティブ層に対応する位置に配置される。
前記第２フォトレジストパターンは、前記ゲート電極の幅より狭い幅である。
前記第３マスク工程は、前記データ配線の一端に位置して、前記透明導電性金属物質の第１データパッド層と前記不透明金属物質の第２データパッド層を含むデータパッドパターンを形成する段階を含み、前記第４マスク工程は、前記第２データパッド層を除去して、前記第１データパッド層で構成されるデータパッドを形成する段階を含む。
前記第３マスク工程は、前記オーミックコンタクト層の上部に、透明導電性層、不透明導電性層とフォトレジスト層を形成する段階と、透過部と遮断部を有する第２マスクを利用して前記フォトレジスト層を露光する段階と、前記フォトレジスト層を現像して、前記ソース電極及びドレイン電極に対応する第１フォトレジストパターンと、前記画素パターンに対応する第２フォトレジストパターンと、前記データ配線に対応する第３フォトレジストパターンを形成する段階と、前記第１ないし第３フォトレジストパターンをエッチングマスクで利用して、前記不透明導電性層と前記透明導電性層をエッチングする段階と、前記ソース電極及びドレイン電極をエッチングマスクとして利用して、前記オーミックコンタクト層を除去することによって前記アクティブ層を露出させる段階とを含む。
前記第４マスク工程は、前記ソース電極、前記ドレイン電極及び前記画素パターンの上部に、第２絶縁膜とフォトレジスト層を形成する段階と、透過部と遮断部を有するマスクを利用して、前記フォトレジスト層を露光する段階と、前記フォトレジスト層を現像して、前記データ配線より広い幅を有して、前記画素電極の一端部を覆って前記画素パターンに対応する前記第２絶縁膜を露出させるフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとして利用して、前記第２絶縁膜、前記第２画素層をエッチングすることによって前記画素電極と前記画素電極の一端部に前記不透明金属パターンを形成する段階とを含む。
以下、添付した図面を参照して、本発明による望ましい実施例を説明する。
本発明による液晶表示装置用アレイ基板の構成は、データ配線の下部にアクティブ層(純粋非晶質シリコン層)が存在せず、ゲート電極の上部にアイランド状のアクティブ層のみが存在する構造であるため、波状ノイズ現象が発生されずに下部のバックライトによる光漏洩電流が防げて、薄膜トランジスタの特性を改善して高画質の液晶パネルを製作する。
また、画素電極の境界部に形成された不透明金属層によって、開口率が向上する。そして、画素電極の境界部の不透明金属層によって画素電極の抵抗が低くなるために、画素電極が薄い厚さで形成できて、液晶表示装置の透過率が増加する。
本発明は、アクティブ層をゲート電極の上部にアイランド状で構成して、データ配線とソース電極及びドレイン電極の外部に非晶質シリコン層が露出されないようにして、また、画素電極の周辺に不透明な金属パターンを形成することによって、開口率を最大に確保しながら優れた特性の薄膜トランジスタを有するアレイ基板の構造とその製造方法を提供することを特徴とする。
図７は、本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。
図７に示したように、基板１００上に一方向に延長されて、一端にゲートパッド１０６が構成されたゲート配線１０４と、ゲート配線１０４と交差して画素領域Ｐを定義し、一端にデータパッド１４８を含むデータ配線１４６を構成する。
この時、ゲートパッド１０６は、上部には、透明なゲートパッド電極１４２を構成する。
ゲート配線１０４とデータ配線１４６の交差地点に、ゲート電極１０２とアクティブ層１２２及びオーミックコンタクト層(図示せず)と、オーミックコンタクト層と接触するバッファ金属層１２６と、バッファ金属層１２６と接触するソース電極１３６とドレイン電極１３８とを含む薄膜トランジスタＴを構成する。ゲート電極１０２は、ゲート配線１０４に連結されて、ソース電極１３６は、データ配線１４６に連結される。また、バッファ金属層１２６は、オーミックコンタクト層とソース電極１３６及びドレイン電極１３８間に形成される。
画素領域Ｐには、ドレイン電極１３８に連結された透明な画素電極１４０を構成する。また、不透明な金属パターンＭＰがブラックマトリックス(図示せず)のアライン不良を最小化して開口率を増加させるために、画素電極１４０の端側に形成される。不透明金属パターンＭＰによって画素電極１４０の抵抗が減少されるために、画素電極１４０が薄く形成できて透過率が増加するようになる。
一方、画素領域Ｐを定義する部分のゲート配線１０４の上部には、これを第１ストレージ電極として、ゲート配線１０４の上部に延長された画素電極１４０の一部を第２ストレージ電極とするストレージキャパシターＣｓｔを構成する。
前述した構成は、新しい４マスク工程で製作される。しかし、従来のアレイ基板とは異なり、データ配線１４６の下部に、半導体層が存在しない。これによって、薄膜トランジスタのアクティブ層が下部のバックライトに露出されず、バックライトによる光漏洩電流が防げる。
以下、図８Ａと図８Ｂと図８Ｃと図８Ｄを参照して、本発明による薄膜トランジスタアレイ基板の断面構成を説明する。
図８Ａと図８Ｂと図８Ｃと図８Ｄは、各々図７のＩＸ-ＩＸ線、Ｘ-Ｘ線、ＸＩ-ＸＩ線、ＸＩＩ-ＸＩＩ線に沿って切断した断面図であって、各々は、スイッチング領域、ストレージ領域、ゲート領域及びデータ領域を示している。
図８Ａと図８Ｂと図８Ｃと図８Ｄに示したように、基板１００を、映像を表示する画素領域Ｐと、スイッチング領域Ｓと、ストレージ領域Ｃと、ゲート領域Ｇとデータ領域Ｄとを含む。ゲート配線とゲートパッドが形成されるゲート領域Ｇの一部は、ストレージキャパシターＣｓｔが形成されるストレージ領域Ｃで定義される。また、画素領域Ｐは、スイッチング領域Ｓを含む。データ配線とデータパッドは、データ領域Ｄに形成されて、薄膜トランジスタは、スイッチング領域Ｓに形成される。
薄膜トランジスタＴは、ゲート電極１０２と、ゲート電極１０２の上部に、第１絶縁膜１０８とアクティブ層１２２と離隔されたオーミックコンタクト層１２４と、オーミックコンタクト層１２４の上部のバッファ金属層１２６と、バッファ金属層１２６と接触するソース電極１３６及びドレイン電極１３８とで構成される。薄膜トランジスタＴの上部には、第２絶縁膜１５０が形成されている。アクティブ層１２２は、第１絶縁膜１０８上に、ゲート電極１０２に対応して形成され、オーミックコンタクト層１２４は、アクティブ層１２２の上部に形成されて、アクティブ層１２２を露出させる。バッファ金属層１２６は、オーミックコンタクト層１２４とソース電極１３６及びドレイン電極１３８間に形成される。従って、ソース電極１３６及びドレイン電極１３８は、バッファ金属層１２６を通じてオーミックコンタクト層１２４に連結される。
この時、ソース電極１３６及びドレイン電極１３８は、第１及び第２ソース金属層１３６ａ、１３６ｂ及び第１及び第２ドレイン金属層１３８ａ、１３８ｂが積層された状態で構成されて、第１ソース金属層１３６ａ及び第２ソース金属層１３６ｂは、各々第１ドレイン金属層１３８ａ及び第２ドレイン金属層１３８ｂと同一層に、同一物質で構成される。例えば、第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａは、透明導電性物質で構成されて、第２ソース金属層１３６ｂ及び第２ドレイン金属層１３８ｂは、不透明な金属物質で構成される。
第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａがオーミックコンタクト層１２４と直接接触する場合、高いコンタクト抵抗を有する。バッファ金属層１２６がオーミックコンタクト層１２４と第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａ間に形成されることによって、コンタクト抵抗を低めることができる。
また、ソース電極１３６に連結されて、ソース電極１３６と同一な構成のデータ配線１４６をデータ領域Ｄに形成する。すなわち、データ配線１４６は、第１データ金属層１４６ａと第２データ金属層１４６ｂで構成される。第１及び第２データ金属層１４６ａ、１４６ｂは、各々第１及び第２ソース金属層１３６ａ、１３６ｂと同一層に、同一物質で構成される。しかし、データ配線１４６の一端に位置するデータパッド１４８は単一層で構成される。データパッド１４８の単一層は、第１データ金属層１４６ａと同一層に、同一物質で構成される。すなわち、データパッド１４８は、透明導電性物質で構成される。第２絶縁膜１５０は、データ配線１４６を覆って形成されるが、データパッド１４８は、第２絶縁膜１５０によって露出される。
ゲート配線１０４は、ゲート電極１０２から延長されて、ゲート領域Ｇに位置する。ゲートパッド１０６は、ゲート配線１０４の一端に位置する。第１絶縁膜１０８は、ゲート配線１０４を覆うが、ゲートパッド１０６は、第１絶縁膜１０８によって露出される。透明なゲートパッド電極１４２がゲートパッド１０６と接触して、その上部に形成される。
ゲート配線１０４と画素電極１４０は、相互に重なってストレージキャパシターＣｓｔを構成する。すなわち、ゲート配線１０４の重なる部分が第１ストレージ電極の機能をして、画素電極１４０の重なる部分が第２ストレージ電極の機能をする。
不透明金属パターンＭＰは、画素電極１４０の一端部に形成される。不透明金属パターンＭＰの幅は、アライン誤差を考慮して決まる。不透明金属パターンＭＰによって開口率が低下されるのではない。すなわち、データ配線１４６の付近の光を遮断するためのブラックマトリックス(図示せず)が対向する基板(図示せず)に形成される場合、不透明金属パターンＭＰによってブラックマトリックスは、狭い幅で形成されることができるために、開口率が低下される問題はない。また、不透明金属パターンＭＰは、画素電極１４０とブラックマトリックスの境界に形成されるために、漏洩光が発生する問題も起こらない。
前述した液晶表示装置用アレイ基板においては、アクティブ層(１２２、純粋非晶質シリコン層)とオーミックコンタクト層(１２４、不純物非晶質シリコン層)がゲート電極１０２の上部にアイランド状で構成されるのみであって、純粋非晶質シリコン(ａ-Ｓｉ：Ｈ)と不純物非晶質シリコン(ｎ+ａ-Ｓｉ：Ｈ)がデータ配線(１０４、１４６)の下部には存在しない。すなわち、アクティブ層１２２とオーミックコンタクト層１２４は、ゲート電極１０２と同じか、または狭い幅で形成されゲート電極によって、アレイ基板の下部に位置するバックライト(図示せず)からの光が遮断されるために、アクティブ層１２２は光に露出されず、薄膜トランジスタで光漏洩電流の発生する問題が解決される。また、データ配線１４６の下部に、非晶質シリコン層が存在せず、また突出されないために、液晶表示装置での 波状ノイズが発生せず、突出部を遮るためのブラックマトリックスを必要としない。従って、液晶表示装置の開口率が改善される。さらに、不透明金属パターンＭＰによって画素電極１４０を薄い厚さで形成することができるので、透過率及び輝度が改善される。
図面を参照して、本発明による新しい４マスク工程で液晶表示装置用アレイ基板を製作する方法を詳しく説明する。
図９Ａないし図９Ｌ、図１０Ａないし図１０Ｌ、図１１Ａないし図１１Ｌ、図１２Ａないし図１２Ｌは、各々図７のＩＸ-ＩＸ線、Ｘ-Ｘ線、ＸＩ-ＸＩ線、ＸＩＩ-ＸＩＩ線に沿って切断して、本発明の工程順に示した工程断面図である。この時、図９Ａないし図９Ｌは、スイッチング領域及びストレージ領域を、図１０Ａないし図１０Ｌは、画素領域を、図１１Ａないし図１１Ｌは、ゲート領域を、図１２Ａないし図１２Ｌは、データ領域を示している。
図９Ａと図１０Ａと図１１Ａと図１２Ａは、第１マスク工程を示した工程断面図である。
図９Ａと図１０Ａと図１１Ａと図１２Ａに示したように、基板１００上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａを含む導電性金属グループのうちから選択された一つまたはそれ以上を塗布して第１金属層(図示せず)を形成する。
第１金属層を第１マスク(図示せず)を利用する第１マスク工程によってパターニングし、スイッチング領域Ｓにゲート電極１０２を、ゲート領域Ｇにゲート配線１０４及びゲートパッド１０６を形成する。ゲート電極１０２は、ゲート配線１０４に連結されて、ゲートパッド１０６は、ゲート配線１０４の一端に位置する。ゲート配線１０４は、ストレージ領域Ｃにも形成されて、これは、ストレージキャパシターの第１電極として作用する。
図９Ｂないし図９Ｅ、図１０Ｂないし図１０Ｅ、図１１Ｂないし図１１Ｅ、及び図１２Ｂないし図１２Ｅは、第２マスク工程を工程順に示した工程断面図である。
図９Ｂと図１０Ｂと図１１Ｂと図１２Ｂに示したように、ゲート電極１０２とゲートパッド１０６及びゲート配線１０４が形成された基板１００全面に、第１絶縁膜１０８と、非晶質シリコン層(ａ-Ｓｉ：Ｈ)１１０と不純物非晶質シリコン層(ｎ+ａ-Ｓｉ：Ｈ)１１２と第２金属層１１４を積層して、第２金属層１１４の上部にフォトレジストを塗布して第１フォトレジスト層１１６を形成する。
第１絶縁膜１０８は、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成し、第２金属層１１４は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａなどを含む導電性金属グループのうちから選択された一つまたはそれ以上で形成することができる。第２金属層１１４は、不純物非晶質シリコンとオーミックコンタクトを構成して、また、乾式エッチングができるモリブデンＭｏである。
第１フォトレジスト層１１６の上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３で構成された第２マスクＭ１を位置させる。
スイッチング領域Ｓに対応して遮断部Ｂ２を位置させ、ゲートパッド１０６に対応して透過部Ｂ１を位置させて、半透過部Ｂ３は、データ領域Ｄと画素領域Ｐに対応して位置させる。この時、スイッチング領域Ｓの遮断部Ｂ２の面積は、ゲート電極１０２の面積を越えない範囲内に限定する。
以後、第２マスクＭ１の上部に光を照射して下部の第１フォトレジスト層１１６を露光する工程と、連続して現像工程を行う。
図９Ｃと図１０Ｃと図１１Ｃと図１２Ｃに示したように、第１及び第２フォトレジストパターン１１８ａ、１１８ｂが第２金属層１１４上に形成される。第１フォトレジストパターン１１８ａは、半透過部Ｂ３に対応して形成されて第１厚さｔ１を有する。また、第２フォトレジストパターン１１８ｂは、遮断部Ｂ２に対応して形成されて、第１厚さｔ１より大きい第２厚さｔ２を有する。ゲートパッド１０６は、第１フォトレジストパターン１１８ａによって露出される。すなわち、第１フォトレジスト層１１６は、部分的に除去され第１フォトレジストパターン１１８ａを形成して、除去されない部分は、第２フォトレジストパターン１１８ｂを形成する。そして、第１フォトレジスト層１１６が全部除去された部分によってゲートパッド１０６が露出される。第２フォトレジストパターン１１８ｂは、ゲート電極１０２に対応する。
図９Ｄと図１０Ｄと図１１Ｄと図１２Ｄに示したように、第１及び第２フォトレジストパターン１１８ａ、１１８ｂを利用して第２金属層１１４、不純物非晶質シリコン層１１２、純粋非晶質シリコン層１１０及び第１絶縁膜を除去して、ゲート領域ＧにゲートパッドコンタクトホールＣＨ１を形成する。ゲートパッドコンタクトホールＣＨ１は、ゲートパッド１０６を露出させる。
第１フォトレジストパターン１１８ａを除去してスイッチング領域Ｓに第３フォトレジストパターン１２０を形成する。第２厚さｔ２の第２フォトレジストパターン(図９Ｃの１１８ｂ)は、部分的に除去されて、第３フォトレジストパターン１２０は、第１及び第２厚さｔ１、ｔ２の差に当たる第３厚さを有する。第１厚さｔ１の第１フォトレジストパターン１１８ａは、完全に除去され第２金属層１１４を露出させる。
図９Ｅと図１０Ｅと図１１Ｅと図１２Ｅに示したように、第３フォトレジストパターン１２０を利用して露出された第２金属層１１４と、その下部の不純物非晶質シリコン層１１２と純粋非晶質シリコン層１１０を除去する工程を行う。このようにすると、スイッチング領域Ｓに対応してゲート電極１０２と第１絶縁膜１０８とアクティブ層(パターニングされた純粋非晶質シリコン層)１２２とオーミックコンタクト層１２４のパターン(パターニングされた不純物非晶質シリコン層)とバッファ金属層１２６のパターンが積層された形態になる。それから、第３フォトレジストパターン１２０が除去される。
アクティブ層１２２は、アイランド状であって、ゲート電極１０２より狭い幅であるために、アレイ基板の下部に位置したバックライト(図示せず)から放出された光に露出されず、従って、漏洩電流が発生しない。
図９Ｆないし図９Ｈ、図１０Ｆないし図１０Ｈ、図１１Ｆないし図１１Ｈ、図１２Ｆないし図１２Ｈは、第３マスク工程を工程順に示した工程断面図である。
図９Ｆと図１０Ｆと図１１Ｆと図１２Ｆに示したように、アクティブ層１２２、オーミックコンタクト層１２４、バッファ金属層１２６を含む基板１００全面に、透明金属層１２８と不透明金属層１３０を積層する。透明金属層１２８は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つで形成して、不透明金属層１３０は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａなどを含む導電性金属グループのうちから選択された一つまたはそれ以上で形成する。
不透明金属層１３０の上部に、フォトレジストを塗布して第２フォトレジスト層１３２を形成する工程を行う。
第２フォトレジスト層１３２の上部に、透過部B１と遮断部Ｂ２で構成された第３マスクＭ２を位置させる。
透過部Ｂ１及びその両側の遮断部Ｂ２がスイッチング領域Ｓ及びストレージ領域Ｃに対応して位置し、遮断部Ｂ２がゲートパッド１０６及びデータ領域Ｄ、画素領域Ｐに対応して位置する。また、透過部Ｂ１が画素領域Ｐとデータ領域Ｄの境界に対応して位置する。
以後、第３マスクＭ２の上部に光を照射して下部の第２フォトレジスト層１３２を露光した後、現像する工程を行う。
図９Ｇと図１０Ｇと図１１Ｇと図１２Ｇに示したように、第４ないし第７フォトレジストパターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄが不透明金属層１３０を一部を露出させて、その上部に形成される。第４ないし第７フォトレジストパターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄは、各々スイッチング領域Ｓ、画素領域Ｐ、ストレージ領域Ｃ、ゲートパッド１０６及びデータ領域Ｄに対応して位置する。スイッチング領域Ｓの中央は、第４フォトレジストパターン１３４ａによって露出される。
図９Ｈと図１０Ｈと図１１Ｈと図１２Ｈに示したように、第４ないし第７フォトレジストパターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ間に露出された不透明金属層１３０と下部の透明金属層１２８を除去する。結果的に、スイッチング領域Ｓにソース電極１３６とドレイン電極１３８が形成されて、画素領域Ｐ及びストレージ領域Ｃ各々に第１及び第２画素パターン１２９、１３１が形成される。また、第１及び第２ゲートパッド電極パターン１４３、１４４がゲートパッド１０６の上部に形成されて、データ領域Ｄにデータ配線１４６が形成される。ソース電極１３６及びドレイン電極１３８、データ配線１４６は、透明金属層１２８と不透明金属層１３０で構成された二重層構造である。すなわち、ソース電極１３６は、第１及び第２ソース金属層１３６ａ、１３６ｂで構成され、ドレイン電極１３８は、第１及び第２ドレイン金属層１３８ａ、１３８ｂで構成されて、データ配線１４６は、第１及び第２データ金属層１４６ａ、１４６ｂで構成される。第１ソース金属層１３６ａ、第１ドレイン金属層１３８ａ及び第１データ金属層１４６ａは、透明導電性物質で構成されて、第２ソース金属層１３６ｂ、第２ドレイン金属層１３８ｂ及び第２データ金属層１４６ｂは、不透明金属物質で構成される。また、スイッチング領域Ｓの中心部の透明金属層１２８と不透明金属層１３０が除去されることによって、バッファ金属層１２６を部分的に露出させる。すなわち、バッファ金属層１２６は、ソース電極１３６及びドレイン電極１３８間に露出される。以後、第４ないし第７フォトレジストパターン１３４ａ、１３４ｂ、１３４ｃ、１３４ｄが除去される。
ソース電極１３６及びドレイン電極１３８間に露出されたバッファ金属層１２６とその下部のオーミックコンタクト層１２４を除去してアクティブ層１２２を露出させる。第１ソース金属層１３６ａ及び第１ドレイン金属層１３８ａとオーミックコンタクト層１２４間のコンタクト抵抗は、バッファ金属層１２６によって減少される。特定の条件下では、バッファ金属層１２６とオーミックコンタクト層１２４を除去することによって、ソース電極１３６、ドレイン電極１３８、第１及び第２画素パターン１２９、１３１、ゲートパッド電極パターン１４３、１４４、データ配線１４６及びデータパッドパターンは、除去されない。
図９Ｉないし図９Ｌ、図１０Ｉないし図１０Ｌ、図１１Ｉないし図１１Ｌ、図１２Ｉないし図１２Ｌは、第４マスク工程を工程順に示した工程断面図である。
図９Ｉと図１０Ｉと図１１Ｉと図１２Ｉに示したように、窒化シリコンまたは酸化シリコンのような無機絶縁物質で構成される第２絶縁膜１５０を形成して、その上部に第３フォトレジスト層１５２を形成する。
透過部Ｂ１と遮断部Ｂ２を有する第４マスクＭ３を第３フォトレジスト層１５２の上部に位置させる。
この時、スイッチング領域Ｓに対応して遮断部Ｂ２を位置させて、ゲートパッド１０６及び画素領域Ｐに対応して透過部Ｂ１が位置する。また、その一端を除いたデータ領域Ｄに対応して遮断部Ｂ２が位置する。データ領域Ｄの一端には、透過部Ｂ１が対応して位置し、データパッドが形成される。データ領域Ｄに位置する遮断部Ｂ２は、データ配線１４６より広い幅であって、その幅は、アライン誤差を考慮して決める。
以後、第４マスクＭ３の上部に光を照射して、下部のフォトレジスト層１５２を露光した後、現像工程を行う。
図９Ｊと図１０Ｊと図１１Ｊと図１２Ｊに示したように、第８ないし第１２フォトレジストパターン１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、１５４ｅが各々第４マスクＭ３の遮断部Ｂ２に対応して第２絶縁膜１５０の上部に形成される。第８フォトレジストパターン１５４ａは、スイッチング領域Ｓに、第９フォトレジストパターン１５４ｂは、ストレージ領域Ｃの付近に、第１０フォトレジストパターン１５４ｃは、データ領域Ｄに、第１１フォトレジストパターン１５４ｄは、ゲートパッド１０６の両側に、第１２フォトレジストパターン１５４ｅは、データ領域Ｄの両一端に形成される。データ領域Ｄに対応する遮断部Ｂ２は、データ配線１４６より広い幅であるために、第１０フォトレジストパターン１５４ｃは、画素領域Ｐの境界部を覆って構成される。画素領域Ｐ、ゲートパッド１０６、データ領域Ｄの両一端に対応する第２絶縁膜１５０は、第８ないし第１２フォトレジストパターン１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、１５４ｅによって露出される。
図９Ｋと図１０Ｋと図１１Ｋと図１２Ｋに示したように、第８ないし第１２フォトレジストパターン１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、１５４ｅをマスクとして利用して、第２絶縁膜１５０、第２画素パターン１３１、第２ゲートパッド電極パターン１４４及びデータ領域Ｄの一端に位置した第２データ金属層１４６ｂをパターニングする。これによって、画素領域Ｐには、画素電極１４０が形成され、ゲートパッド１０６の上部にゲートパッド電極１４２が形成されて、データ領域Ｄの一端には、データパッド１４８が形成される。画素電極１４０、ゲートパッド電極１４２及びデータパッド１４８は、透明金属層１２８で形成される。第１０フォトレジストパターン１５４ｃが画素領域Ｐの境界部を覆っているために、画素領域Ｐの境界部の不透明金属層１３０は、除去されず、画素領域Ｐの境界の画素電極１４０の上部に不透明金属パターンＭＰを形成する。また、画素電極１４０は、ストレージ領域Ｃでゲート配線１０４と重なる。
図９Ｌと図１０Ｌと図１１Ｌと図１２Ｌに示したように、第８ないし第１２フォトレジストパターン１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、１５４ｅを除去する。これによって、ゲート電極１０２、第１絶縁膜１２０、半導体層１２２、オーミックコンタクト層１２４、バッファ金属層１２６、ソース電極１３６及びドレイン電極１３８で構成される薄膜トランジスタＴがスイッチング領域Ｓに形成される。ソース電極１３６及びドレイン電極１３８各々は、透明金属物質で構成される第１層及び不透明金属物質で構成される第２層の二重構造である。
また、画素領域Ｐの画素電極１４０は、ドレイン電極１３８の第１ドレイン金属層１３８ａから延長されて、透明金属物質の単一層で構成される。そして、ゲート領域Ｇの一端のゲートパッド電極１４２は、透明金属物質の単一層で構成されて、ゲートパッド１０６と接触する。データ領域Ｄの一端のデータパッド１４８は、データ配線１４６の第１データ金属層１４６ａから延長されて、透明金属物質の単一層で構成される。さらに、画素電極１４０は、ストレージ領域Ｃでゲート配線１０４と重なることによってストレージキャパシターＣｓｔを形成する。ストレージキャパシターＣｓｔは、ゲート配線１０４の重なる部分を第１ストレージ電極とし、画素電極１４０の重なる部分を第２ストレージ電極として、第１及び第２ストレージ電極間に介される第１絶縁膜１０８を誘電体として構成されている。
前述した工程によって、本発明による新しい４マスク工程で、配線の下部にアクティブ層が存在しない形状の液晶表示装置用アレイ基板を製作することができる。
以下、本発明による工程を簡単に説明する。
第１マスク工程：基板上にゲート電極、ゲート電極に連結されたゲート配線、ゲート配線の一端に位置したゲートパッドを形成する。
第２マスク工程：ゲートパッドを露出させる第１絶縁膜、第１絶縁膜の上部のアクティブ層、アクティブ層の上部のオーミックコンタクトパターン、オーミックコンタクトパターンの上部のバッファ金属パターンを形成する。
第３マスク工程：透明金属層と不透明金属層でバッファ金属パターンの上部にソース電極及びドレイン電極、ドレイン電極から延長された画素パターン、ゲートパッドと接触するゲートパッド電極、ソース電極から延長されたデータ配線、データ配線の一端にデータパッドパターンを形成して、バッファ金属パターンとオーミックコンタクトパターンをパターニングしてバッファ金属層とオーミックコンタクト層を形成する。
第４マスク工程：第２絶縁膜を形成して、画素パターン、ゲートパッド電極パターン、データ金属層をパターニングして、透明金属層で構成される画素電極、画素電極の境界部の不透明金属パターン、ゲートパッド電極、データパッドを形成する。
以上の工程によって、本発明による液晶表示装置用アレイ基板を製作することができる。
本発明の趣旨に反しない限度内で、本発明が属する技術分野で通常の知識がある者によって多様に変更することができて、このような変化と変形が本発明に属するのは、添付された特許請求の範囲によって分かる。
一般的な液晶パネルの構成を概略的に示した斜視図である。 従来による液晶表示装置用アレイ基板の一部を拡大した平面図である。 図２のＩＩＩａ-ＩＩＩａ線に沿って切断した断面図である。 図２のＩＩＩｂ-ＩＩＩｂ線に沿って切断した断面図である。 図２のＩＩＩａ-ＩＩＩａ線に沿って切断して、従来技術の工程順に示した工程断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図２のＶ-Ｖ線に沿って切断して、従来技術の工程順に示した工程断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図２のＶＩ-ＶＩ線に沿って切断して、従来技術の工程順に示した工程断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 本発明の実施例による液晶表示装置用アレイ基板の一画素を示した平面図である。 図７のＩＸ-ＩＸ線に沿って切断した断面図である。 図７のＸ-Ｘ線に沿って切断した断面図である。 図７のＸＩ-ＸＩ線に沿って切断した断面図である。 図７のＸＩＩ-ＸＩＩ線に沿って切断した断面図である。 図７のＩＸ-ＩＸ線に沿って切断して、本発明の工程順に示した工程断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 図９Ｆに続く製造工程を示す断面図である。 図９Ｇに続く製造工程を示す断面図である。 図９Ｈに続く製造工程を示す断面図である。 図９Ｉに続く製造工程を示す断面図である。 図９Ｊに続く製造工程を示す断面図である。 図９Ｋに続く製造工程を示す断面図である。 図７のＸ-Ｘ線に沿って切断して、本発明の工程順に示した工程断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図１０Ｆに続く製造工程を示す断面図である。 図１０Ｇに続く製造工程を示す断面図である。 図１０Ｈに続く製造工程を示す断面図である。 図１０Ｉに続く製造工程を示す断面図である。 図１０Ｊに続く製造工程を示す断面図である。 図１０Ｋに続く製造工程を示す断面図である。 図７のＸＩ-ＸＩ線に沿って切断して、本発明の工程順に示した工程断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１１Ｆに続く製造工程を示す断面図である。 図１１Ｇに続く製造工程を示す断面図である。 図１１Ｈに続く製造工程を示す断面図である。 図１１Ｉに続く製造工程を示す断面図である。 図１１Ｊに続く製造工程を示す断面図である。 図１１Ｋに続く製造工程を示す断面図である。 図７のＸＩＩ-ＸＩＩ線に沿って切断して、本発明の工程順に示した工程断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 図１２Ｅに続く製造工程を示す断面図である。 図１２Ｆに続く製造工程を示す断面図である。 図１２Ｇに続く製造工程を示す断面図である。 図１２Ｈに続く製造工程を示す断面図である。 図１２Ｉに続く製造工程を示す断面図である。 図１２Ｊに続く製造工程を示す断面図である。 図１２Ｋに続く製造工程を示す断面図である。
符号の説明
１００：基板
１０２：ゲート電極
１０４：ゲート配線
１０６：ゲートパッド
１２２：アクティブ層
１２６：バッファ金属層
１３６：ソース電極
１３８：ドレイン電極
１４０：画素電極
１４２：ゲートパッド電極
１４６：データ配線
１４８：データパッド

Claims (7)

  1. 第１マスク工程において、画素領域を含む基板上にゲート電極と前記ゲート電極に連結されるゲート配線を形成する段階と、
    第２マスク工程において、前記ゲート電極及びゲート配線の上部に第１絶縁膜と、前記第１絶縁膜の上部に、前記ゲート電極に対応してアクティブ層とオーミックコンタクト層、そして前記オーミックコンタクト層上にバッファ金属層を形成する段階と、
    第３マスク工程において、前記オーミックコンタクト層の上部に、透明導電性金属物質の第１ソース層と不透明金属物質層の第２ソース層とを含むソース電極及び前記透明導電性金属物質の第１ドレイン層と前記不透明金属物質層の第２ドレイン層とを含むドレイン電極を、前記ドレイン電極に連結させ、前記透明金属物質の第１画素層と前記不透明金属物質の第２画素層とを含む画素パターンを、前記ソース電極に連結させ、前記ゲート配線と交差して前記画素領域を定義するデータ配線を形成する段階と、
    第４マスク工程において、前記第２画素層を一部除去することによって前記第１画素層で構成される画素電極と、前記画素電極の一端部に第２画素層で構成される不透明金属パターンとを形成する段階とを含み、
    前記第１ソース層および前記第１ドレイン層は、それぞれ前記バッファ金属層上に配置されかつ前記バッファ金属層に接触し、
    前記透明導電性金属物質は、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを含み、
    前記第１マスク工程は、前記ゲート配線の一端に位置するゲートパッドを形成する段階を含み、
    前記第２マスク工程は、第１絶縁膜をパターニングして前記ゲートパッドを露出させる段階を含み、
    前記第３マスク工程は、前記透明導電性金属物質の第１ゲートパッド電極層と前記不透明金属物質の第２ゲートパッド電極層とを含むゲートパッド電極パターンを形成する段階を含み、
    前記第４マスク工程は、前記第２ゲートパッド電極層を除去して前記第１ゲートパッド電極層で構成されるゲートパッド電極を形成する段階を含み、
    前記第２マスク工程は、前記ゲート電極、ゲート配線及びゲートパッドの上部に前記第１絶縁膜、純粋非晶質シリコン層、不純物非晶質シリコン層及びフォトレジスト層を形成する段階と、
    透過部、遮断部及び半透過部を有するマスクを利用して前記フォトレジスト層を露光する段階と、
    前記フォトレジスト層を現像して前記ゲートパッドに対応する前記不純物非晶質シリコン層を露出させて、前記アクティブ層に対応する部分は、第１高さを有して、他の部分は、前記第１高さより低い第２高さを有する第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンをエッチングマスクとして利用して、前記不純物非晶質シリコン、前記純粋非晶質シリコン層及び第１絶縁膜をエッチングして前記ゲートパッドを露出させる段階と、
    前記第２高さを有する第１フォトレジストパターンを除去して前記アクティブ層に対応する第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンをエッチングマスクとして利用して、前記不純物非晶質シリコン層と前記純粋非晶質シリコン層を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
  2. 前記画素電極は、前記一端部において、前記データ配線に近接されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
  3. 前記マスクの透過部及び遮断部は、各々前記ゲートパッド及び前記アクティブ層に対応する位置に配置されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
  4. 前記第２フォトレジストパターンは、前記ゲート電極の幅より狭い幅であることを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
  5. 前記第３マスク工程は、前記データ配線の一端に位置して、前記透明導電性金属物質の第１データパッド層と前記不透明金属物質の第２データパッド層を含むデータパッドパターンを形成する段階を含み、前記第４マスク工程は、前記第２データパッド層を除去して、前記第１データパッド層で構成されるデータパッドを形成する段階を含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
  6. 前記第３マスク工程は、前記オーミックコンタクト層の上部に、透明導電性層、不透明導電性層及びフォトレジスト層を形成する段階と、
    透過部と遮断部を有する第２マスクを利用して前記フォトレジスト層を露光する段階と、
    前記フォトレジスト層を現像して、前記ソース電極及びドレイン電極に対応する第１フォトレジストパターンと、前記画素パターンに対応する第２フォトレジストパターンと、前記データ配線に対応する第３フォトレジストパターンを形成する段階と、
    前記第１ないし第３フォトレジストパターンをエッチングマスクとして利用して、前記不透明導電性層と前記透明導電性層をエッチングする段階と、
    前記ソース電極及びドレイン電極をエッチングマスクとして利用して、前記オーミックコンタクト層を除去することによって前記アクティブ層を露出させる段階とを含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
  7. 前記第４マスク工程は、前記ソース電極、前記ドレイン電極及び前記画素パターンの上部に、第２絶縁膜とフォトレジスト層を形成する段階と、
    透過部と遮断部を有するマスクを利用して、前記フォトレジスト層を露光する段階と、
    前記フォトレジスト層を現像し、前記データ配線より広い幅を有して、前記画素電極の一端部を覆って前記画素パターンに対応する前記第２絶縁膜を露出させるフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして利用して、前記第２絶縁膜、前記第２画素層をエッチングすることによって前記画素電極と、前記画素電極の一端部に前記不透明金属パターンとを形成する段階とを含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
JP2007172231A 2006-06-30 2007-06-29 液晶表示装置用アレイ基板の製造方法 Expired - Fee Related JP4908330B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060866A KR101235106B1 (ko) 2006-06-30 2006-06-30 액정표시장치용 어레이 기판과 그 제조방법
KR10-2006-0060866 2006-06-30

Publications (2)

Publication Number Publication Date
JP2008015525A JP2008015525A (ja) 2008-01-24
JP4908330B2 true JP4908330B2 (ja) 2012-04-04

Family

ID=38875668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172231A Expired - Fee Related JP4908330B2 (ja) 2006-06-30 2007-06-29 液晶表示装置用アレイ基板の製造方法

Country Status (4)

Country Link
US (2) US7960735B2 (ja)
JP (1) JP4908330B2 (ja)
KR (1) KR101235106B1 (ja)
CN (1) CN100559250C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
KR20100008146A (ko) * 2008-07-15 2010-01-25 삼성전자주식회사 입체영상 표시 장치
CN101881911B (zh) * 2009-05-07 2012-08-22 上海天马微电子有限公司 液晶显示装置及其驱动方法
WO2011016287A1 (ja) * 2009-08-04 2011-02-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
WO2011016286A1 (ja) * 2009-08-04 2011-02-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101210146B1 (ko) 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI420213B (zh) * 2010-04-28 2013-12-21 Au Optronics Corp 液晶顯示面板
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
US8842252B2 (en) * 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
CN103605242B (zh) * 2013-11-21 2016-08-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103715095B (zh) * 2013-12-27 2016-01-20 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
EP3152144A1 (en) * 2014-06-03 2017-04-12 Otis Elevator Company Automatic determination of elevator user's current location and next destination with mobile device technology
KR102550460B1 (ko) 2016-03-30 2023-07-03 삼성디스플레이 주식회사 표시 장치
CN105870202A (zh) 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN113380896B (zh) * 2021-05-20 2023-04-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870072B2 (ja) 1989-12-25 1999-03-10 カシオ計算機株式会社 液晶表示装置
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100532087B1 (ko) * 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
US7916254B2 (en) * 2003-10-27 2011-03-29 Hitachi Displays, Ltd. Liquid crystal display apparatus for performing alignment process by irradiating light
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI418910B (zh) * 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法

Also Published As

Publication number Publication date
US20080001155A1 (en) 2008-01-03
US7960735B2 (en) 2011-06-14
JP2008015525A (ja) 2008-01-24
KR101235106B1 (ko) 2013-02-20
CN100559250C (zh) 2009-11-11
US20110212581A1 (en) 2011-09-01
CN101097375A (zh) 2008-01-02
KR20080002197A (ko) 2008-01-04
US8258022B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101257811B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4668893B2 (ja) 液晶表示装置及びその製造方法
KR101282893B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4885805B2 (ja) 液晶表示装置用アレイ基板とその製造方法
JP4925057B2 (ja) 横電界型の液晶表示装置用アレイ基板及びその製造方法
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US7847289B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101284697B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100920482B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101242032B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101396809B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080001180A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR20090029572A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080002271A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20050108924A (ko) 씨오티 구조 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4908330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees