JP4925057B2 - 横電界型の液晶表示装置用アレイ基板及びその製造方法 - Google Patents

横電界型の液晶表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP4925057B2
JP4925057B2 JP2007164291A JP2007164291A JP4925057B2 JP 4925057 B2 JP4925057 B2 JP 4925057B2 JP 2007164291 A JP2007164291 A JP 2007164291A JP 2007164291 A JP2007164291 A JP 2007164291A JP 4925057 B2 JP4925057 B2 JP 4925057B2
Authority
JP
Japan
Prior art keywords
electrode
gate
common
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007164291A
Other languages
English (en)
Other versions
JP2008015511A (ja
Inventor
ビョン−クク・チョイ
ヒョ−ウク・キム
チャン−ビン・リ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008015511A publication Critical patent/JP2008015511A/ja
Application granted granted Critical
Publication of JP4925057B2 publication Critical patent/JP4925057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示装置に係り、特に、高画質及び高開口率を実現する横電界型の液晶表示装置用アレイ基板及びその製造方法に関する。
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
現在は、薄膜トランジスタとこの薄膜トランジスタに連結された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置(ＡＭ−ＬＣＤ、以下、液晶表示装置と称する)が解像度及び動画像の表示能力が優れていて最も注目を浴びている。液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。
ところが、上下に印加される電場による液晶駆動は、視野角の特性が優れていない短所があって、この短所を克服するために新しい技術が提案されている。後述する液晶表示装置は、横電界による液晶駆動方式であって、視野角の特性が優れている長所がある。
図１は、従来による横電界型の液晶表示装置の断面を示した拡大断面図である。図１に示したように、相互に対向するようにカラーフィルター基板ＣＳとアレイ基板ＡＳが配置されており、カラーフィルター基板ＣＳ及びアレイ基板ＡＳ間には、液晶層ＬＣが介されている。アレイ基板ＡＳは、第１透明基板１０に定義された画素領域Ｐ毎に薄膜トランジスタＴと共通電極３０と画素電極３２が形成される。薄膜トランジスタＴは、ゲート電極１４と、半導体層１８と、相互に離隔して位置するソース電極２０及びドレイン電極２２とを含む。ここで、共通電極３０と画素電極３２は、同一基板１０上に相互に平行に離隔して位置する。図面には示してないが、ゲート電極１４に連結され第１方向にゲート配線が形成されて、ソース電極２０に連結され前記第１方向と交差する第２方向にデータ配線が形成されて、共通電極３０に連結され第１方向にゲート配線と離隔するように共通配線が形成される。
カラーフィルター基板ＣＳは、第２透明基板４０と、第２透明基板の内部面の非画素領域に形成されたブラックマトリックス４２と、ブラックマトリックス４２上で画素領域Ｐに形成されたカラーフィルター層３４とを含む。具体的に、カラーフィルター層３４は、各画素領域Ｐ毎に形成された赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター(３４ａ、３４ｂ、図示せず)を含み、図１では、緑色のサブカラーフィルター３４ｂに対応した画素領域Ｐを一例として提示した。液晶層ＬＣは、共通電極３０と画素電極３２の水平電界４５によって動作される。
以下、図２を参照して、従来による横電界型の液晶表示装置用アレイ基板を説明する。図２は、従来の４マスク工程で製作された横電界型の液晶表示装置用アレイ基板の構成を概略的に示した平面図である。図２に示したように、透明基板５０上に第１方向にゲート配線５４が形成されており、第１方向と交差する第２方向に形成され画素領域Ｐを定義するデータ配線９２が形成されている。ゲート配線５４の一端にゲートパッド５６が形成されて、データ配線９２の一端には、データパッド９４が形成される。ゲート配線５４と平行に離隔され共通配線５８が構成される。ゲートパッド５６とデータパッド９４の上部には、各々と連結されるゲートパッド電極ＧＰと、データパッド電極ＤＰが各々形成される。
ゲート配線５４とデータ配線９２の交差地点には、ゲート配線５４と接触するゲート電極５２と、ゲート電極５２の上部に位置したアクティブ層８４とオーミックコンタクト層(図示せず)と、オーミックコンタクト層(図示せず)の上部に離隔され位置して、データ配線９２に連結されたソース電極８８と、これとは離隔されたドレイン電極９０とを含む薄膜トランジスタＴが構成される(図３Ｈも参照)。画素領域Ｐには、ドレイン電極９０と接触する画素電極９９が形成されており、共通配線５８に連結され画素電極９９と交互に位置する共通電極９７が形成されている(図４Ｈも参照)。また、従来の横電界型の液晶表示装置用アレイ基板は、ソース電極８８及びドレイン電極９０とデータ配線９２とアクティブ層８４を同一のマスク工程で形成するために、必然的にアクティブ層８４とソース電極８８及びドレイン電極９０及びデータ配線９２が積層された形態になって、この時、電極及び配線の外部にアクティブ層８４から延長された非晶質シリコン層７２が位置する。
ここで、非晶質シリコン層７２及びアクティブ層８４が光に露出され光電流(photo-current)が発生して、このような光電流は、薄膜トランジスタＴで漏洩電流(off current)として作用して薄膜トランジスタＴの動作不良を誘発する。また、光電流によって、データ配線９２に近接した電極とカップルリング(coupling)が発生して、液晶(図示せず)の動きを歪曲させる。これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズ(wavy noise)が発生する。前述したように、薄膜トランジスタの漏洩電流及び画面の波状ノイズは、ソース電極及びドレイン電極とアクティブ層を同時にパターニングする汎用的な方式を使用するために発生する。
以下、図面を参照して、従来による横電界型の液晶表示装置用アレイ基板の製造工程を説明する。図３Ａ〜図３Ｈと図４Ａ〜図４Ｈと図５Ａ〜図５Ｈと図６Ａ〜図６Ｈは、図２のＩＩＩ-ＩＩＩ線、ＩＶ-ＩＶ線、Ｖ-Ｖ線、ＶＩ-ＶＩ線に沿った、従来の工程順に示した工程断面図である。図３Ａと図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。図３Ａと図４Ａと図５Ａと図６Ａに示したように、基板５０上にスイッチング領域Ｓを含む画素領域Ｐとゲート領域ＧＡとデータ領域ＤＡと共通信号領域ＣＡを定義する。多数の領域(Ｓ、Ｐ、ＧＡ、ＤＡ、ＣＡ)が定義された基板５０上に、ゲート領域ＧＡに対応して一方向に延長されて、一端にゲートパッド５６を含むゲート配線５４と、ゲート配線５４に連結されてスイッチング領域Ｓに位置するゲート電極５２を形成すると同時に、ゲート配線５４と平行に離隔された共通信号領域ＣＡには、共通配線５８を形成する。
図３Ｂ〜図３Ｆと図４Ｂ〜図４Ｆと図５Ｂ〜図５Ｆと図６Ｂ〜図６Ｆは、第２マスク工程を示した図である。図３Ｂと図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極５２とゲートパッド５６を含むゲート配線５４と、共通配線５８が形成された基板５０全面に、ゲート絶縁膜６０と、純粋非晶質シリコン層(ａ-Ｓｉ：Ｈ)６２と不純物を含む非晶質シリコン層(ｎ+またはｐ+ａ-Ｓｉ：Ｈ)６４と第１導電性金属層６６を形成する。第１導電性金属層６６が形成された基板５０全面に、フォトレジストを塗布して感光層６８を形成する。感光層６８の離隔された上部に、透過部ＴＡと遮断部ＳＡと半透過部ＨＴＡを含むマスクＭを位置させる。この時、半透過部ＨＴＡは、マスクＭにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりして、感光層を不完全露光するよう機能する。また、遮断部ＳＡは、光を完全に遮断するよう機能し、透過部ＴＡは、光を透過させて光によって感光層６８が完全な化学的変化、すなわち、完全露光させるよう機能する。一方、スイッチング領域Ｓには、半透過部ＨＴＡと、半透過部ＨＴＡの両側に遮断部ＳＡを位置させて、データ領域ＤＡには、遮断部ＳＡを位置させる。マスクＭの上部に光を照射して、下部の感光層６８を露光して現像する工程を行う。
図３Ｃと図４Ｃと図５Ｃと図６Ｃに示したように、スイッチング領域Ｓとデータ領域ＤＡに第１及び第２感光パターン７０ａ、７０ｂを形成する。この時、第１感光パターン７０ａは、ゲート電極５２に対応する中心部が低い高さで現像されて、段差を有する形状である。第１及び第２感光パターン７０ａ、７０ｂの周辺に露出された第１導電性金属層６６とその下部の不純物非晶質シリコン６４と、純粋非晶質シリコン６２を除去する工程を行う。この時、第１導電性金属層６６の種類によって第１導電性金属層６６とその下部の不純物非晶質シリコン６４及び純粋非晶質シリコン６２を同時に除去したり、金属層を先にエッチングした後、乾式エッチング工程によって下部の純粋非晶質シリコン６２と不純物を含む非晶質シリコン６４を除去したりする工程を行う。
図３Ｄと図４Ｄと図５Ｄと図６Ｄに示したように、前述した除去工程が完了されると、第１感光パターン７０ａの下部には、パターニングされた非晶質シリコンパターン７２と不純物非晶質シリコンパターン７４が積層された第１半導体パターン７６と、第１半導体パターン７６の上部に第１金属パターン７８が形成される。データ領域ＤＡに対応する第２感光パターン７０ｂの下部には、第１半導体パターン７６から延長された第２半導体パターン８０と、第２半導体パターン８０の上部に、第１金属パターン７８から延長された第２金属パターン８２が形成される。第１感光パターン７０ａのうち、ゲート電極５２の中心に対応して高さの低い部分は除去して下部の第１金属パターン７８を露出させる。このようにすると、図３Ｅと図４Ｅと図５Ｅと図６Ｅに示したように、ゲート電極５２の中心に対応する第１金属パターン７８の一部が露出されて、この時、第１及び第２感光パターン７０ａ、７０ｂの周辺に第１及び第２金属パターン７８、８２の一部が同時に露出される。アッシング工程を行った後、第１金属パターン７８の露出された部分とその下部の不純物非晶質シリコン層７４を除去する工程を行う。
図３Ｆと図４Ｆと図５Ｆと図６Ｆに示したように、除去工程が完了されると、ゲート電極５２の上部に位置した第１半導体パターン７６のうち、下部層(純粋非晶質シリコン層)は、アクティブ層８４の機能をして、アクティブ層８４の上部で一部が除去され離隔された上部層(不純物非晶質シリコン層)は、オーミックコンタクト層８６の機能をする。この時、アクティブ層８４と上部のオーミックコンタクト層８６を除去しながら、下部のアクティブ層８４をオーバーエッチングしてアクティブ層の表面(アクティブチャンネル)に不純物が残らないようにする。一方、オーミックコンタクト層８６の上部に位置して分けられた金属パターンは、各々ソース電極８８とドレイン電極９０とする。この時、ソース電極８８と接触する第２金属パターン(図４Ｅの８２)は、データ配線９２であって、データ配線９２の一端は、データパッド９４とする。残留した第１及び第２感光パターン７０ａ、７０ｂを除去する工程を行うことによって、第２マスク工程が完了される。
図３Ｇと図４Ｇと図５Ｇと図６Ｇは、第３マスク工程を示した図である。図３Ｇと図４Ｇと図５Ｇと図６Ｇに示したように、ソース電極８８及びドレイン電極９０、データパッド９４、データ配線９２上には、保護層９６が形成されて、保護層９６をパターニングしてドレイン電極９０の一部を露出するドレインコンタクトホール９８ａと、共通配線５８の一部を露出する共通配線コンタクトホール９８ｂと、ゲートパッド５６を露出するゲートパッドコンタクトホール９８ｃと、データパッド９４を露出するデータパッドコンタクトホール９８ｄとを形成する。
図３Ｈと図４Ｈと図５Ｈと図６Ｈは、第４マスク工程を示した図である。図３Ｈと図４Ｈと図５Ｈと図６Ｈに示したように、保護膜９６が形成された基板５０の画素領域Ｐに、透明導電性物質を利用して画素電極９９と共通電極９７を交互に形成すると同時に、ゲートパッド５６と接触するゲートパッド電極ＧＰと、データパッド９４と接触するデータパッド電極ＤＰを形成する。以上、従来による４マスク工程で横電界型の液晶表示装置用アレイ基板を製作することができる。
以上のような従来の製造方法では、第２マスク工程において、アクティブ層(非晶質シリコン層)８４及びオーミックコンタクト層(不純物非晶質シリコン層)８６と上部のソース電極８８及びドレイン電極９０とデータ配線９２が同時に形成されて、データ配線９２の下部に、第２半導体パターン８０が残り、特に、第２半導体パターン８０の下部純粋非晶質シリコン層７２がデータ配線９２の両側に延長された形態でパターニングされる。前述したように、データ配線９２の両側に下部の純粋非晶質シリコン層７２が拡張された形態であるために、これによって、画面に波状ノイズが発生する問題がある。また、ゲート電極５２の上部に位置したアクティブ層８４も、ゲート電極５２の側面に露出された部分を有しているために、光によって露出され光電流、すなわち、漏洩電流が発生して、これによって、薄膜トランジスタの動作不良を誘発する問題がある。
本発明は、前述したような問題を解決するために提案されており、非晶質シリコン層(アクティブ層)が配線の下部に位置せず、ゲート電極の上部のみにアイランド状に形成させて、光電流による薄膜トランジスタの漏洩電流の特性を最小化すると同時に、波状ノイズの発生を防いで高画質を実現する横電界型の液晶表示装置用アレイ基板及びその製造方法を提供することを目的とする。
前述したような目的を達成するために、本発明に係る横電界型の液晶表示装置用アレイ基板は、第１方向に形成されたゲート配線と、前記第１方向と交差する第２方向に形成されて画素領域を定義するデータ配線と、前記第１方向に形成されて、前記ゲート配線と離隔するように形成された共通配線と、前記ゲート配線に連結されたゲート電極と、前記ゲート電極と重なる領域に形成されるアイランド状の半導体層と、前記ゲート電極と前記半導体層との間に介在されるゲート絶縁膜と、前記データ配線に連結されるソース電極と、前記半導体層を間に前記ソース電極と離隔するように位置するドレイン電極と、前記ドレイン電極と一体型に構成されて、前記画素領域へと分岐されている多数の画素電極と、前記共通配線から延長される第１共通電極と、前記ゲート絶縁膜に形成されたコンタクトホールを通じて前記共通配線と連結された第２共通電極を含み、前記画素領域で前記画素電極と交互に分岐されている多数の共通電極と、前記画素領域に形成され、前記第１共通電極から延長される第１キャパシタ電極と、前記第１キャパシタ電極と重畳されて前記画素電極から延長される第２キャパシタ電極と、前記第１及び第２キャパシタ電極間に介在される前記ゲート絶縁膜を含むストレージキャパシタとを含み、前記ソース電極、前記ドレイン電極、前記データ配線、前記画素電極はそれぞれ、金属物質で構成された第１導電性物質層と、前記第１導電性物質層の上部に形成されて、透明導電性物質で構成された第２導電性物質層が順に積層された構造であることを特徴とする。
また、本発明に係る横電界型の液晶表示装置用アレイ基板の製造方法は、基板上に第１マスク工程により第１方向に位置するゲート配線と、前記ゲート配線から分岐されたゲート電極と、前記ゲート配線の一端に位置するゲートパッドと、前記ゲート配線と平行に離隔される共通配線と、前記共通配線に連結された第１共通電極と前記第１共通電極から延長される第１キャパシタ電極を形成する段階と、前記ゲート配線、前記ゲート電極、前記ゲートパッド、前記共通配線、前記第１共通電極を覆う領域に、第２マスク工程により前記ゲート配線、前記ゲート電極及び前記ゲートパッド上にゲート絶縁膜と、前記ゲート電極と重なる領域にアイランド状の半導体層を形成する段階と、前記半導体層上に第１導電性物質層と、前記第１導電性物質層上に第２導電性物質層を形成し、第３マスク工程により前記第１方向と交差する第２方向にデータ配線と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されたドレイン電極と、前記データ配線の一端に位置するデータパッドと、前記ゲートパッドに連結されるゲートパッド電極と、前記ドレイン電極と一体型に構成されて、前記画素領域へと分岐されている多数の画素電極と、前記多数の画素電極から延長され、前記ゲート絶縁膜を介在して前記第１キャパシタ電極と重なる第２キャパシタ電極と、前記ゲート絶縁膜に形成されたコンタクトホールを通じて前記共通配線に連結されて前記画素領域で前記画素電極と交互に分岐されている第２共通電極を形成する段階と、前記データ配線、前記ソース電極及び前記ドレイン電極、前記データパッド、前記ゲートパッド電極、前記多数の画素電極、前記第２共通電極上に形成されて、前記データパッドと前記ゲートパッド電極を露出させるオープン部を有する保護層を形成する段階とを含むことを特徴とする。
本発明による横電界型の液晶表示装置用アレイ基板は、アクティブ層として利用される非晶質シリコン層が光に露出される構造ではないので、薄膜トランジスタに漏洩電流が発生せず、薄膜トランジスタの動作を改善する。また、データ配線の下部にアクティブ層が存在することによって発生した波状ノイズが発生せず、高画質を実現する。さらに、高開口率の構造を得ることができる。
従来とは異なり、アクティブパターンをゲート電極と対応した部分のみにアイランドパターンで残すために、データ配線と横電界電極間の隔離距離を減少させる。そして、ドレイン電極と画素電極が相互に一体型のパターンで形成されることによって別途のコンタクトホールを省略してコンタクトホールを形成するための面積を開口領域として活用することができる。また、ストレージキャパシターの絶縁体がゲート絶縁膜のみで構成されることによって、既存のゲート絶縁膜及び保護膜で構成された構造より絶縁体の厚さを薄くして、ストレージキャパシターの面積を減らしながらもストレージキャパシターの容量を維持することができて、ストレージキャパシターの面積の減少によって高開口率を得ることができる。
本発明は、アクティブ層がゲート電極と対応した位置のみに形成されバックライトの光がゲート電極によって遮断されアクティブ層での光電流が防げる構造の横電界型のアレイ基板を新しい４マスク工程で製造することを特徴とする。
以下、添付した図面を参照して、本発明の望ましい実施の形態を説明する。
図７は、本発明の一実施の形態による横電界型の液晶表示装置用アレイ基板の一部を拡大した平面図である。図７に示したように、第１方向にゲート配線１０４が形成されており、第１方向と交差する第２方向にデータ配線１３２が形成され画素領域Ｐが定義されている。また、第１方向にゲート配線１０４と離隔するように共通配線１０８が形成されている。ゲート配線１０４とデータ配線１３２の交差地点には、ゲート電極１０２、半導体層１２３(アクティブ層１２０とオーミックコンタクト層１２２を含む)、ソース電極１２８及びドレイン電極１３０で構成された薄膜トランジスタＴが形成されている。
ドレイン電極１３０から延長され多数に分岐された画素電極１４０が画素領域Ｐに形成されており、さらに画素領域Ｐには、共通配線１０８に連結され画素電極１４０と交互に配置された共通電極１４２が形成されている。この時、共通電極１４２は、第１及び第２共通電極１４２ａ、１４２ｂに分類されるが、共通配線１０８から延長され画素領域Ｐの外郭を取り囲む領域に形成された第１共通電極１４２ａと、共通配線１０８とコンタクトホールＣＨ１を通じて連結された第２共通電極１４２ｂで構成される。第１共通電極１４２ａでは、第１キャパシター電極１３１が延長して形成されており、ドレイン電極１３０及び画素電極１４０からは第１キャパシター電極１３１と重なるように第２キャパシター電極１４３が形成されている(図８Ａ等参照)。第１及び第２キャパシター電極１３１、１４３が重なった領域は、ストレージキャパシターＣｓｔを構成する。また、ゲート配線１０４の一端には、ゲートパッド１０６が位置して、ゲートパッド１０６を覆う領域には、ゲートパッド電極１３６が形成されており、データ配線１３２の一端には、データパッド１３４が形成されている。
特に、本発明では、ｉ)４マスク工程によって横電界型の液晶表示装置を形成するにおいて、ソース電極１２８及びドレイン電極１３０を形成する段階で画素電極１４０を共に形成するために、第１及び第２導電性物質層(図８Ａの１２４，１２６)が積層された構造で形成して、第１導電性物質層は、ソース電極１２８及びドレイン電極１３０として利用される金属物質で構成されて、第２導電性物質層は、画素電極１４０物質として利用される透明導電性物質で構成される。従って、本発明では、データパッド１３４の場合、別途のパッド電極なしにパッド及びパッド電極として兼用することができる。
ｉｉ)半導体層１２３がゲート電極１０２より小さい面積でゲート電極１０２と重なるように形成されることによって、半導体層１２３の非晶質シリコンで構成されたアクティブ層１２０が光に露出されるのを防いで薄膜トランジスタＴでの漏洩電流及びデータ配線１３２部での波状ノイズ不良を防ぐことができる。
ｉｉｉ)共通電極１４２は、共通配線１０８から延長され画素領域Ｐの外郭を取り囲んで第１キャパシター電極１３１を含む第１共通電極１４２ａと、画素電極１４０と同一工程で形成され共通配線１０８とコンタクトホールＣＨ１を通じて連結された第２共通電極１４２ｂで構成される。
ｉｖ)第１共通電極１４２ａから延長された第１キャパシター電極１３１と、ドレイン電極１３０及び画素電極１４０から延長され第１キャパシター電極１３１と重なるように第２キャパシター電極１４３が形成されており、第１及び第２キャパシター電極１３１、１４３間には、ゲート絶縁膜１１０が介され絶縁体の役割をするために、既存のゲート絶縁膜及び保護層が介された構造より絶縁体の厚さを薄くして、容量はそのままにして面積を減少させて高開口率を得ることができる。
以下、図８Ａと図８Ｂと図８Ｃと図８Ｄを参照して、本発明による薄膜トランジスタのアレイ基板の断面構成を説明する。図８Ａと図８Ｂと図８Ｃと図８Ｄは、図７のＩＸ-ＩＸ線、Ｘ-Ｘ線、ＸＩ-ＸＩ線、ＸＩＩ-ＸＩＩ線に沿って切断した断面図である。図８Ａと図８Ｂと図８Ｃと図８Ｄに示したように、基板１００を多数の画素領域Ｐとゲート領域ＧＡとデータ領域ＤＡとスイッチング領域Ｓと共通信号領域ＣＡとで定義(領域設定)する。スイッチング領域Ｓには、ゲート電極１０２と、ゲート電極１０２の上部のゲート絶縁膜１１０と、アクティブ層１２０と、離隔(分離)されたオーミックコンタクト層１２２と、分離されたオーミックコンタクト層１２２の各々一方と接触するソース電極１２８及びドレイン電極１３０とを含む薄膜トランジスタＴを構成する。
この時、ソース電極１２８及びドレイン電極１３０は、第１及び第２導電性物質層１２４、１２６が順に積層された構造で構成される。第１導電性物質層１２４は、モリブデンＭｏ、チタンＴｉ、タンタルＴＡ、タングステンＷ、銅Ｃｕ、アルミニウムネオジムＡｌＮｄのような金属物質で構成されて、第２導電性物質層１２６は、インジウム−スズ−オキサイドＩＴＯまたはインジウム−ジンク−オキサイドＩＺＯのような透明導電性物質から選択される。また、ソース電極１２８に連結されて、一端にデータパッド１３４を含むデータ配線１３２をデータ領域ＤＡの一側に構成して、データ配線１３２及びデータパッド１３４も、第１及び第２導電性物質層１２４、１２６の積層構造で構成する。さらに、ゲートパッド１０６の上部には、これと接触するゲートパッド電極１３６を構成するが、ゲートパッド電極１３６も第１及び第２導電性物質層１２４、１２６が積層された構造である。
画素領域Ｐには、ドレイン電極１３０から延長され画素領域Ｐに形成された多数の画素電極１４０と、共通配線１０８に連結され画素領域Ｐで多数の画素電極１４０と交互に形成された多数の共通電極１４２が構成される。共通電極１４２は、共通配線１０８から延長され画素領域Ｐの外郭を取り囲む領域に形成される第１共通電極１４２ａと、画素電極１４０と同一工程で同じ第１及び第２導電性物質層１２４、１２６で構成された第２共通電極１４２ｂで構成される。図面には示してないが、第１共通電極１４２ａは、第１キャパシター電極１３１を含み、ドレイン電極１３０及び画素電極１４０からは、第１キャパシター電極１３１と重なる第２キャパシター電極１４３が形成されており、第１及び第２キャパシター電極１３１、１４３は、ゲート絶縁膜１１０が介された状態でストレージキャパシターＣｓｔを構成する。前述した構成は、アクティブ層１２０とオーミックコンタクト層１２２と同一物質の純粋非晶質シリコン(ａ-Ｓｉ：Ｈ)と不純物非晶質シリコン(ｎ+ａ-Ｓｉ：Ｈ)がゲート配線１０４及びデータ配線１３２の下部に存在せず、このような構成によって従来の４マスク構造の代表的な問題となっていた漏洩電流特性及び波状ノイズ問題が解決される長所がある。
また、前述した特徴的な構成は、本発明で提案した４マスク工程により形成される。以下、図面を参照して、本発明の新しい４マスク工程による横電界型の液晶表示装置用アレイ基板の製造方法を説明する。図９Ａ〜図９Ｇと図１０Ａ〜図１０Ｇと図１１Ａ〜図１１Ｇと図１２Ａ〜図１２Ｇは、図７のＩＸ-ＩＸ線、Ｘ-Ｘ線、ＸＩ-ＸＩ線、ＸＩＩ-ＸＩＩ線に沿って切断して、本発明を工程順に示した工程断面図である。この時、図７のＩＸ-ＩＸ線は、薄膜トランジスタの切断線、Ｘ-Ｘ線は、画素領域を切断した切断線、ＸＩ-ＸＩ線は、ゲートパッドの切断線、ＸＩＩ-ＸＩＩ線は、データパッドの切断線である。
図９Ａと図１０Ａと図１１Ａと図１２Ａは、第１マスク工程を示した工程断面図である。図９Ａと図１０Ａと図１１Ａと図１２Ａに示したように、基板１００上に、スイッチング領域Ｓと画素領域Ｐとゲート領域ＧＡとデータ領域ＤＡと共通信号領域ＣＡとを定義する。多数の領域(Ｓ、Ｐ、ＧＡ、ＤＡ、ＣＡ)を定義した基板１００上に、アルミニウムＡｌ、アルミニウムネオジムＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴＡなどを含む導電性金属グループのうちから選択された一つまたは一つ以上の金属を蒸着して第１導電性金属層(図示せず)を形成して、これを第１マスク工程によってパターニングし、スイッチング領域Ｓにゲート電極１０２を形成して、ゲート領域ＧＡに対応して一端にゲートパッド１０６を含むゲート配線(図７の１０４)を形成すると同時に、ゲート配線(図７の１０４)と平行に離隔された位置に共通配線１０８を形成する。共通信号領域ＣＡに、共通配線１０８から延長され画素領域Ｐに位置する第１共通電極１４２ａをさらに形成する。
以下、図９Ｂ〜図９Ｅと図１０Ｂ〜図１０Ｅと図１１Ｂ〜図１１Ｅと図１２Ａ〜図１２Ｅは、第２マスク工程を工程順に示した工程断面図である。図９Ｂと図１０Ｂと図１１Ｂと図１２Ｂに示したように、ゲート電極１０２とゲートパッド１０６及びゲート配線(図７の１０４)と共通配線１０８と第１共通電極１４２ａが形成された基板１００全面に、ゲート絶縁膜１１０と、非晶質シリコン層(ａ-Ｓｉ：Ｈ)１１２と不純物非晶質シリコン層(ｎ+ａ-Ｓｉ：Ｈ)１１４と、不純物非晶質シリコン層１１４の上部にフォトレジストを塗布して感光層１１６を形成する。この時、ゲート絶縁膜１１０は、シリコン窒化物ＳｉＮＸとシリコン酸化物ＳｉＯＸを含む無機絶縁物質グループのうちから選択された一つまたは一つ以上の物質を蒸着して形成する。
一方、感光層１１６を形成した後、感光層１１６が形成された基板１００の離隔された上部に、透過部ＴＡと遮断部ＳＡと半透過部ＨＴＡとで構成されたマスクＭを位置させる。この時、スイッチング領域Ｓに対応して遮断部ＳＡと、共通信号領域ＣＡに部分的に透過部ＴＡを位置させて、ゲートパッド１０６に対応して透過部ＴＡを位置させて、それ以外の領域には、半透過部ＨＴＡを位置させる。ここで、スイッチング領域Ｓに対応する遮断部ＳＡの面積は、ゲート電極１０２の面積を越えない範囲である。次に、マスクＭの上部に光を照射して下部の感光層１１６を露光する工程と、現像工程を行う。
図９Ｃと図１０Ｃと図１１Ｃ図１２Ｃに示したように、スイッチング領域Ｓは元々の高さにパターニングされて、共通配線１０８の一部とゲートパッド１０６の一部に対応した部分は完全に除去され下部の不純物非晶質シリコン層１１４が露出し、残り領域には、元々の高さより低い高さでパターニングされた感光パターン１１８が残る。ゲートパッド１０６に対応して露出された不純物非晶質シリコン層１１４と純粋非晶質シリコン層１１２とゲート絶縁膜１１０を除去して、スイッチング領域を除いた低い部分の感光パターンをアッシング工程を利用して除去する。
図９Ｄと図１０Ｄと図１１Ｄと図１２Ｄに示したように、基板１００全面に、不純物非晶質シリコン層１１４が露出された状態であると同時に、ゲートパッド１０６と共通配線１０８の一部が露出された状態で形成される。一方、スイッチング領域Ｓに対応して高さが低くなった感光パターン１１８が残された状態になる。感光パターン１１８の外部に露出された非晶質シリコン層１１４とその下部の純粋非晶質シリコン層１１２を除去する工程を行う。次に、残された感光パターン１１８を除去する工程を行う。
図９Ｅと図１０Ｅと図１１Ｅと図１２Ｅに示したように、スイッチング領域Ｓに対応するゲート電極１０２の上部に、アイランド状のアクティブ層１２０とオーミックコンタクト層１２２が形成される。
図９Ｆと図１０Ｆと図１１Ｆ図１２Ｆは、第３マスク工程を示した図である。図９Ｆと図１０Ｆと図１１Ｆ図１２Ｆに示したように、アクティブ層１２０とオーミックコンタクト層１２２が形成された基板１００全面に、第１及び第２導電性金属物質層(図示せず)を積層して第３マスク工程によってパターニングし、スイッチング領域Ｓに対応して離隔されたソース電極１２８とドレイン電極１３０を形成して、画素領域Ｐに対応して画素電極１４０と共通電極１４２を形成する。この時、画素電極１４０は、ドレイン電極１３０から画素領域に垂直に延長されたバー状であり、共通電極１４２は、共通配線１０８と接触しながら画素領域Ｐに延長されたバー状であって、画素電極１４０と平行に離隔された状態で形成する。しかし、画素電極１４０及び共通電極１４２の形状は、多様に変更可能である。ゲートパッド１０６と接触するゲートパッド電極１３６を形成して、データ領域ＤＡには、一端にデータパッド１３４を含むデータ配線１３２を形成する。
ソース電極１２８及びドレイン電極１３０の離隔された間に露出されたオーミックコンタクト層１２２を除去して、下部のアクティブ層１２０を露出する工程を行う。この時、ソース電極１２８及びドレイン電極１３０と、画素電極１４０と共通電極１４２と、データパッド１３４及びデータ配線１３２と、ゲートパッド１３６は、第１及び第２導電性物質層１２４、１２６が積層された構造で形成される。例えば、第１導電性物質層１２４は、モリブデンＭｏ、チタンＴｉ、タンタルＴＡ、タングステンＷ、銅Ｃｕ、アルミニウムネオジムＡｌＮｄのような金属物質で構成されて、第２導電性物質層１２６は、インジウム−スズ−オキサイドＩＴＯまたはインジウム−ジンク−オキサイドＩＺＯのような透明導電性物質で構成される。
図９Ｇと図１０Ｇと図１１Ｇと図１２Ｇに示したように、基板１００全面に、保護膜１５０を形成する。保護膜１５０は、ベンゾシクロブテンＢＣＢまたはアクリル系樹脂のような有機絶縁物質またはシリコン窒化物ＳｉＮＸまたはシリコン酸化物ＳｉＯＸのような無機絶縁物質で構成されて、有機絶縁物質で構成される場合は、コーティング工程によって形成されて、無機絶縁物質で構成される場合は、蒸着工程によって形成される。保護膜１５０を前述したようなマスク工程を適用した第４マスク工程によってパターニングし、ゲートパッド電極１３６とデータパッド電極１３４を露出する。図面には示してないが、第４マスク工程で保護膜１５０に画素領域を露出させるオープン部を形成して、オープン部を通じて露出された画素電極及び共通電極の上部面の厚さの一部を除去する工程を含む。このような工程は、後のラビング工程で画素電極及び共通電極が基板面と成す段差を最小化して、段差部分での光漏れを減少させるためである。前述した工程を通じて、本発明による新しい４マスク構造で横電界型の液晶表示装置用アレイ基板を製造することができる。
図１３及び図１４は、本発明の変形例による横電界型の液晶表示装置の図であって、図１３は、平面図、図１４は、図１３のＸＩＶ-ＸＩＶ線に沿った断面図である。説明の便宜上、本例では、図７、図８Ａ〜図８Ｄ、図９Ａ〜図９Ｇ、図１０Ａ〜図１０Ｇ、図１１Ａ〜図１１Ｇ、図１２Ａ〜図１２Ｇで説明された部分と重複された部分は、省略して、本例のみの特徴的な部分を基準に説明する。図１３と図１４に示したように、ゲート配線２０４と平行に位置する共通配線２０８では、画素電極２４０と平行な方向に、画素電極２４０と交互に多数の共通電極２４２が分岐されている。そして、ドレイン電極２３０から延長され画素電極２４０が多数分岐された第１キャパシター電極２３１と対応するように、第１キャパシター電極２３１と隣接した外郭の共通電極２４２から延長され第１キャパシター電極２３１と重なるように第２キャパシター電極２４３が形成されている。第１及び第２キャパシター電極２３１、２４３は、ストレージキャパシターＣｓｔを構成する。
共通電極２４２は、ゲート電極２０２と同一工程で同一物質を利用して形成される。従って、基板上に多数の共通電極２４２が相互に一定間隔離隔して形成されており、共通電極２４２を覆う領域には、ゲート絶縁膜２１０が形成されていて、ゲート絶縁膜２１０上の共通電極２４２の間の区間には、画素電極２４０が各々形成されている。この時、画素電極２４０は、第１及び第２導電性物質層が順に積層された構造で形成されている。
本例でも同様に、半導体層２２３は、ゲート電極２０２の上部でゲート電極２０２より小さい面積で形成されており、半導体層２２３上には、第１及び第２導電性物質層が順に積層された構造のソース電極２２８及びドレイン電極２３０が形成されていて、ドレイン電極２３０と一体型パターンで第２キャパシター電極２４３が延長形成されている。そして、半導体層２２３は、ゲート電極２０２の上部のみにアイランドパターンで形成されることによって、データ配線２３２の下部には、存在しない。従って、既存の半導体層の純粋非晶質シリコン層の側面露出による光電流の発生が防げる。前述した工程によって製造された本発明による横電界型の液晶表示装置用アレイ基板は、非晶質シリコン層が配線の下部に存在せず、ゲート電極の上部のみにアイランド状に構成され、光による非晶質シリコン層の漏洩電流の発生を防止したことを特徴とする。
従来の横電界型の液晶表示装置の一部を概略的に示した断面図である。 従来の横電界型の液晶表示装置用アレイ基板の一画素を示した拡大平面図である。 図２のＩＩＩ-ＩＩＩ線に沿った、従来の製造工程を示した工程断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 図３Ｄに続く製造工程を示す断面図である。 図３Ｅに続く製造工程を示す断面図である。 図３Ｆに続く製造工程を示す断面図である。 図３Ｇに続く製造工程を示す断面図である。 図２のＩＶ-ＩＶ線に沿った、従来の製造工程を示した工程断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図４Ｇに続く製造工程を示す断面図である。 図２のＶ-Ｖ線に沿ってた、従来の製造工程を示した工程断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図５Ｇに続く製造工程を示す断面図である。 図２のＶＩ-ＶＩ線に沿った、従来の製造工程を示した工程断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 図６Ｇに続く製造工程を示す断面図である。 本発明による横電界型の液晶表示装置用アレイ基板の一部を拡大した平面図である。 図７のＩＸ-ＩＸ線に沿った断面図である。 図７のＸ-Ｘ線に沿った断面図である。 図７のＸＩ-ＸＩ線に沿った断面図である。 図７のＸＩＩ-ＸＩＩ線に沿った断面図である。 図７のＩＸ-ＩＸ線に沿った、本発明の製造工程を示した工程断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 図９Ｆに続く製造工程を示す断面図である。 図７のＸ-Ｘ線に沿った、本発明の製造工程を示した工程断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図１０Ｆに続く製造工程を示す断面図である。 図７のＸＩ-ＸＩ線に沿った、本発明の製造工程を示した工程断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１１Ｆに続く製造工程を示す断面図である。 図７のＸＩＩ-ＸＩＩ線に沿った、本発明の製造工程を示した工程断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 図１２Ｅに続く製造工程を示す断面図である。 図１２Ｆに続く製造工程を示す断面図である。 本発明の変形例による横電界型の液晶表示装置用アレイ基板の一部を拡大した平面図である。 図１３のＸＩＶ-ＸＩＶ線に沿った、本発明の製造工程を示した断面図である。
符号の説明
１００ 基板、１０２、ゲート電極、１０４ ゲート配線、１０６ ゲートパッド、１０８ 共通配線、１２０ アクティブ層、１２８ ソース電極、１３０ ドレイン電極、１３２ データ配線、１３４ データパッド、１３６ ゲートパッド電極、１４０ 画素電極、１４２ 共通電極。

Claims (12)

  1. 第１方向に形成されたゲート配線と、
    前記第１方向と交差する第２方向に形成されて画素領域を定義するデータ配線と、
    前記第１方向に形成されて、前記ゲート配線と離隔するように形成された共通配線と、
    前記ゲート配線に連結されたゲート電極と、
    前記ゲート電極と重なる領域に形成されるアイランド状の半導体層と、
    前記ゲート電極と前記半導体層との間に介在されるゲート絶縁膜と、
    前記データ配線に連結されるソース電極と、
    前記半導体層を間に前記ソース電極と離隔するように位置するドレイン電極と、
    前記ドレイン電極と一体型に構成されて、前記画素領域へと分岐されている多数の画素電極と、
    前記共通配線から延長される第１共通電極と、前記ゲート絶縁膜に形成されたコンタクトホールを通じて前記共通配線と連結された第２共通電極を含み、前記画素領域で前記画素電極と交互に分岐されている多数の共通電極と、
    前記画素領域に形成され、前記第１共通電極から延長される第１キャパシタ電極と、前記第１キャパシタ電極と重畳されて前記画素電極から延長される第２キャパシタ電極と、前記第１及び第２キャパシタ電極間に介在される前記ゲート絶縁膜を含むストレージキャパシタと
    を含み、
    前記ソース電極、前記ドレイン電極、前記データ配線、前記画素電極はそれぞれ、金属物質で構成された第１導電性物質層と、前記第１導電性物質層の上部に形成されて、透明導電性物質で構成された第２導電性物質層が順に積層された構造であることを特徴とする横電界型の液晶表示装置用アレイ基板。
  2. 前記半導体層は、前記ゲート電極より小さい面積であることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  3. 前記第２共通電極は、前記第１及び第２導電性物質層でなることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  4. 前記ゲート配線の一端に形成されるゲートパッドと、前記データ配線の一端に形成されるデータパッドをさらに含むことを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  5. 前記ゲートパッドを覆う領域に、前記第１及び第２導電性物質層が積層された構造のゲートパッド電極をさらに含むことを特徴とする請求項４に記載の横電界型の液晶表示装置用アレイ基板。
  6. 前記第１導電性物質層は、モリブデンＭｏ、チタンＴｉ、タンタルＴａ、タングステンＷ、銅Ｃｕ、アルミニウムネオジムＡｌＮｄのうち、少なくともいずれか１つの金属物質を含むことを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  7. 前記第２導電性物質層は、インジウム−スズ−オキサイドＩＴＯとインジウム−ジンク−オキサイドＩＺＯのいずれかで構成されることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  8. 前記半導体層は、純粋非晶質シリコン物質で構成されたアクティブ層と、前記アクティブ層上に位置する不純物非晶質シリコン物質で構成されたオーミックコンタクト層で構成されることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
  9. 基板上に第１マスク工程により第１方向に位置するゲート配線と、前記ゲート配線から分岐されたゲート電極と、前記ゲート配線の一端に位置するゲートパッドと、前記ゲート配線と平行に離隔される共通配線と、前記共通配線に連結された第１共通電極と前記第１共通電極から延長される第１キャパシタ電極を形成する段階と、
    前記ゲート配線、前記ゲート電極、前記ゲートパッド、前記共通配線、前記第１共通電極を覆う領域に、第２マスク工程により前記ゲート配線、前記ゲート電極及び前記ゲートパッド上にゲート絶縁膜と、前記ゲート電極と重なる領域にアイランド状の半導体層を形成する段階と、
    前記半導体層上に第１導電性物質層と、前記第１導電性物質層上に第２導電性物質層を形成し、第３マスク工程により前記第１方向と交差する第２方向にデータ配線と、前記データ配線に連結されるソース電極と、前記ソース電極と離隔されたドレイン電極と、前記データ配線の一端に位置するデータパッドと、前記ゲートパッドに連結されるゲートパッド電極と、前記ドレイン電極と一体型に構成されて、前記画素領域へと分岐されている多数の画素電極と、前記多数の画素電極から延長され、前記ゲート絶縁膜を介在して前記第１キャパシタ電極と重なる第２キャパシタ電極と、前記ゲート絶縁膜に形成されたコンタクトホールを通じて前記共通配線に連結されて前記画素領域で前記画素電極と交互に分岐されている第２共通電極を形成する段階と、
    前記データ配線、前記ソース電極及び前記ドレイン電極、前記データパッド、前記ゲートパッド電極、前記多数の画素電極、前記第２共通電極上に形成されて、前記データパッドと前記ゲートパッド電極を露出させるオープン部を有する保護層を形成する段階とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板の製造方法。
  10. 前記第２マスク工程は、
    前記ゲート絶縁膜上に非晶質シリコン層を形成するとともに前記非晶質シリコン層上に不純物非晶質シリコン層を形成する段階と、
    前記不純物非晶質シリコン物質上にフォトレジスト層を形成する段階と、
    透過部、遮断部、半透過部を有するマスクを、前記ゲート電極と対応した位置に前記遮断部が位置し、前記ゲートパッドと対応した領域に前記透過部が位置して、その外の領域に前記半透過部が位置するように配置して、前記フォトレジスト層を露光及び現像して、前記ゲート電極と対応した位置で第１の厚さを有して、前記ゲートパッドと対応した領域で除去されて、その外の領域で前記第１の厚さより薄い第２の厚さを有する第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンが除去された部分と対応した領域に位置するゲート絶縁膜に、前記ゲートパッドを露出させる第１コンタクトホールを形成する段階と、
    前記第１フォトレジストパターンを前記第２の厚さほど除去して、前記ゲート電極と対応した位置に第３の厚さを有する第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンによって露出された前記不純物非晶質シリコン物質及び純粋非晶質シリコン物質を除去して、前記ゲート電極と重なるように位置する半導体層を形成する段階と、
    前記第２フォトレジストパターンを除去する段階とを含むことを特徴とする請求項９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
  11. 前記半導体層は、前記ゲート電極より小さい面積で形成されることを特徴とする請求項１０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
  12. 前記ゲートパッド電極を形成する段階で、前記ゲートパッド電極は、前記第１コンタクトホールを通じて前記ゲートパッドに連結されることを特徴とする請求項１０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
JP2007164291A 2006-06-30 2007-06-21 横電界型の液晶表示装置用アレイ基板及びその製造方法 Expired - Fee Related JP4925057B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060865A KR101264789B1 (ko) 2006-06-30 2006-06-30 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR10-2006-0060865 2006-06-30

Publications (2)

Publication Number Publication Date
JP2008015511A JP2008015511A (ja) 2008-01-24
JP4925057B2 true JP4925057B2 (ja) 2012-04-25

Family

ID=38777156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164291A Expired - Fee Related JP4925057B2 (ja) 2006-06-30 2007-06-21 横電界型の液晶表示装置用アレイ基板及びその製造方法

Country Status (6)

Country Link
US (1) US8687158B2 (ja)
JP (1) JP4925057B2 (ja)
KR (1) KR101264789B1 (ja)
CN (1) CN100538484C (ja)
DE (1) DE102007027645B4 (ja)
TW (1) TWI365342B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5607550B2 (ja) * 2008-03-11 2014-10-15 ディポメド，インコーポレイティド 非オピオイド鎮痛剤及びオピオイド鎮痛剤の組合せを含む胃保持性持続放出剤形
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4661935B2 (ja) * 2008-10-15 2011-03-30 ソニー株式会社 液晶表示装置
WO2010054685A1 (en) * 2008-11-12 2010-05-20 Telefonaktiebolaget Lm Ericsson (Publ) An improved large area photo detector
CN102116980B (zh) 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
KR101113354B1 (ko) 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
HUE034393T2 (en) * 2010-12-03 2018-02-28 Orexigen Therapeutics Inc Increasing the bioavailability of a drug in naltrexone therapy
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101888032B1 (ko) * 2011-07-28 2018-08-14 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR102061873B1 (ko) * 2013-06-20 2020-01-03 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
CN104834136A (zh) * 2015-04-15 2015-08-12 深超光电（深圳）有限公司 薄膜晶体管基板及显示装置
US10330991B1 (en) * 2018-05-31 2019-06-25 a.u. Vista Inc. Liquid crystal display devices with electrode stacks and methods for manufacturing such devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907379A (en) * 1996-10-21 1999-05-25 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display having high aperture ratio
JP3847419B2 (ja) 1997-07-02 2006-11-22 三菱電機株式会社 液晶表示装置
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
KR100322969B1 (ko) 1999-12-22 2002-02-01 주식회사 현대 디스플레이 테크놀로지 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008015511A (ja) 2008-01-24
CN100538484C (zh) 2009-09-09
DE102007027645B4 (de) 2011-09-22
KR20080002196A (ko) 2008-01-04
KR101264789B1 (ko) 2013-05-15
TWI365342B (en) 2012-06-01
DE102007027645A1 (de) 2008-01-03
CN101097365A (zh) 2008-01-02
US20080013026A1 (en) 2008-01-17
US8687158B2 (en) 2014-04-01
TW200801752A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4925057B2 (ja) 横電界型の液晶表示装置用アレイ基板及びその製造方法
JP4885805B2 (ja) 液晶表示装置用アレイ基板とその製造方法
KR101257811B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP4785730B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
JP4668893B2 (ja) 液晶表示装置及びその製造方法
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100920482B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
JP2007304557A (ja) 液晶表示装置及びその製造方法
KR101284697B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
US7847289B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101242032B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20080001180A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101302965B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20060133745A (ko) 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees