KR100477130B1 - 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 - Google Patents

평면구동방식액정표시장치의박막트랜지스터기판및제조방법 Download PDF

Info

Publication number
KR100477130B1
KR100477130B1 KR1019970048785A KR19970048785A KR100477130B1 KR 100477130 B1 KR100477130 B1 KR 100477130B1 KR 1019970048785 A KR1019970048785 A KR 1019970048785A KR 19970048785 A KR19970048785 A KR 19970048785A KR 100477130 B1 KR100477130 B1 KR 100477130B1
Authority
KR
South Korea
Prior art keywords
electrode
common electrode
gate
insulating film
line
Prior art date
Application number
KR1019970048785A
Other languages
English (en)
Other versions
KR19990026586A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970048785A priority Critical patent/KR100477130B1/ko
Priority to US09/160,377 priority patent/US6177970B1/en
Publication of KR19990026586A publication Critical patent/KR19990026586A/ko
Application granted granted Critical
Publication of KR100477130B1 publication Critical patent/KR100477130B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

평면 구동(in-plane switching) 방식 액정 표시 장치의 박막 트랜지스터 기판을 화소 전극 및 공통 전극과 배향막 사이에 유전막이 존재하지 않도록 형성한다. 이렇게 하기 위하여 화소 전극 및 공통 전극을 보호 절연막 위에 형성할 수 있고, 화소 전극 및 공통 전극을 게이트 절연막 위에 형성하고, 그 위의 보호 절연막을 제거할 수도 있다. 또는 화소 전극 및 공통 전극이 기판 위에 형성되고 그 위의 게이트 절연막과 보호 절연막이 모두 제거될 수도 있다. 이렇게 함으로써 배향막과 전극 사이의 유전막의 영향으로 생기는 실효 전압의 감소를 막을 수 있고, 잔상을 줄일 수 있다. 그리고, 보호 절연막 위에 화소 전극과 공통 전극을 형성하는 경우 전극막의 두께를 100 nm 이하로 낮출 수 있어 단차로 인한 액정 배향의 불량과 이로 인한 빛샘을 줄일 수 있다.

Description

평면 구동 방식 액정 표시 장치의 박막 트랜지스터 기판 및 제조 방법
이 발명은 평면 구동 방식 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
최근 개발된 평면 구동(IPS ; in-plane switching) 방식 박막 트랜지스터 액정 표시 장치에서는 전기장이 액정 표시 장치의 패널에 평행하게 형성되도록 전극을 배치한다. 기판에 평행한 전기장을 얻기 위해서는 종래의 박막 트랜지스터 액정 표시 장치와는 달리 한쪽 기판, 즉 박막 트랜지스터 기판 쪽에만 전극을 형성하며, 화소 내에서 공통 전극과 화소 전극이 평행하게 교대로 위치해야 한다.
종래 기술에 따른 IPS 방식의 박막 트랜지스터 기판의 구조가 도 1 및 도 2에 나타나 있다. 도 1은 종래 기술에 따른 IPS 방식 박막 트랜지스터 기판의 평면도이고, 도 2는 도 1의 II - II'선을 따라 그린 단면도이다.
도 1 및 도 2에 나타난 바와 같이, 투명 기판(1) 위에 외부로부터 주사 신호를 전달하는 게이트선(2)이 가로 방향으로 형성되어 있고, 게이트선(2)과 평행하게 공통 전극선(3)이 형성되어 있다. 공통 전극선(3)에 연결되어 있는 공통 전극(31)이 세로 방향으로 형성되어 있고, 공통 전극(31)의 사이에 화소 전극(4)이 형성되어 있으며, 그 위를 두께 400 nm 정도의 게이트 절연막(5)이 덮고 있다. 게이트선(2)의 일부인 게이트 전극(21) 상부의 게이트 절연막(5) 위에 반도체층(6)이 형성되어 있다. 세로 방향으로 게이트선(2) 및 공통 전극선(3)과 교차하며 외부로부터 화상 신호를 전달하는 데이터선(7)이 형성되어 있고, 데이터선(7)의 분지인 소스 전극(71)과 드레인 전극(72)이 반도체층(6)의 양쪽으로 형성되어 있다. 드레인 전극(72)은 연장되어 가로 방향으로 넓게 형성되어 있으며 화소 전극(4)과는 게이트 절연막(5)에 형성되어 있는 접촉 구멍(51)을 통해 연결되어 데이터선을 통해 전달되는 화상 신호를 박막 트랜지스터를 통하여 화소 전극에 전달하고, 공통 전극(31)과는 게이트 절연막(5)을 사이에 두고 중첩되어 축적 용량(storage capacitor)을 형성한다. 그 위에 약 200 nm 두께의 보호 절연막(8)이 전면적으로 형성되어 있다.
이와 같이 형성되어 있는 박막 트랜지스터 기판의 전면에 폴리이미드(polyimide)막으로 된 배향막(9)이 형성되어 있다. 액정 표시 장치의 반대쪽 기판(10)에도 역시 배향막(9)이 형성되어 있으며, 두 기판(1, 10) 사이에는 액정 물질(11)이 주입되어 있다. 이 액정 물질(11)은 화소 전극(4)과 공통 전극(31) 사이에 인가되는 전압에 의해 형성되는 기판에 평행한 전기장에 의해 구동된다. 도면상의 점선은 전기장의 방향을 나타낸다.
도 1 및 도 2에 나타난 바와 같은 박막 트랜지스터 기판은 다음과 같은 순서에 의해 제조된다. 먼저 기판 위에 게이트 금속을 증착하고 첫 번째 마스크를 사용하여 사진 식각하여 게이트선(1), 공통 전극선(3), 공통 전극(31) 및 화소 전극(4)을 형성한다. 다음 게이트 절연막(5)과 반도체막을 차례로 증착하고, 두 번째 마스크를 사용하여 반도체막을 사진 식각하여 박막 트랜지스터의 반도체층(6)을 형성한다. 다음 세 번째 마스크를 사용하여 식각하여 화소 전극(4)의 아래쪽 끝부분의 게이트 절연막(5)에 접촉 구멍(51)을 형성한다. 그리고, 데이터 금속을 증착하고 네 번째 마스크를 사용하여 사진 식각하여 데이터선(7), 소스 전극(71) 및 드레인 전극(72)을 형성한다. 그 위에 보호 절연막(8)을 형성하고 드라이버 IC의 신호를 받기 위하여 패드(도시하지 않음) 부분의 보호 절연막과 게이트 절연막을 사진 식각한다. 이렇게 하여 형성된 박막 트랜지스터 기판 위에 배향막(9)으로 사용되는 폴리이미드(polyimide)막을 인쇄하고, 러빙한다.
이러한 종래 기술에 따른 평면 구동 방식의 박막 트랜지스터 기판에서는 도면에 나타난 바와 같이, 공통 전극 및 화소 전극의 위에 400nm 두께의 게이트 절연막과 200nm 두께의 보호 절연막이 존재한다. 따라서 배향막과 전극 사이에 600nm 이상의 질화 규소등으로 된 유전막이 존재하며, 이로 인해 배향막과 전극 사이에 전위차가 생기게 되고, 액정에 걸리는 실효 전압이 작아진다. 액정을 구동시키는 전기장은 공통 전극 - 질화 규소 유전체 - 배향막 - 액정 유전체 - 배향막 - 질화 규소 유전체 - 화소 전극의 경로를 취하게 되는데, 이 때 게이트 절연막과 보호 절연막으로 사용된 질화 규소 유전체에 의해 액정의 실효 전압이 공통 전극과 화소 전극 사이에 인가되는 전압차보다 작아지게 되는 것이다. 이는 액정을 충분히 동작시키기 위하여 보다 고전압을 필요로 한다는 것을 의미한다.
한편, 액정은 유전율 이방성을 갖고 있으며 직류 전압에 의해 쉽게 열화되기 때문에 일반적으로 교류 구동을 한다. 즉, 화소 전극에 공통 전극의 전압에 대하여 양극성과 음극성의 전압을 교대로 인가한다. 그런데, 게이트 전극과 드레인 전극 사이의 기생 용량(Cgd) 때문에 화소 전극의 전압은 일정하게 유지되지 않고 ΔV 만큼의 전압 왜곡이 발생한다. 이 전압 왜곡은 신호 전압의 극성에 관계없이 항상 화소 전극 전위를 끌어내리는 방향으로 작용한다. 따라서 공통 전극의 전위를 전압 왜곡의 크기에 맞추어 낮게 조정해야 한다. 그러나, 액정의 유전율은 인가 전압에 따라서 2 - 3배 정도 변화하므로 ΔV의 크기도 화상 신호에 따라 변화하여 공통 전극 전위를 조정하는 것만으로는 이의 영향을 완전히 없앨 수 없다.
또 화소 전극에 인가되는 전압이 양극성과 음극성의 한 주기가 지나면 정확히 상쇄되어 남은 전하가 없어야 하나 전압 왜곡 ΔV로 인해서 한 주기가 지나더라도 얼마 정도의 직류 성분이 생기게 된다. 이 직류 성분에 의해 액정 셀 내의 불순물 이온이 폴리이미드막인 배향막에 흡착된다. 일반적으로 불순물 이온의 경우 음이온보다는 양이온의 무게가 가볍기 때문에 양이온의 이동도(mobility)가 크다. 따라서 교류 전압이 장시간 인가될 경우에 음이온과 양이온의 속도차에 의해 폴리이미드 막에 흡착되는 양이온과 음이온이 각각 다른 방향으로 몰리게 되어 외부에서 인가된 전압과 다른 내부 전기장(internal field)이 발생하게 된다.
이렇게 되면, 동일 화상을 장시간 표시할 경우 화면이 바뀌어도 누적된 전하에 의해서 초기 화면의 흔적이 남게 되는데, 이것이 바로 잔상이다.
종래 기술에 따르면 전극과 배향막 사이에 존재하는 유전막의 영향으로 액정에 걸리는 실효 전압이 낮아지므로 액정에 걸리는 실효 전압에 대한 잔류 직류 성분의 비가 커지게 된다. 이렇게 되면 잔상은 더 오래 남게 되어 화질을 악화시키는 원인이 된다.
그리고, 게이트 금속을 사용하여 공통 전극과 화소 전극을 형성하는데, 게이트선의 저항 감소를 위해 금속막의 두께를 300 nm 이상으로 해야만 하고, 이렇게 되는 경우 단차로 인한 액정의 배향 불량이 발생하여 빛샘이 생기는 원인이 된다.
본 발명의 과제는 평면 구동 방식 액정 표시 장치의 구동 전압을 낮추고 잔상과 빛샘을 줄이는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 화소 전극 및 공통 전극과 배향막의 사이에 유전막이 없는 구조를 갖는 박막 트랜지스터 기판을 형성한다.
화소 전극 및 공통 전극은 보호 절연막 위에 형성될 수 있고, 화소 전극 및 공통 전극을 게이트 절연막 위에 형성하고, 그 위의 보호 절연막을 제거할 수도 있다. 또는 화소 전극 및 공통 전극을 기판 위에 형성하고 그 위의 게이트 절연막 및 보호 절연막을 제거할 수 있다.
화소 전극 및 공통 전극을 보호 절연막 위에 형성하는 경우, 전극의 두께는 100 nm 이하로 하고, 전극의 가장자리를 경사지게 형성하는 것이 좋다.
이제 첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 상세히 설명한다.
본 발명의 첫 번째 실시예에서는 보호 절연막 위에 화소 전극과 공통 전극을 형성한다.
도 3은 본 발명의 첫 번째 실시예에 따른 IPS 방식 박막 트랜지스터 기판의 평면도이고, 도 4는 도 2의 IV - IV'선을 따라 그린 단면도이다.
도 3 및 도 4에 나타난 바와 같이, 투명한 절연 기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 평행하게 공통 전극선(30)이 형성되어 있다. 게이트선(20)과 공통 전극선(30)이 형성되어 있는 기판 위에 게이트 절연막(50)이 형성되어 있고, 게이트선(20)의 일부인 게이트 전극(210) 상부의 게이트 절연막(50) 위에 비정질 규소등으로 이루어진 반도체층(60)이 형성되어 있다. 게이트 절연막(50) 위에는 또한 세로 방향으로 게이트선(20) 및 공통 전극선(30)과 교차하며 외부로부터 화상 신호를 전달하는 데이터선(70)이 형성되어 있고, 데이터선(70)의 분지인 소스 전극(710)과 드레인 전극(720)이 반도체층(60)의 양쪽으로 형성되어 있다. 이 때 반도체층(60)과 소스 전극(710) 및 드레인 전극(720) 사이에는 접촉 저항을 줄이기 위한 n+ 비정질 규소층(도시하지 않음)이 형성되어 있을 수도 있다. 드레인 전극(720)은 연장되어 가로 방향으로 넓게 형성되어 있다. 데이터선(70) 및 소스/드레인 전극(71, 720)이 형성되어 있는 기판의 전면에 보호 절연막(80)이 덮여 있다. 데이터선(70)과 게이트선(20)의 교차로 정의되는 화소 영역 내의 보호 절연막(80) 위에 공통 전극(310)이 세로 방향으로 데이터선(70)과 평행하게 형성되어 있고, 공통 전극(310)의 사이에 화소 전극(40)이 공통 전극(310)과 평행하게 형성되어 있다. 공통 전극(310)은 보호 절연막(80) 및 게이트 절연막(50)에 뚫려 있는 접촉 구멍(820)을 통해 공통 전극선(30)과 연결되며, 화소 전극(40)은 게이트 절연막(50)에 형성되어 있는 접촉 구멍(510)을 통해 드레인 전극(720)과 연결되어 데이터선(70)을 통해 전달되는 화상 신호를 박막 트랜지스터를 통하여 받게 된다. 화소 전극(40)이 보호 절연막(80) 및 게이트 절연막(50)을 사이에 두고 공통 전극선(30)과 중첩되어 있는 위쪽 부분과 공통 전극(310)이 보호 절연막(80)을 사이에 두고 드레인 전극(720)과 중첩되어 있는 아래쪽 부분은 축적 용량을 형성한다.
이와 같이 형성되어 있는 박막 트랜지스터 기판의 전면에 폴리이미드(polyimide)막으로 된 배향막(90)이 형성되어 있다. 액정 표시 장치의 반대쪽 기판(100)에도 역시 배향막(90)이 형성되어 있으며, 두 기판(1, 100) 사이에는 액정 물질(110)이 주입되어 있다. 이 액정 물질(110)은 화소 전극(40)과 공통 전극(310) 사이에 인가되는 전압에 의해 형성되는 기판에 평행한 전기장에 의해 구동된다. 도면상의 점선은 전기장의 방향을 나타낸다.
도면에 나타난 바와 같이 배향막(90)과 화소 전극(40) 및 공통 전극(310)이 바로 접촉되어 있어 액정을 구동시키는 전기장이 전극으로부터 배향막만을 거쳐 바로 액정 유전체로 전달되므로 액정의 실효 전압은 화소 전극과 공통 전극에 걸리는 전압차와 거의 동일하게 된다. 그리고, 이렇게 되면 잔상 역시 줄일 수 있다.
도 3 및 도 4에 나타난 바와 같은 박막 트랜지스터 기판은 다음과 같은 순서에 의해 제조된다. 먼저 기판 위에 게이트 금속을 증착하고 첫 번째 마스크를 사용하여 사진 식각하여 게이트선(10)과 공통 전극선(30)을 형성한다. 다음 질화 규소 등의 게이트 절연막(50)과 반도체막을 차례로 증착하고, 두 번째 마스크를 사용하여 반도체막을 사진 식각하여 박막 트랜지스터의 반도체층(60)을 형성한다. 다음 데이터 금속을 증착하고 세 번째 마스크를 사용하여 사진 식각하여 데이터선(70), 소스 전극(710) 및 드레인 전극(720)을 형성한다. 그 위에 보호 절연막(80)을 형성하고 네 번째 마스크를 사용하여 보호 절연막(80)을 사진 식각한다. 이 때 식각하는 부위는 패드(도시하지 않음) 부분 이외에 드레인 전극(720)의 확장 부위의 일부분과 공통 전극선(30) 위의 일부분을 포함한다. 동시에 공통 전극선(30) 위의 일부분에 형성되어 있는 게이트 절연막(50)도 함께 식각한다. 다음으로 금속을 증착하고 다섯 번째 마스크를 사용하여 사진 식각하여 화소 전극(40)과 공통 전극(310)을 형성한다.
이 때 화소 전극(40)과 공통 전극(310)을 이루는 금속층은 게이트선(10)이나 공통 전극선(30)으로 사용되지 않으므로 가능한 한 얇은 두께를 가지도록 하는 것이 바람직하며, 특히 100 nm 이하로 얇게 형성하는 것이 좋고 식각된 가장자리가 경사진 형태를 이루는 것이 좋다. 이는 화소 전극 및 공통 전극 위에 배향막을 인쇄하고 러빙하는 과정에서 균일한 인쇄 및 러빙을 가능하게 하기 위함이다.
이렇게 하여 형성된 화소 전극(40)의 위쪽 끝부분은 보호 절연막(80) 및 게이트 절연막(50)을 사이에 두고 공통 전극선(30)과 중첩되며, 아래쪽 끝부분은 보호 절연막(80)에 형성되어 있는 접촉 구멍(810)을 통해 드레인 전극(720)과 접촉된다. 이와 반대로 공통 전극(310)의 위쪽 끝부분은 보호 절연막(80) 및 게이트 절연막(50)을 뚫고 형성되어 있는 접촉 구멍(820)을 통해 공통 전극선(30)과 접촉되며, 아래쪽 끝부분은 보호 절연막(80)을 사이에 두고 드레인 전극(720)과 중첩된다. 이렇게 절연막을 사이에 두고 중첩된 부분들은 축적 용량을 형성한다. 이렇게 하여 형성된 박막 트랜지스터 기판 위에 배향막(90)으로 사용되는 폴리이미드(polyimide)막을 70 nm 정도의 두께로 인쇄하고, 러빙한다.
본 발명의 두 번째 실시예에서는 게이트 절연막 위에 화소 전극과 공통 전극이 형성되어 있으며, 화소 전극과 공통 전극 상부의 보호 절연막이 제거되어 있는 박막 트랜지스터 기판의 구조를 제시한다.
도 5는 본 발명의 두 번째 실시예에 따른 IPS 방식 박막 트랜지스터 기판의 평면도이고, 도 6은 도 5의 VI - VI'선을 따라 그린 단면도이다.
도 5 및 도 6에 나타난 바와 같이, 투명 기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 평행하게 공통 전극선(30)이 형성되어 있다. 게이트선(20)과 공통 전극선(30)이 형성되어 있는 기판 위에 게이트 절연막(50)이 형성되어 있고, 게이트 절연막(50)에는 공통 전극선(30)의 일부를 노출시키는 접촉 구멍(520)이 형성되어 있다. 그리고, 게이트선(20)의 일부인 게이트 전극(210) 상부의 게이트 절연막(50) 위에 비정질 규소등으로 이루어진 반도체층(60)이 형성되어 있다. 게이트 절연막(50) 위에는 또한 세로 방향으로 게이트선(20) 및 공통 전극선(30)과 교차하며 외부로부터 화상 신호를 전달하는 데이터선(70)이 형성되어 있고, 데이터선(70)의 분지인 소스 전극(710)과 드레인 전극(720)이 반도체층(60)의 양쪽으로 형성되어 있다. 이 때 반도체층(60)과 소스 전극(710) 및 드레인 전극(720) 사이에는 접촉 저항을 줄이기 위한 n+ 비정질 규소층(도시하지 않음)이 형성되어 있을 수도 있다. 드레인 전극(720)은 연장되어 가로 방향으로 넓게 형성되어 있다. 데이터선(70)과 게이트선(20)의 교차로 정의되는 화소 영역 내에 공통 전극(310)이 데이터선(70)과 평행하게 형성되어 있으며, 공통 전극(310)의 사이에 화소 전극(40)이 드레인 전극(720)과 연결되어 형성되어 있다. 공통 전극(310)은 게이트 절연막(50)에 형성되어 있는 접촉 구멍(520)을 통하여 공통 전극선(30)과 접촉되어 있으며, 화소 전극(40)은 게이트 절연막(50)을 사이에 두고 공통 전극선(30)과 중첩되어 축적 용량을 형성하고 있다. 데이터선(70), 소스/드레인 전극(710, 720), 화소 전극(40) 및 공통 전극(310)이 형성되어 있는 기판 위에 보호 절연막(80)이 형성되어 있고, 화소 전극(40)과 공통 전극(310)이 형성되어 있는 화소 영역 내의 보호 절연막(80)은 제거되어 화소 전극(40)과 공통 전극(310)이 노출되어 있다. 도면상에 점선으로 둘러싸인 (a) 영역은 보호 절연막(80)이 제거된 영역을 나타낸다.
이와 같이 형성되어 있는 박막 트랜지스터 기판의 전면에 폴리이미드(polyimide)막으로 된 배향막(90)이 형성되어 있고, 액정 표시 장치의 반대쪽 기판(100)에도 역시 배향막(90)이 형성되어 있으며, 두 기판(1, 100) 사이에는 액정 물질(110)이 주입되어 있다. 화소 전극(40)과 공통 전극(310) 사이에 인가되는 전압에 의해 형성되는 전기장의 방향은 도면상에 점선으로 나타난 바와 같이 기판에 평행하다. 본 발명의 두 번째 실시예에서도 전극과 배향막 사이에 유전체가 존재하지 않으므로 실효 전압의 감소를 막고, 잔상을 줄일 수 있다.
도 5 및 도 6에 나타난 바와 같은 박막 트랜지스터 기판은 다음과 같은 순서에 의해 제조된다. 먼저 기판 위에 게이트 금속을 증착하고 첫 번째 마스크를 사용하여 사진 식각하여 게이트선(10)과 공통 전극선(30)을 형성한다. 다음 게이트 절연막(50)과 반도체막을 차례로 증착하고, 두 번째 마스크를 사용하여 반도체막을 사진 식각하여 박막 트랜지스터의 반도체층(60)을 형성한다. 다음 세 번째 마스크를 사용하여 공통 전극선(30) 상부의 게이트 절연막(50)을 일부 식각하여 접촉 구멍(520)을 형성한다. 데이터 금속을 증착하고 네 번째 마스크를 사용하여 사진 식각하여 데이터선(70), 소스 전극(710), 드레인 전극(720), 화소 전극(40) 및 공통 전극(310)을 형성한다. 공통 전극(310)은 게이트 절연막(50)에 형성되어 있는 접촉 구멍(520)을 통하여 공통 전극선(30)과 접촉된다. 그 위에 보호 절연막(80)을 형성하고 다섯 번째 마스크를 사용하여 보호 절연막(80)을 사진 식각한다. 이 때 식각하는 부위는 패드(도시하지 않음) 부분 이외에 화소 전극(40)과 공통 전극(310)이 형성되어 있는 화소 영역의 (a)부분을 포함한다.
이렇게 하여 형성된 박막 트랜지스터 기판 위에 배향막(90)으로 사용되는 폴리이미드(polyimide)막을 70 nm 정도의 두께로 인쇄하고, 러빙한다.
본 발명의 세 번째 실시예에서는 기판 위에 화소 전극과 공통 전극이 형성되어 있고, 화소 전극과 공통 전극 위의 게이트 절연막 및 보호 절연막이 제거된 박막 트랜지스터 기판의 구조를 제시한다.
도 7은 본 발명의 세 번째 실시예에 따른 IPS 방식 박막 트랜지스터 기판의 평면도이고, 도 8은 도 7의 VIII - VIII'선을 따라 그린 단면도이다.
도 7 및 도 8에 나타난 바와 같이, 투명 기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 평행하게 공통 전극선(30)이 형성되어 있다. 공통 전극선(30)에 연결되어 있는 공통 전극(310)이 세로 방향으로 형성되어 있고, 공통 전극(310)의 사이에 화소 전극(40)이 공통 전극(310)과 평행하게 형성되어 있으며, 그 위를 게이트 절연막(50)이 덮고 있다. 게이트선(20)의 일부인 게이트 전극(210) 상부의 게이트 절연막(50) 위에 비정질 규소등으로 이루어진 반도체층(60)이 형성되어 있다. 게이트 절연막(50) 위에는 또한 세로 방향으로 게이트선(20) 및 공통 전극선(30)과 교차하며 외부로부터 화상 신호를 전달하는 데이터선(70)이 형성되어 있고, 데이터선(70)의 분지인 소스 전극(710)과 드레인 전극(720)이 반도체층(60)의 양쪽으로 형성되어 있다. 이 때 반도체층(60)과 소스 전극(710) 및 드레인 전극(720) 사이에는 접촉 저항을 줄이기 위한 n+ 비정질 규소층(도시하지 않음)이 형성되어 있을 수도 있다. 드레인 전극(720)은 연장되어 가로 방향으로 넓게 형성되어 있으며 화소 전극(40)과는 게이트 절연막(50)에 형성되어 있는 접촉 구멍(510)을 퉁해 연결되어 데이터선을 통해 전달되는 화상 신호를 박막 트랜지스터를 통하여 화소 전극에 전달하고, 공통 전극(310)과는 게이트 절연막(50)을 사이에 두고 중첩되어 축적 용량을 형성한다. 그 위에 보호 절연막(80)이 형성되어 있다. 공통 전극(310)과 화소 전극(40) 상부의 보호 절연막(80)과 게이트 절연막(50)은 제거되어 본 발명의 두 번째 실시예에서와 같이 공통 전극(310)과 화소 전극(40)이 노출되어 있다. 도 7에서 점선으로 둘러싸인 (b) 영역이 보호 절연막(80)과 게이트 절연막(50)이 제거된 부분을 나타낸다.
이와 같이 형성되어 있는 박막 트랜지스터 기판의 전면에 폴리이미드(polyimide)막으로 된 배향막(90)이 형성되어 있고, 액정 표시 장치의 반대쪽 기판(100)에도 배향막(90)이 형성되어 있으며, 두 기판(1, 100) 사이에는 액정 물질(110)이 주입되어 있다. 전극과 배향막 사이에 유전체가 없음으로 해서 나타나는 실효 전압 증가 및 잔상 감소의 효과는 본 발명의 두 번째 실시예의 경우와 동일하다.
도 7 및 도 8에 나타난 박막 트랜지스터 기판은 다음과 같은 순서에 의해 제조된다. 먼저 기판 위에 게이트 금속을 증착하고 첫 번째 마스크를 사용하여 사진 식각하여 게이트선(10), 공통 전극선(30), 공통 전극(310) 및 화소 전극(40)을 형성한다. 다음 게이트 절연막(50)과 반도체막을 차례로 증착하고, 두 번째 마스크를 사용하여 반도체막을 사진 식각하여 박막 트랜지스터의 반도체층(60)을 형성한다. 다음 세 번째 마스크를 사용하여 화소 전극(40)의 아래쪽 끝부분의 게이트 절연막(50)에 접촉 구멍(510)을 형성한다. 그리고, 데이터 금속을 증착하고 네 번째 마스크를 사용하여 사진 식각하여 데이터선(70), 소스 전극(710) 및 드레인 전극(720)을 형성한다. 그 위에 보호 절연막(80)을 형성하고 화소 전극(40)과 공통 전극(310)이 형성되어 있는 화소 영역 내부 및 패드(도시하지 않음) 부분의 보호 절연막(80)과 게이트 절연막(50)을 사진 식각한다. 이렇게 하여 형성된 박막 트랜지스터 기판 위에 배향막(90)으로 사용되는 폴리이미드(polyimide)막을 인쇄하고, 러빙한다.
본 발명의 실시예에서는 화소 전극 및 공통 전극과 배향막 사이의 유전막을 제거함으로써 액정 표시 장치의 구동 전압을 낮추고 잔상을 줄일 수 있다. 또한, 본 발명의 첫 번째 실시예에서와 같이 보호 절연막 위에 화소 전극 및 공통 전극을 형성함으로써 전극의 두께를 낮출 수 있고, 이렇게 하면 액정의 배향 불량으로 인한 빛샘을 방지할 수 있다.
도 1은 종래 기술에 따른 평면 구동 방식 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고,
도 2는 도 1의 II - II'선을 따라 도시한 단면도이고,
도 3, 도 5 및 도 7은 각각 본 발명의 첫 번째, 두 번째 및 세번째 실시예에 따른 평면 구동 방식 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고,
도 4, 도 6 및 도 8은 각각 도 3의 IV - IV', 도 5의 VI - VI' 및 도 7의 VIII - VIII'선을 따라 도시한 단면도이다.

Claims (13)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 외부로부터 주사 신호를 전달하는 게이트선 및 이와 연결되어 있는 게이트 전극,
    상기 기판 위에 형성되어 있으며 외부로부터 공통 전극 신호를 전달하는 공통 전극선,
    상기 게이트선, 게이트 전극 및 공통 전극선 상부에 형성되어 있는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 외부로부터 화상 신호를 전달하는 데이터선,
    상기 반도체층 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 분리되어 있는 드레인 전극,
    상기 공통 전극선과 연결되어 있는 공통 전극,
    상기 공통 전극의 사이에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 데이터선, 소스 및 드레인 전극을 덮고 있는 보호 절연막,
    상기 공통 전극 및 상기 화소 전극 위에 형성되어 있으며 액정 물질을 배향하기 위한 배향막을 포함하며,
    상기 화소 전극 및 공통 전극과 상기 배향막이 직접 접촉하고 있고,
    상기 공통 전극과 화소 전극은 상기 보호 절연막 위에 형성되어 있으며,
    상기 공통 전극은 상기 보호 절연막과 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 공통 전극선과 연결되고,
    상기 화소 전극은 상기 보호 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 공통 전극은 상기 보호 절연막을 사이에 두고 상기 드레인 전극과 중첩되는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 화소 전극은 상기 보호 절연막 및 게이트 절연막을 사이에 두고 상기 공통 전극선과 중첩되는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 공통 전극 및 화소 전극의 두께는 100 nm 이하인 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 공통 전극 및 화소 전극의 가장자리는 경사지게 형성되어 있는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  6. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 외부로부터 주사 신호를 전달하는 게이트선 및 이와 연결되어 있는 게이트 전극,
    상기 기판 위에 형성되어 있으며 외부로부터 공통 전극 신호를 전달하는 공통 전극선,
    상기 게이트선, 게이트 전극 및 공통 전극선 상부에 형성되어 있는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 외부로부터 화상 신호를 전달하는 데이터선,
    상기 반도체층 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 분리되어 있는 드레인 전극,
    상기 공통 전극선과 연결되어 있는 공통 전극,
    상기 공통 전극의 사이에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 데이터선, 소스 및 드레인 전극을 덮고 있는 보호 절연막,
    상기 공통 전극 및 상기 화소 전극 위에 형성되어 있으며 액정 물질을 배향하기 위한 배향막을 포함하며,
    상기 화소 전극 및 공통 전극과 상기 배향막이 직접 접촉하고 있고,
    상기 공통 전극과 화소 전극은 상기 게이트 절연막 위에 형성되어 있으며,
    상기 공통 전극은 상기 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 공통 전극선과 연결되고,
    상기 보호 절연막은 상기 공통 전극과 화소 전극을 노출시키는 구멍을 가지고 있는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 화소 전극은 상기 게이트 절연막을 사이에 두고 상기 공통 전극선과 중첩되는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  8. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 외부로부터 주사 신호를 전달하는 게이트선 및 이와 연결되어 있는 게이트 전극,
    상기 기판 위에 형성되어 있으며 외부로부터 공통 전극 신호를 전달하는 공통 전극선,
    상기 게이트선, 게이트 전극 및 공통 전극선 상부에 형성되어 있는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 외부로부터 화상 신호를 전달하는 데이터선,
    상기 반도체층 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 분리되어 있는 드레인 전극,
    상기 공통 전극선과 연결되어 있는 공통 전극,
    상기 공통 전극의 사이에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 데이터선, 소스 및 드레인 전극을 덮고 있는 보호 절연막,
    상기 공통 전극 및 상기 화소 전극 위에 형성되어 있으며 액정 물질을 배향하기 위한 배향막을 포함하며,
    상기 화소 전극 및 공통 전극과 상기 배향막이 직접 접촉하고 있고,
    상기 공통 전극과 화소 전극은 상기 기판 위에 형성되어 있으며,
    상기 화소 전극은 상기 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 드레인 전극과 연결되고,
    상기 보호 절연막과 게이트 절연막은 상기 공통 전극과 화소 전극을 노출시키는 구멍을 가지고 있는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 공통 전극은 상기 게이트 절연막을 사이에 두고 상기 드레인 전극과 중첩되는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판.
  10. 투명한 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극과 공통 전극선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계,
    상기 데이터 패턴 위에 보호 절연막을 형성하는 단계,
    상기 공통 전극선의 일부 및 상기 드레인 전극의 일부를 각각 노출시키는 제1 및 제2 접촉 구멍을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 상기 공통 전극선과 연결되는 공통 전극과 상기 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계,
    배향막을 인쇄하는 단계를 포함하며,
    상기 공통 전극 및 화소 전극의 두께는 100 nm 이하로 형성하는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 상기 공통 전극 및 화소 전극의 가장자리는 경사지게 형성하는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 투명한 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극과 공통 전극선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    상기 게이트 전극 상부의 게이트 절연막 위에 반도체층을 형성하는 단계,
    데이터선, 소스 전극, 드레인 전극, 공통 전극 및 화소 전극을 형성하는 단계,
    보호 절연막을 증착하는 단계,
    상기 보호 절연막에 상기 화소 전극과 공통 전극을 노출시키는 구멍을 형성하는 단계
    배향막을 인쇄하는 단계를 포함하며,
    상기 공통 전극 및 화소 전극의 두께는 100 nm 이하로 형성하는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 투명한 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극, 공통 전극선, 공통 전극 및 화소 전극을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    상기 게이트 전극 상부의 게이트 절연막 위에 반도체층을 형성하는 단계,
    데이터선, 소스 전극 및 드레인 전극을 형성하는 단계,
    보호 절연막을 증착하는 단계,
    상기 보호 절연막과 상기 게이트 절연막에 상기 화소 전극과 공통 전극을 노출시키는 구멍을 형성하는 단계,
    배향막을 인쇄하는 단계를 포함하며,
    상기 공통 전극 및 화소 전극의 두께는 100 nm 이하로 형성하는 평면 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019970048785A 1997-09-25 1997-09-25 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 KR100477130B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970048785A KR100477130B1 (ko) 1997-09-25 1997-09-25 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
US09/160,377 US6177970B1 (en) 1997-09-25 1998-09-25 In-plane switching mode liquid crystal display and a method manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048785A KR100477130B1 (ko) 1997-09-25 1997-09-25 평면구동방식액정표시장치의박막트랜지스터기판및제조방법

Publications (2)

Publication Number Publication Date
KR19990026586A KR19990026586A (ko) 1999-04-15
KR100477130B1 true KR100477130B1 (ko) 2005-08-29

Family

ID=19521675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048785A KR100477130B1 (ko) 1997-09-25 1997-09-25 평면구동방식액정표시장치의박막트랜지스터기판및제조방법

Country Status (2)

Country Link
US (1) US6177970B1 (ko)
KR (1) KR100477130B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020197719A (ja) * 2006-06-02 2020-12-10 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494676B1 (ko) * 1997-12-03 2005-09-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
KR100299381B1 (ko) * 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US6642984B1 (en) * 1998-12-08 2003-11-04 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6449026B1 (en) * 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
KR100607145B1 (ko) * 2000-02-11 2006-08-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
JP3542023B2 (ja) * 2000-03-16 2004-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4446577B2 (ja) * 2000-09-06 2010-04-07 エーユー オプトロニクス コーポレイション 表示パネル、表示装置
KR100658065B1 (ko) * 2000-09-19 2006-12-15 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시소자 및 그 제조방법
KR20020022301A (ko) * 2000-09-19 2002-03-27 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시소자 및 그 제조방법
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
KR100857719B1 (ko) * 2001-03-26 2008-09-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
KR100833955B1 (ko) * 2001-07-27 2008-05-30 엘지디스플레이 주식회사 횡전계 방식 액정 표시장치용 어레이 기판
KR100820646B1 (ko) * 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
CN100373246C (zh) * 2001-11-15 2008-03-05 Nec液晶技术株式会社 平面开关模式有源矩阵型液晶显示器件及其制造方法
JP3881248B2 (ja) * 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
JP3586674B2 (ja) 2002-01-30 2004-11-10 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
US6833897B2 (en) * 2002-04-19 2004-12-21 Hannstar Display Corp. IPS-LCD device with a color filter formed on an array substrate
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4293867B2 (ja) * 2003-09-05 2009-07-08 奇美電子股▲ふん▼有限公司 画素の大型化に対応したｉｐｓ液晶ディスプレイ
KR100975734B1 (ko) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7057697B2 (en) * 2003-12-12 2006-06-06 M-Display Optronics Corp. In-plane switching liquid crystal display having nanometer scale roughness
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101136282B1 (ko) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 액정표시장치
JP5164317B2 (ja) * 2005-08-19 2013-03-21 株式会社日立ハイテクノロジーズ 電子線による検査・計測方法および検査・計測装置
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
KR101255782B1 (ko) * 2005-12-29 2013-04-17 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US20100309420A1 (en) * 2006-06-15 2010-12-09 Mikuni Electoron Co. Ltd. Low-cost large-screen wide-angle fast-response liquid crystal display apparatus
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
KR101264789B1 (ko) * 2006-06-30 2013-05-15 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101654834B1 (ko) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012118199A (ja) 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
KR20150040153A (ko) * 2013-10-04 2015-04-14 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20160084544A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 액정 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128683A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 薄膜トランジスター集積装置
JPH09236820A (ja) * 1996-02-29 1997-09-09 Hosiden Corp 液晶表示装置
KR19980037086A (ko) * 1996-11-20 1998-08-05 구자홍 액정표시소자
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990003534A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325961A (ja) * 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
US6014190A (en) * 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP2735099B2 (ja) * 1996-06-11 1998-04-02 日本電気株式会社 液晶表示装置
JP3148129B2 (ja) * 1996-08-07 2001-03-19 株式会社日立製作所 アクティブマトリクス基板とその製法および液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128683A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 薄膜トランジスター集積装置
JPH09236820A (ja) * 1996-02-29 1997-09-09 Hosiden Corp 液晶表示装置
KR19980037086A (ko) * 1996-11-20 1998-08-05 구자홍 액정표시소자
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990003534A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020197719A (ja) * 2006-06-02 2020-12-10 株式会社半導体エネルギー研究所 表示装置
US11960174B2 (en) 2006-06-02 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance

Also Published As

Publication number Publication date
KR19990026586A (ko) 1999-04-15
US6177970B1 (en) 2001-01-23

Similar Documents

Publication Publication Date Title
KR100477130B1 (ko) 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
US5917564A (en) Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby
KR100602982B1 (ko) 박막 트랜지스터 및 표시 장치
US7088323B2 (en) Liquid crystal display device and method for fabricating the same
US6310668B1 (en) LCD wherein opening in source electrode overlaps gate electrode to compensate variations in parasitic capacitance
US5745194A (en) Active matrix LCD apparatus with compensating capacitor having a particular feature
US6400427B1 (en) Active matrix liquid crystal display device
US6844955B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
US7687835B2 (en) Liquid crystal display panel
KR100223901B1 (ko) 액정 표시장치 및 제조방법
US20020038893A1 (en) Thin film transistor flat display
US6285418B1 (en) Storage capacitor in a liquid crystal display in which the storage capacitor electrode is arranged to overlap an entire width of the recessed portion of the gate line
US7123331B2 (en) Array substrate for use in in-plane switching mode liquid crystal display device with particular overlaping pixel electrode and method of fabricating the same
US6927810B2 (en) Liquid crystal display device having indented gate electrode and fabricating method thereof
KR100511172B1 (ko) 박막트랜지스터의 구조
KR100213966B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
JPH05251700A (ja) 薄膜電界効果型トランジスタ
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JP3585262B2 (ja) 液晶表示装置
KR100282331B1 (ko) 횡전계방식 액정표시소자
KR100658071B1 (ko) 액정표시장치
KR100477133B1 (ko) 누설전류를줄이기위한액정표시장치
KR100662778B1 (ko) 액정표시장치 및 그 제조방법
KR100538292B1 (ko) 평면내스위칭모드액정표시장치및제조방법
JP2004134504A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

EXPY Expiration of term