KR100477133B1 - 누설전류를줄이기위한액정표시장치 - Google Patents

누설전류를줄이기위한액정표시장치 Download PDF

Info

Publication number
KR100477133B1
KR100477133B1 KR1019960030259A KR19960030259A KR100477133B1 KR 100477133 B1 KR100477133 B1 KR 100477133B1 KR 1019960030259 A KR1019960030259 A KR 1019960030259A KR 19960030259 A KR19960030259 A KR 19960030259A KR 100477133 B1 KR100477133 B1 KR 100477133B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
liquid crystal
electrode
crystal display
thin film
Prior art date
Application number
KR1019960030259A
Other languages
English (en)
Other versions
KR980010532A (ko
Inventor
김진관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960030259A priority Critical patent/KR100477133B1/ko
Publication of KR980010532A publication Critical patent/KR980010532A/ko
Application granted granted Critical
Publication of KR100477133B1 publication Critical patent/KR100477133B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

본 발명은 광 누설 전류를 줄이기 위한 액정 표시 장치에 관한 것으로서, 게이트 전극 위에 반도체층인 비정질 실리콘층이 형성되어 있고 비정질 실리콘층의 폭보다 넓은 폭을 가진 소스 전극 및 드레인 전극이 비정질 실리콘층과 좌 및 우변에서 각각 중첩되도록 형성되어 있다. 본 발명에 따른 이러한 액정 표시 장치의 박막 트랜지스터 장치에서는 비정질 실리콘층의 폭이 소스-드레인 전극의 폭보다 좁기 때문에 광 유도에 의한 누설 전류의 양이 줄어드는 효과가 있다.

Description

누설 전류를 줄이기 위한 액정 표시 장치
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 누설 전류를 줄이기 위한 액정 표시 장치의 박막 트랜지스터 구조에 관한 것이다.
일반적으로 액정 표시 장치는 액정 표시 장치 내로 빛을 조사하는 백라이트, 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판, 컬러 필터 및 공통 전극이 형성되어 있는 컬러 필터 기판, 컬러 필터 기판과 박막 트랜지스터 기판 사이에 주입되어 있는 액정 물질을 포함한다. 백라이트로부터 조사된 빛은 박막 트랜지스터 기판 내의 화소 전극을 투과해 컬러 필터 기판에 전달된다. 이 과정에서 박막 트랜지스터는 그 기판 측면에 부착되어 있는 구동용 회로에 의해 각 화소별로 구동되어 박막 트랜지스터 기판 사이에 주입되어 있는 액정 분자들을 변화시킴으로써 백라이트로부터의 빛이 각 화소마다 형성되어 있는 컬러 필터로 전달되는 양을 조절한다. 이러한 빛 투과량의 조절에 의해 액정 표시 장치의 색조 표시, 이미지 및 화상 표시 등이 이루어진다. 박막 트랜지스터에는 비정질 실리콘 박막 트랜지스터와 다결정 실리콘 박막 트랜지스터가 있는데 아직까지는 비정질 실리콘 박막 트랜지스터가 주로 사용되고 있다. 비정질 실리콘 박막 트랜지스터에서는 비정질 실리콘층에 빛이 조사되면 광전기 전환에 의해 오프 전류가 수십배로 증가되는 특성을 보인다. 오프 전류의 증가는 액정 표시 장치의 화질을 떨어뜨리므로 이를 최소화하기 위해 비정질 실리콘의 두께를 50 nm 이하로 감소시키거나 컬러 필터 기판의 블랙 매트릭스를 박막 트랜지스터가 충분히 덮히도록 형성시키는 방안들이 제시되고 있다. 비정질 실리콘의 두께를 감소시키는 수월한 방법으로는 박막 트랜지스터를 에치 스토퍼(etch stopper)방식으로 형성하는 방법이 있다.
그러면 첨부한 도면을 참고로 하여 종래의 기술에 따른 액정 표시 장치의 박막 트랜지스터에 대하여 더욱 상세하게 설명한다.
제1도는 종래의 기술에 따른 액정 표시 장치의 박막 트랜지스터의 배치도이다.
제1도에 도시한 바와 같이, 가로로 형성되어 있는 게이트선(1)에서 그 분지가 뻗어 나와 게이트 전극(3)을 이루며, 게이트 전극(3) 위에 반도체층인 비정질 실리콘(3)이 절연막(도시하지 않음)을 사이에 두고 형성되어 있다. 세로로 데이터선(2)이 형성되어 있으며 데이터선 (2)으로부터 뻗어 나온 분지는 비정질 실리콘(3)의 한 편과 일정 부분 겹치도록 형성되어 있다. 비정질 실리콘(3)의 다른 한편에는 비정질 실리콘(3)과 일정 길이 겹치도록 드레인 전극(6)이 형성되어 있고 드레인 전극(6)은 화소 전극(도시하지 않음)과 연결된다. 소스 전극(5)과 드레인 전극(6) 사이의 비정질 실리콘이 채널부가 된다.
소스 전극(5) 또는 드레인 전극(6)의 폭이 비정질 실리콘(4)의 폭보다 좁게 형성되어 있는 종래의 비정질 박막 트랜지스터는 채널부의 가장자리가 소스-드레인 전극(5, 6)의 바깥으로 드러나 있다.
이러한 구조를 갖는 비정질 실리콘 박막 트랜지스터(a-si TFT)의 채널부에 빛이 조사되면 광 유도에 의한 누설 전류가 발생하게 된다. 누설 전류는 소스-드레인 전극(5, 6)의 바깥쪽으로 드러나 있는 비정질 실리콘(4)에 주로 발생한다.
유지 축전기로부터 전하가 누설되면 다음 신호가 인가될 때까지 축전기가 일정 전위를 유지하지 못하기 때문에 깜박거림이나 잔상 등이 발생하여 화질이 떨어지게 된다.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 누설 전류를 줄이는 비정질 실리콘 박막 트랜지스터의 구조를 구현하는 데에 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는 게이트 전극, 게이트 전극을 덮는 게이트 절연막, 게이트 전극의 게이트 절연막 상부에 형성되어 있는 반도체층, 반도체층과 일부 중첩하며 중첩하는 부분이 반도체층보다 넓은 폭을 가지는 소스 전극, 반도체층과 일부 중첩하며 반도체층을 중심으로 소스 전극과 마주하고 반도체층과 중첩하는 부분이 반도체층보다 넓은 폭을 가지는 드레인 전극을 포함하고, 소스 전극과 드레인 전극이 마주하는 경계 부분은 반도체층과 직접 접하고, 반도체층과 중첩하는 부분을 제외한 소스 및 드레인 전극은 게이트 절연막과 직접 접한다.
본 발명에 따른 이러한 액정 표시 장치의 박막 트랜지스터 장치에서는 비정질 실리콘층의 폭이 소스-드레인 전극의 폭보다 좁기 때문에 광 유도에 의한 누설 전류의 양이 줄어드는 효과가 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 한 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
제2도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터의 배치도이다.
제2도에 도시한 바와 같이, 가로로 게이트선(1)이 형성되어 있고 그와 연결되어 있는 게이트 전극(3)이 형성되어 있으며, 게이트 전극(3) 위에는 비정질 실리콘으로 이루어진 반도체층(3)이 게이트 전극(3)과 절연막(도시하지 않음)을 사이에 두고 형성되어 있다. 세로로 데이터선(2)이 형성되어 있으며 데이터선(2)의 일부는 반도체층(3)의 한 쪽과 일정 길이 겹쳐져 소스 전극(5)을 이루고 다른 한편에는 반도체층(3)과 일정 길이 겹치도록 드레인 전극(6)이 형성되어 있다. 반도체층(3)과 중첩하지 않는 소스 전극(5) 및 드레인 전극(6)은 게이트 절연막(도시하지 않음)과 직접 접하고 있다. 소스 전극(5)과 드레인 전극(6) 사이의 반도체층(3)은 박막 트랜지스터의 채널이 된다.
드레인 전극(6)은 화소 전극(도시하지 않음)과 연결되어 있다. 이때, 적어도 드레인 전극(6)은 반도체층(3)보다 넓은 폭으로 형성되어 있으며, 소스 전극(5)도 반도체층(3)보다 넓은 폭으로 형성되어 있다. 따라서, 박막 트랜지스터의 채널은 소스 및 드레인 전극(5, 6), 특히 드레인 전극(6)보다 좁은 폭으로 형성된다.
본 발명에 따른 박막 트랜지스터는 소스 전극(5) 및 드레인 전극(6)의 폭이 반도체층(3)의 폭보다 크게 형성되어 있기 때문에 종래의 것에 비해 소스 및 드레인 전극(5, 6)의 바깥으로 드러나는 채널부의 면적이 좁고, 드러난 가장자리의 길이 역시 짧다. 광 누설 전류의 발생량은 외부로 드러나는 채널의 가장자리의 길이와 관련이 깊다. 또한, 상판 블랙 매트릭스에 의해 반사된 빛이 채널부에 조사되는 경우에도 광 누설 전류가 발생한다. 드러나는 채널의 가장자리의 길이와 면적은 광 누설 전류의 양과 비례하므로 이러한 본 발명의 실시예에 따른 박막 트랜지스터는 광 누설 전류를 억제하는 구조를 갖는다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치의 박막 트랜지스터에서는 소스 및 드레인 전극보다 박막 트랜지스터의 채널 폭을 좁게 형성함으로써 광 누설 전류의 발생을 줄이는 효과가 있다.
제1도는 종래의 기술에 따른 액정 표시 장치의 박막 트랜지스터이고,
제2도는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 게이트선 2 : 데이터선 3 : 게이트 전극
4 : 비정질 실리콘 5 : 소스 전극 6 : 드레인 전극

Claims (1)

  1. 게이트 전극,
    상기 게이트 전극을 덮는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층과 일부 중첩하며 중첩하는 부분이 상기 반도체층보다 넓은 폭을 가지는 소스 전극,
    상기 반도체층과 일부 중첩하며 상기 반도체층을 중심으로 상기 소스 전극과 마주하고 상기 반도체층과 중첩하는 부분이 상기 반도체층보다 넓은 폭을 가지는 드레인 전극을 포함하고,
    상기 소스 전극과 상기 드레인 전극이 반도체층과 중첩하는 부분은 상기 소스 전극과 상기 드레인 전극이 상기 반도체층과 직접 접하고,
    상기 반도체층과 중첩하는 부분을 제외한 상기 소스 및 드레인 전극은 상기 게이트 절연막과 직접 접하는 액정 표시 장치,
KR1019960030259A 1996-07-25 1996-07-25 누설전류를줄이기위한액정표시장치 KR100477133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030259A KR100477133B1 (ko) 1996-07-25 1996-07-25 누설전류를줄이기위한액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030259A KR100477133B1 (ko) 1996-07-25 1996-07-25 누설전류를줄이기위한액정표시장치

Publications (2)

Publication Number Publication Date
KR980010532A KR980010532A (ko) 1998-04-30
KR100477133B1 true KR100477133B1 (ko) 2005-06-08

Family

ID=37302816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030259A KR100477133B1 (ko) 1996-07-25 1996-07-25 누설전류를줄이기위한액정표시장치

Country Status (1)

Country Link
KR (1) KR100477133B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914753B2 (ja) * 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295664A (ja) * 1985-06-24 1986-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ
JPH06177387A (ja) * 1992-12-03 1994-06-24 Toshiba Corp 薄膜トランジスタ
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0851210A (ja) * 1994-08-08 1996-02-20 Toshiba Corp 半導体装置
JPH0864833A (ja) * 1994-08-18 1996-03-08 Canon Inc 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295664A (ja) * 1985-06-24 1986-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ
JPH06177387A (ja) * 1992-12-03 1994-06-24 Toshiba Corp 薄膜トランジスタ
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0851210A (ja) * 1994-08-08 1996-02-20 Toshiba Corp 半導体装置
JPH0864833A (ja) * 1994-08-18 1996-03-08 Canon Inc 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置

Also Published As

Publication number Publication date
KR980010532A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US7046313B2 (en) Semiconductor device including a source line formed on interlayer insulating film having flattened surface
KR100477130B1 (ko) 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
KR100560020B1 (ko) 액정 표시 장치
KR100463625B1 (ko) 액정표시장치
US6083779A (en) Method for fabricating a thin film transistor of a liquid crystal device
US5745194A (en) Active matrix LCD apparatus with compensating capacitor having a particular feature
KR950002075A (ko) 반도체 장치 및 그 제조방법
US6844955B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
KR100887997B1 (ko) 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
JPH09298305A (ja) 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
KR100325498B1 (ko) 액정디스플레이용박막트랜지스터
KR19990045355A (ko) 액정 표시 장치의 제조 방법
KR20000004375A (ko) 박막 트랜지스터 액정표시소자 및 그의 제조방법
KR100297706B1 (ko) 다결정실리콘박막트랜지스터
US20030174267A1 (en) Reflective electrooptic device and electronic apparatus
US6927810B2 (en) Liquid crystal display device having indented gate electrode and fabricating method thereof
KR100477133B1 (ko) 누설전류를줄이기위한액정표시장치
KR100351874B1 (ko) 박막트랜지스터 액정표시소자
JP5405770B2 (ja) 表示装置およびその製造方法
KR20060094688A (ko) 액정 표시 장치의 박막 트랜지스터
KR0174031B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR970003847B1 (ko) 박막트랜지스터 제조방법
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR0133864B1 (ko) 액티브 매트릭스 패널용 박막트랜지터
KR20000004412A (ko) 액정 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B90T Transfer of trial file for re-examination
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

EXPY Expiration of term