KR20000004412A - 액정 표시 장치의 제조방법 - Google Patents

액정 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20000004412A
KR20000004412A KR1019980025844A KR19980025844A KR20000004412A KR 20000004412 A KR20000004412 A KR 20000004412A KR 1019980025844 A KR1019980025844 A KR 1019980025844A KR 19980025844 A KR19980025844 A KR 19980025844A KR 20000004412 A KR20000004412 A KR 20000004412A
Authority
KR
South Korea
Prior art keywords
insulating film
organic insulating
forming
electrode
gate
Prior art date
Application number
KR1019980025844A
Other languages
English (en)
Inventor
정유찬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025844A priority Critical patent/KR20000004412A/ko
Publication of KR20000004412A publication Critical patent/KR20000004412A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 유기 절연막을 이용하여, 화소 전극이 게이트 버스 라인 또는 데이터 버스 라인과 오버랩되도록 하는 고개구율 액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은, 하부기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 하부기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막의 소정 부분에 상기 게이트 전극을 포함하도록 채널층을 형성하는 단계와, 상기 반도체층의 양측 부분과 오버랩되도록 소오스 전극 및 드레인 전극을 형성하는 단계와, 상기 하부기판 결과물 상에 유기 절연막을 도포하는 단계와, 상기 드레인 전극이 오픈되도록 유기 절연막을 소정 부분 제거하여 콘택홀을 형성하는 단계와, 상기 하부 기판 결과물을 H2 또는 N2 플라즈마 처리하는 단계, 및 상기 노출된 드레인 전극과 콘택되도록 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함한다.

Description

액정 표시 장치의 제조방법
본 발명은 액정 표시 장치의 제조방법에 관한 것으로, 보다 상세하게는, 유기 절연막을 이용하여, 화소 전극이 게이트 버스 라인 또는 데이터 버스 라인과 오버랩되도록 하는 고개구율 액정 표시 장치에서, 화소 전극 증착전 전처리 공정에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display : 이하, LCD)는 텔레비젼 및 그래픽 디스플레이 등의 표시장치에 이용된다.
특히, 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)와 같은 스위칭 소자가 구비되는 액티브 매트릭스형 LCD는 고속 응답 특성을 갖으며, 아울러, 높은 화소수에 적합하기 때문에 CRT(Cathode Ray Tube)에 필적할만한 표시 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
한편, LCD에서 고화질의 표시 화면을 얻기 위해서는 개구율의 향상이 우선적이다. 여기서, 개구율은 화소 전극의 면적에 대한 실제 빛 투과 비율이다.
종래에는 LCD의 개구율을 향상시키기 위한 방법으로서, 화소 전극이라 불리우는 투명 금속으로된 ITO(Indium Tin Oxide) 전극을 화소 영역 전체에 걸쳐 배치시키는 구조가 제안되었다.
도 1은 종래의 고개구율 LCD의 단면도로서, 하부 기판(1) 상에 게이트 전극(2)을 공지의 방식으로 형성하고, 게이트 전극(2)이 형성된 하부 기판(1)의 전면에 게이트 절연막(3)을 형성한다. 이어서, 게이트 절연막(3) 상부에 게이트 전극(2)을 포함하는 상부에 위치된 게이트 절연막(5) 상에 채널층(4)을 형성한다음, 채널층(4)을 보호하기 위하여, 채널층(4) 상에 에치 스톱퍼(5)를 형성한다. 이어, 에치 스톱퍼(5)의 양측에는 불순물이 도핑된 비정질 실리콘층으로 오믹 콘택층(6)을 설치하고, 오믹 콘택층(6)과 콘택되도록 소오스, 드레인 전극(7a,7b)을 형성하여, 박막 트랜지스터(TFT1)를 형성한다.
그리고나서, 박막 트랜지스터(TFT1)가 형성된 하부 기판(1) 결과물 상부에 저유전 상수를 갖는 유기 절연막(8)을 도포한다음, 박막 트랜지스터(TFT1)의 드레인 전극(7b)이 노출되도록 레진막(8) 상부에 콘택홀 레지스트 패턴(도시되지 않음)을 형성한다. 그후에, 레지스트 패턴을 이용하여 유기 절연막(8)을 제거하여 콘택홀을 형성한다. 이어, 산소 플라즈마 에슁(O2 plasma ashing) 방식을 이용하여, 레지스트 패턴을 제거하면서, 유기 절연막(8) 표면을 안정화한다. 여기서, 유기절연막(8)은 화소 전극(9)과 데이터 라인(도시되지 않음)간을 절연시키기 위함이며, 아울러, 하부층의 평탄화를 얻기 위함이다.
그후, 노출된 드레인 전극(7b)과 콘택되도록 레진막(8) 표면에 ITO로 된 화소 전극(9)을 형성한다. 이때, 화소 전극(9)은 게이트 버스 라인 또는 데이터 버스 라인(도시되지 않음)과 오버랩되도록 배치된다.
그러나, 상기한 액정 표시 장치는 다음과 같은 문제점을 갖는다.
먼저, 상기와 같은 종래 고개구율 LCD의 제조방법에서, 화소 전극(9)은 유기절연막(8) 상에 무기물인 ITO 금속을 고온 또는 저온에서 증착한 후에 이를 패터닝하여 형성하게 된다. 이때, 유기절연막(8)과 ITO 금속막(9)간의 계면 부조화로 인하여 그들간의 접착성 불량이 발생하게 되며, 이는 ITO 금속막의 식각 불균일성을 초래하게 됨으로써 상기 ITO 금속막에 대한 미세 패턴의 형성이 곤란한 문제점이 있었다.
이를 보다 구체적으로 설명하면, 유기절연막 상에 ITO 금속막을 형성하기 위하여 고온 공정을 실시할 경우에는 유기절연막의 사이드 체인인 C, H 성분의 분해가 발생되기 때문에 ITO 금속의 성막 분위기의 오염을 유발시켜 ITO 금속막의 막 특성이 불량해진다.
둘째로, 상기 드레인 전극(7b)을 노출시키기 위한 콘택홀 식각 공정이후, 레지스트 패턴 제거 및 유기 절연막의 표면 처리를 위하여 산소 플라즈마 에슁 공정을 실시한다. 이때, 이 산소 플라즈마 에슁 공정은 유기 절연막 표면을 안정화할 수 있으나, 상기 노출된 드레인 전극(7b) 표면에는 드레인 전극(7b)과 산소 플라즈마의 산소와의 반응으로 기생 산화막이 발생된다. 이러한 기생 산화막은 드레인 전극(7b)과 화소 전극(9)간의 접촉 저항을 상승시킨다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 고개구율 LCD에 있어서, 화소 전극과 유기 절연막간의 접촉 계면 특성을 향상하면서, 화소 전극과 드레인 전극간의 접촉 저항을 감소할 수 있는 액정 표시 장치를 제공하는 것을 목적으로 한다.
도 1은 종래 기술에 따른 액정 표시 장치의 단위셀을 도시한 평면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 고개구율 LCD의 제조방법을 설명하기 위한 단면도
(도면의 주요 부분에 대한 부호의 설명)
11 - 하부 기판 12 - 게이트 전극
13 - 게이트 절연막 14 - 채널층
15 - 에치 스톱퍼 16 - 오믹 콘택층
17a,17b - 소오스, 드레인 전극 18 - 유기 절연막
19 - 화소 전극
상기와 같은 목적을 달성하기 위하여 본 발명은, 하부기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 하부기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막의 소정 부분에 상기 게이트 전극을 포함하도록 채널층을 형성하는 단계와, 상기 반도체층의 양측 부분과 오버랩되도록 소오스 전극 및 드레인 전극을 형성하는 단계와, 상기 하부기판 결과물 상에 유기 절연막을 도포하는 단계와, 상기 드레인 전극이 오픈되도록 유기 절연막을 소정 부분 제거하여 콘택홀을 형성하는 단계와, 상기 하부 기판 결과물을 H2 또는 N2 플라즈마 처리하는 단계, 및 상기 노출된 드레인 전극과 콘택되도록 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함한다.
본 발명에 따르면, 고개구율 LCD에서, 유기 절연막 도포하고, 드레인 전극을 오픈 시킨다음, 화소 전극을 형성하기 전에, H2또는 N2등으로 플라즈마 처리를 실시한다. 그러면, 레지스트 패턴을 제거하기 위한 O2플라즈마 에슁으로 발생된 드레인 전극 상부의 기생 산화막이 용이하게 제거되면서, 유기 절연막 표면이 안정화되어, 화소 전극과 유기 절연막간의 접촉 계면 특성이 향상된다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 고개구율 LCD의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하여, 고개구율 LCD의 단면도로서, 하부 기판(11) 상에 게이트 전극(12)을 공지의 방식으로 형성하고, 게이트 전극(12)이 형성된 하부 기판(11)의 전면에 게이트 절연막(13)을 형성한다. 이어서, 게이트 절연막(13) 상부에 게이트 전극(12)을 포함하는 상부에 위치된 게이트 절연막(15) 상에 채널층(14)을 형성한다음, 채널층(14)을 보호하기 위하여, 채널층(14) 상에 에치 스톱퍼(15)를 형성한다. 이어, 에치 스톱퍼(15)의 양측에는 불순물이 도핑된 비정질 실리콘층으로 오믹 콘택층(16)을 형성하고, 오믹 콘택층(16)과 콘택되도록 소오스, 드레인 전극(17a,17b)을 형성하여, 박막 트랜지스터(TFT2)를 형성한다. 이때, 오믹 콘택층(16)을 형성하는 단계와 소오스 드레인 전극(17a,17b)을 형성하는 단계사이에, 소오스 드레인 전극(17a,17b)의 접촉 특성을 강화하기 위하여, 금속 실리사이드막을 개재할 수 있다. 또한, 오믹 콘택층(16)으로 도핑된 비정질 실리콘층 대신 금속 실리사이드막으로도 형성할 수 있다.
그리고나서, 박막 트랜지스터(TFT2)가 형성된 하부 기판(11) 결과물 상부에 저유전 상수를 갖는 유기 절연막(18)을 도포한다. 이때, 유기 절연막(18)으로는 레진막 또는 폴리이미드막이 이용된다. 여기서, 유기 절연막(18)은 화소 전극(19)과 데이터 버스 라인(도시되지 않음)간을 절연시키기면서, 하부층의 평탄화를 도모하기 위함이다. 다음으로, 박막 트랜지스터(TFT2)의 드레인 전극(17b)이 노출되도록 유기 절연막(18) 상부에 콘택홀 레지스트 패턴(도시되지 않음)을 형성한다. 그후에, 레지스트 패턴을 이용하여 유기 절연막(18)을 제거하여 콘택홀(H)을 형성한다.
이어, 산소 플라즈마 에슁(O2plasma ashing) 방식을 이용하여, 레지스트 패턴을 제거한다. 이과정에서, 드레인 전극(17b) 표면에 상기 산소에 의하여 기생 산화막이 발생될 수 있다.
이에따라, 본 실시예에서는 기생 산화막 및 유기 절연막(18)과 이후 형성될 화소 전극간의 계면 특성을 확보하기 위하여, 결과물을 H2플라즈마 처리, 또는 N2플라즈마 처리를 실시한다. 그러면, 노출된 드레인 전극(17b) 표면에 발생된 기생 산화막들은 상기 H2 또는 N2 플라즈마 처리 즉, 플라즈마 라디칼에 의하여 용이하게 제거되고, 유기 절연막(18) 계면도 안정화된다.
그후, 도 2b에 도시된 바와 같이, 노출된 드레인 전극(17b)과 콘택되도록 유기 절연막(18) 표면에 ITO로 된 화소 전극(19)을 형성한다. 이때, 화소 전극(19)은 게이트 버스 라인 또는 데이터 버스 라인(도시되지 않음)과 오버랩되도록 배치된다. 이때, 화소 전극(19)은 유기 절연막(18)의 표면이 안정화되어 있으므로, 접촉 특성이 개선된다. 이에따라, 화소 전극(19)과 유기 절연막(18) 사이의 접촉 불량으로 인한 후면 누설 전류(back leakage current)가 발생되지 않는다.
이상에서 설명된 바와 같이, 본 발명에 의하면, 고개구율 LCD에서, 유기 절연막 도포하고, 드레인 전극을 오픈 시킨다음, 화소 전극을 형성하기 전에, H2 또는 N2 등으로 플라즈마 처리를 실시한다. 그러면, 레지스트 패턴을 제거하기 위한 O2 플라즈마 에슁으로 발생된 드레인 전극 상부의 기생 산화막이 용이하게 제거되면서, 유기 절연막 표면이 안정화되어, 화소 전극과 유기 절연막간의 접촉 계면 특성이 향상된다.
따라서, 박막 트랜지스터의 품질이 향상된다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (1)

  1. 하부기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 하부기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막의 소정 부분에 상기 게이트 전극을 포함하도록 채널층을 형성하는 단계;
    상기 반도체층의 양측 부분과 오버랩되도록 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 하부기판 결과물 상에 유기 절연막을 도포하는 단계;
    상기 드레인 전극이 오픈되도록 유기 절연막을 소정 부분 제거하여 콘택홀을 형성하는 단계;
    상기 하부 기판 결과물을 H2또는 N2플라즈마 처리하는 단계; 및
    상기 노출된 드레인 전극과 콘택되도록 유기 절연막 상부에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 액정 표시 장치의 제조방법.
KR1019980025844A 1998-06-30 1998-06-30 액정 표시 장치의 제조방법 KR20000004412A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025844A KR20000004412A (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025844A KR20000004412A (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20000004412A true KR20000004412A (ko) 2000-01-25

Family

ID=19542232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025844A KR20000004412A (ko) 1998-06-30 1998-06-30 액정 표시 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20000004412A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685947B1 (ko) * 2001-09-08 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100852819B1 (ko) * 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257826A (ja) * 1991-02-13 1992-09-14 Sharp Corp アクティブマトリクス基板の製造方法
JPH06110080A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPH0815729A (ja) * 1994-06-24 1996-01-19 Sony Corp アクティブマトリクス基板及びその製造方法
JPH08228003A (ja) * 1996-01-08 1996-09-03 Seiko Epson Corp アクティブマトリクスパネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257826A (ja) * 1991-02-13 1992-09-14 Sharp Corp アクティブマトリクス基板の製造方法
JPH06110080A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPH0815729A (ja) * 1994-06-24 1996-01-19 Sony Corp アクティブマトリクス基板及びその製造方法
JPH08228003A (ja) * 1996-01-08 1996-09-03 Seiko Epson Corp アクティブマトリクスパネルの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685947B1 (ko) * 2001-09-08 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100852819B1 (ko) * 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조 방법

Similar Documents

Publication Publication Date Title
US7727824B2 (en) Liquid crystal display device and fabricating method thereof
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
US20030092224A1 (en) Semiconductor doping method and liquid crystal display device fabricating method using the same
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
KR100328847B1 (ko) 박막트랜지스터의제조방법
KR20000004412A (ko) 액정 표시 장치의 제조방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
KR100336899B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100290777B1 (ko) 액정표시소자에서의 박막 트랜지스터의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20030032242A (ko) 액정표시장치의 제조방법
US20120081628A1 (en) Liquid crystal display device and manufacturing method thereof
KR20000003758A (ko) 박막 트랜지스터 액정표시소자
KR0146252B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR20010063291A (ko) 박막 트랜지스터 액정표시소자
KR100707010B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100336882B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application