CN100538484C - 面内切换型液晶显示装置及其制造方法 - Google Patents

面内切换型液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN100538484C
CN100538484C CNB2007101126064A CN200710112606A CN100538484C CN 100538484 C CN100538484 C CN 100538484C CN B2007101126064 A CNB2007101126064 A CN B2007101126064A CN 200710112606 A CN200710112606 A CN 200710112606A CN 100538484 C CN100538484 C CN 100538484C
Authority
CN
China
Prior art keywords
electrode
layer
conductive material
select lines
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101126064A
Other languages
English (en)
Other versions
CN101097365A (zh
Inventor
崔秉国
金孝昱
李昌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097365A publication Critical patent/CN101097365A/zh
Application granted granted Critical
Publication of CN100538484C publication Critical patent/CN100538484C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种面内切换型液晶显示装置及其制造方法。用于面内切换型液晶显示装置的阵列基板包括：基板上的选通线；与选通线交叉以在基板上限定像素区的数据线；与选通线平行并分开的公共线；连接到选通线的栅极；置于栅极上方的半导体层，其中，半导体层的面积小于栅极的面积；连接到数据线的源极及与源极分开的漏极，源极和漏极置于半导体层上；与漏极集成并在像素区中从漏极延伸的多个像素电极；以及连接到公共线并与所述多个像素电极交替排列的多个公共电极，其中，源极、漏极、数据线和所述多个像素电极的每一个都由第一导电材料层和第二导电材料层构成，其中第二导电材料层置于第一导电材料层上。

Description

面内切换型液晶显示装置及其制造方法
技术领域
本发明涉及一种面内切换(IPS)型液晶显示(LCD)装置，更特别地涉及一种用于IPS型LCD装置的阵列基板，以及一种用于具有更高图像显示质量和提高的孔径比的阵列基板的制造方法。
背景技术
常规LCD装置利用液晶分子的光学各向异性性质和偏光性质来显示图像。液晶分子具有与多个分子因其细长形状而造成的排列有关的取向特性。可以通过向液晶分子施加电场，来对液晶分子的排列以及它们的方向进行控制。从而，当向液晶分子施加电场时，根据液晶分子的排列改变了光的偏光性质，这使得LCD装置能够显示图像。
有源矩阵LCD(AM-LCD)装置是普通类型的LCD装置，其具有以矩阵形式排列的薄膜晶体管(TFT)。因为有源矩阵LCD装置具有高分辨率和优异的活动图像显示能力，所以有源矩阵LCD装置得到了相对显著的研究和发展。
LCD装置包括第一基板、第二基板和插入在第一基板与第二基板之间的液晶层。公共电极和像素电极分别形成在第一基板和第二基板上。可以把第一基板和第二基板分别称为色彩基板和阵列基板。液晶层由在公共电极与像素电极之间感应的垂直电场驱动。虽然LCD装置往往具有良好的透光性和孔径比，但是使用垂直电场的LCD装置具有较窄的视角。IPS型LCD装置可能具有更宽的视角。
图1是根据现有技术的IPS型LCD装置的示意截面图。如图1所示，IPS型LCD装置1包括阵列基板AS、滤色器基板CS和液晶层LC。阵列基板AS和滤色器基板CS彼此相邻，并且在阵列基板AS与滤色器基板CS之间插入液晶层LC。阵列基板AS包括第一基板10、薄膜晶体管(TFT)T、多个公共电极30和多个像素电极32，该第一基板10包括像素区P。TFT T、所述多个公共电极30和所述多个像素电极32形成在像素区P中。TFT T置于像素区P中，并包括栅极14、半导体层18、源极20和漏极22。源极20和漏极22彼此分开。所述多个公共电极30和所述多个像素电极32形成在同一层上。所述多个公共电极30与所述多个像素电极32相互平行并交替排列。
虽然没有示出，但是在第一基板10上沿第一方向形成有连接到栅极14的选通线，在第一基板10上沿第二方向形成有连接到源极20的数据线。选通线与数据线交叉以限定像素区P。此外，在第一基板10上沿第一方向形成有公共线，该公共线连接到所述多个公共电极30并且与选通线平行。
滤色器基板CS包括第二基板40、黑底42和滤色器层34。黑底42遮挡排除了所述多个像素区P之外的其它部分。滤色器层34形成在黑底42上并与所述多个像素区P对应。特别的是，滤色器层34包括红光子滤色器34a、绿光子滤色器34b和蓝光子滤色器(没有示出)。液晶层LC由在每个公共电极30与每个像素电极32之间感应的水平电场45驱动。
图2是根据现有技术的用于IPS型LCD装置的阵列基板的示意平面图。通过四道掩模工序来制造图2中的阵列基板。如图2所示，在基板50上沿第一方向形成有选通线54，在基板50上沿第二方向形成有数据线92。选通线54与数据线92交叉以限定像素区P。选通焊盘56置于选通线54的一端，数据焊盘94置于数据线92的一端。公共线58被形成为与选通线54平行并分开。接触选通焊盘56的选通焊盘端子GP置于选通焊盘56上，接触数据焊盘94的数据焊盘端子DP置于数据焊盘94上。
TFT T置于选通线54和数据线92的交叉点处，该TFT T包括栅极52、有源层84、欧姆接触层(没有示出)、源极88和漏极90。栅极52连接到选通线54。有源层84置于栅极52处，欧姆接触层(没有示出)置于有源层84处。源极88和漏极90置于欧姆接触层(没有示出)处，并且源极88与漏极90彼此分开。源极88连接到数据线92。连接到漏极90的多个像素电极99置于像素区P处。连接到公共线58的多个公共电极97置于像素区P处。所述多个像素电极99与所述多个公共电极97交替排列。
由于源极88、漏极90、数据线92和有源层84是利用一个掩模来形成的，因此它们具有相同形状。结果，从有源层84延伸的本征非晶硅层72，突出超过源极88、漏极90和数据线92。通过光对本征非晶硅层72和有源层84进行曝光来产生光电流。光电流可能导致TFT T中的截止电流，从而使TFT T的特性劣化。此外，漏光电流可能导致数据线92和像素电极99中的信号耦合，这可能产生显示图像的劣化(包括图像上的波状噪声)。如上所述，作为使用一个掩模来形成源极88、漏极90、数据线92和有源层84的结果，可能产生截止电流和导致的图像缺陷。
图3A到图3H、图4A到图4H、图5A到图5H以及图6A到图6H是分别沿图2中的线“III-III”、“IV-IV”、“V-V”、“VI-VI”而截取的示意截面图，表示根据现有技术的用于IPS型LCD装置的阵列基板的制造过程。
图3A、4A、5A和6A表示第一掩模工序。如图3A、4A、5A和6A所示，基板50包括像素区P，该像素区P包括开关区S、选通区GA、数据区DA和公共信号区CA。在基板50上形成选通线(没有示出)、选通焊盘56和栅极52。选通焊盘56形成在选通区GA中，并置于选通线的一端。栅极52连接到选通线并置于开关区S中。在公共信号区CA中形成公共线，该公共线与选通线平行并分开。
图3B到图3F、图4B到图4F、图5B到图5F以及图6B到图6F表示第二掩模工序。如图3B、4B、5B和6B所示，在包括栅极52、选通线、选通焊盘56和公共线58的基板50上，顺序形成栅绝缘层60、本征非晶硅(a-Si：H)层62、掺杂非晶硅(n+或p+a-Si：H)层64和第一导电金属层66。通过涂敷光致抗蚀剂，在第一导电金属层66上形成感光材料层68。然后，将掩模M置于感光材料层68上方，该掩模M具有透射区TA、遮挡区SA和半透射区HTA。
透射区TA具有相对高的透光度，从而通过透射部分TA的光可以改变感光材料层68的化学特性。遮挡区SA完全遮挡光。半透射区HTA具有缝隙结构或半透射膜，从而可以降低通过半透射区HTA的光的强度或透光度。结果，半透射区HTA的透光度小于透射区TA的透光度，并大于遮挡区SA的透光度。如图3B中所示，半透射区HTA以及在半透射区HTA两侧的遮挡区SA对应于开关区S。其中一个遮挡区SA遮挡像素区P的一部分。透射区TA对应于像素区P的其它部分和选通区GA。如图4B中所示，遮挡区SA对应于数据区DA。通过掩模M将感光材料层68曝光。
如图3C、4C、5C和6C所示，对(图3B、4B、5B和6B中的)感光材料层68进行显影，以分别在开关区S和数据区DA中形成第一感光图案70a和第二感光图案70b。与栅极52对应的第一感光图案70a具有厚度比其它部分相对低的部分。通过第一感光图案70a和第二感光图案70b对第一导电金属层66进行曝光。使用第一感光图案70a和第二感光图案70b作为刻蚀掩模，来对第一导电金属层66、掺杂非晶硅层64和本征非晶硅层62进行刻蚀。例如，在对第一导电金属层66进行刻蚀之后，可以利用干法刻蚀方法来对掺杂非晶硅层64和本征非晶硅层62进行刻蚀。刻蚀可能依赖于第一导电金属层66的类型。
如图3D、4D、5D和6D所示，在第一感光图案70a下方，在开关区S中形成了第一半导体图案76和第一金属图案78，该第一半导体图案76包括本征非晶硅图案72和掺杂非晶硅图案74。在第二感光图案70b下方，在数据区DA中形成了从第一半导体图案76延伸的第二半导体图案80以及从第一金属图案78延伸的第二金属图案82。然后，对第一感光图案70a和第二感光图案70b进行部分去除。
如图3E、4E、5E和6E所示，对与栅极52和第一感光图案70a的两侧对应的第一金属图案78进行曝光。类似地，也对在第二感光图案70b两侧的第二金属图案82进行曝光。特别的是，完全去除第一感光图案70a的厚度相对较小的部分，以对第一金属图案78进行曝光。对第一感光图案70a的其它部分和第二感光图案70b进行部分去除。
如图3F、4F、5F和6F所示，使用第一感光图案70a，来对通过第一感光图案70a而曝光的(图3E中的)第一金属图案78和在被曝光的第一金属图案78下方的(图3E中的)掺杂非晶硅图案74进行刻蚀，以形成有源层84、欧姆接触层86、源极88和漏极90。有源层84置于栅绝缘层60上，并且与栅极52对应。欧姆接触层86置于有源层84上。源极88和漏极90置于欧姆接触层86上，并且彼此分开。由于对(图3E中的)第一金属图案78和(图3E中的)掺杂非晶硅图案74进行刻蚀而形成了源极88、漏极90和欧姆接触层86，因此通过源极88、漏极90和欧姆接触层86对有源层84进行曝光。将被曝光的有源层84限定为沟道。当对(图3E中的)掺杂非晶硅图案74进行刻蚀后，对有源层84进行过刻蚀，从而使得没有杂质残留在有源层84上。
可以使用第二感光图案70b来对(图4E中的)第二金属层82以及第二半导体图案80的掺杂非晶硅图案74同时进行刻蚀，从而在数据区DA中形成数据线94。数据线92与选通线交叉以限定像素区P。在数据线92的一端形成数据焊盘94。通过去除第一感光图案70a和第二感光图案70b，来完成第二掩模工序。进一步，在源极88、漏极90和数据线92处，暴露有源层84和本征非晶硅图案72的边缘“AT”。
图3G、4G、5G和6G表示第三掩模工序。如图3G、4G、5G和6G所示，在源极88、漏极90、数据焊盘94和数据线92上形成钝化层96。对钝化层96进行构图，以形成漏极接触孔98a、公共线接触孔98b、选通焊盘接触孔98c和数据线接触孔98d。漏极接触孔98a暴露漏极90，公共线接触孔98b暴露公共线58，选通焊盘接触孔98c暴露选通焊盘56，而数据焊盘接触孔98d暴露数据焊盘94。
图3H、4H、5H和6H表示第四掩模工序。如图3H、4H、5H和6H所示，在钝化层96上形成透明导电材料层(没有示出)。对透明导电材料层进行刻蚀，从而在像素区P中形成多个像素电极99和多个公共电极97。所述多个像素电极99和所述多个公共电极97彼此交替排列。通过(图3G中的)漏极接触孔98a将所述多个像素电极99连接到漏极90。通过公共线接触孔98b将所述多个公共电极97连接到公共线56。在选通焊盘56上形成选通焊盘端子GP，而在数据焊盘94上形成数据焊盘端子DP。通过选通焊盘接触孔98c将选通焊盘端子GP连接到选通焊盘56。通过数据焊盘接触孔98d将数据焊盘端子DP连接到数据焊盘94。
通过以上四个掩模工序，制造了阵列基板。如上所述，由于使用一个掩模来形成第二金属层、掺杂非晶硅层和本征非晶硅层，因此第二半导体图案的本征非晶硅图案形成在数据线下方，并且可能突出超过数据线。本征非晶硅图案的突出，可能导致诸如波状噪声的图像缺陷。此外，由于有源层从第二半导体图案的本征非晶硅图案延伸，因此导致有源层的一部分未被栅极覆盖。从而，可能在薄膜晶体管中产生截止电流，这可能使薄膜晶体管的性质劣化。
发明内容
在第一方面中，提供了一种用于面内切换型液晶显示装置的阵列基板，该阵列基板包括：基板上的选通线；与所述选通线交叉以在所述基板上限定像素区的数据线；与所述选通线大体平行并分开的公共线；连接到所述选通线的栅极；置于所述栅极上方的半导体层，其中该半导体层的面积小于所述栅极的面积；连接到所述数据线的源极以及与所述源极分开的漏极，所述源极和所述漏极置于所述半导体层上；与所述漏极集成并在所述像素区中从所述漏极延伸的多个像素电极；以及连接到所述公共线并与所述多个像素电极交替排列的多个公共电极，其中，所述源极、所述漏极、所述数据线以及所述多个像素电极的每一个都由第一导电材料层和第二导电材料层构成，其中所述第二导电材料层置于所述第一导电材料层上，其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
在第二方面中，提供了一种制造用于面内切换型液晶显示装置的阵列基板的方法，该方法包括以下步骤：在基板上形成选通线、栅极、选通焊盘、公共线以及第一公共电极，所述栅极从所述选通线延伸，所述选通焊盘置于所述选通线的一端，所述公共线与所述选通线大体平行并分开，所述第一公共电极从所述公共线延伸；在所述选通线、所述栅极、所述选通焊盘、所述公共线以及所述第一公共电极上形成栅绝缘层；在置于所述栅极上方的所述栅绝缘层上形成半导体层，所述半导体层的面积小于所述栅极的面积；利用所述半导体层上的第一导电材料层和所述第一导电材料层上的第二导电材料层来形成数据线、源极、漏极、数据焊盘、选通焊盘端子、多个像素电极以及第二公共电极，所述数据线与所述选通线交叉，所述源极从所述数据线延伸，所述漏极与所述源极分开，所述数据焊盘置于所述数据线的一端，所述选通焊盘端子接触所述选通焊盘，所述多个像素电极从所述漏极延伸，所述第二公共电极与所述多个像素电极交替排列；在所述数据线、所述源极、所述漏极、所述数据焊盘、所述选通焊盘端子、所述多个像素电极以及所述第二公共电极上形成钝化层；以及在所述钝化层处形成暴露所述数据焊盘的开口，并在所述钝化层处形成暴露所述选通焊盘端子的开口，其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
在第三方面中，提供了一种制造用于面内切换型液晶显示装置的阵列基板的方法，该方法包括以下步骤：在具有像素区的基板上形成选通线、栅极、选通焊盘、公共线以及多个公共电极，所述栅极从所述选通线延伸，所述选通焊盘置于所述选通线的一端，所述公共线与所述选通线大体平行并分开，所述多个公共电极置于所述像素区中并从所述公共线延伸；在所述选通线、所述栅极、所述选通焊盘、所述公共线以及所述多个公共电极上形成栅绝缘层；在置于所述栅极上方的栅绝缘层上形成半导体层，所述半导体层的面积小于所述栅极的面积；利用所述半导体层上的第一导电材料层和所述第一导电材料层上的第二导电材料层，来形成数据线、源极、漏极、数据焊盘、选通焊盘端子以及多个像素电极，所述数据线与所述选通线交叉，所述源极从所述数据线延伸，所述漏极与所述源极分开，所述数据焊盘置于所述数据线的一端，所述选通焊盘端子接触所述选通焊盘，所述多个像素电极从所述漏极延伸并与所述多个公共电极交替排列；在所述数据线、所述源极、所述漏极、所述数据焊盘、所述选通焊盘端子以及所述多个像素电极上形成钝化层；以及在所述钝化层处形成暴露所述数据焊盘的开口，并在所述钝化层处形成暴露所述选通焊盘端子的开口，其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
应当理解关于本发明的前述一般描述和以下详细描述都只是示例性和解释性的，旨在提供对要求保护的本发明的进一步描述。本领域技术人员在考查以下附图和详细描述后，应当清楚其它系统、方法、特征和优点。所有这种其它系统、方法、特征和优点都包括在本说明书内，并落入本发明的范围内，并且由以下权利要求保护。不应将本部分中的任何内容当作是对权利要求的限制。以下结合实施例描述更进一步的方面和优点。
附图说明
参考以下附图和说明，可以更好地理解本系统和/或方法。参考以下附图对非限制性和非穷尽的实施例进行描述。图中的组成部分不一定按比例绘制，而是将重点放在对发明原理的例示上。在附图中，类似的标号表示不同视图中的对应部分。这些附图被包括进来以提供对本发明的进一步说明，并且被并入并构成本说明书的一部分，它们例示了本发明的实施例，并与文字说明一起用于解释本发明的原理。在附图中：
图1是根据现有技术的IPS型LCD装置的示意截面图；
图2是根据现有技术的用于IPS型LCD装置的阵列基板的示意平面图；
图3A至3H、图4A至4H、图5A至5H和图6A至6H分别是沿图2中的线“III-III”、“IV-IV”、“V-V”、“VI-VI”截取的示意截面图，例示了根据现有技术的用于IPS型LCD装置的阵列基板的制造过程；
图7是根据一个实施例的用于IPS型LCD装置的阵列基板的示意平面图；
图8A至8D是根据一个实施例的分别沿图7中的线“IX-IX”、“X-X”、“XI-XI”和“XII-XII”截取的示意截面图；
图9A至9G、图10A至10G、图11A至11G和图12A至12G分别是沿图7中的线“IX-IX”、“X-X”、“XI-XI”和“XII-XII”截取的示意截面图，示出了根据一个实施例的用于IPS型LCD装置的阵列基板的制造过程；
图13是根据另一个实施例的用于IPS型LCD装置的阵列基板的示意平面图；以及
图14是根据一个实施例的沿图13中的线“XIV-XIV”截取的示意截面图。
具体实施方式
下面详细说明本发明的实施例，在附图中例示了本发明实施例的示例。在根据本实施例的通过四道掩模工序制造的用于IPS型LCD装置的阵列基板中，有源层的面积小于栅极的面积，并且未暴露在来自背光单元的光下。从而，可以减少或防止图像劣化和截止电流。
图7是根据一个实施例的用于IPS型LCD装置的阵列基板的示意平面图。如图7所示，沿第一方向的选通线104和沿第二方向的数据线132彼此交叉，以限定像素区P。公共线108与选通线104平行并分开。薄膜晶体管(TFT)T置于选通线104和数据线132的交叉处，该薄膜晶体管包括栅极102、半导体层123、源极128和漏极130。连接至漏极130的多个像素电极140置于像素区P中。多个公共电极142置于像素区P中，所述多个公共电极142连接至公共线108，并与所述多个像素电极140交替排列。所述多个像素电极140和所述多个公共电极142大体平行于数据线132。
所述多个公共电极142包括第一公共电极142a和第二公共电极142b。第一公共电极142a从公共线108延伸，并置于像素区P的边界部分处。第二公共电极142b置于像素区P的中央部分处，并通过第一接触孔CH1连接到公共线108。像素电极140的一部分与第一公共电极142a的一部分交叠，以形成存储电容器Cst。第一公共电极142a的交叠部分充当第一电容器电极131。像素电极140的交叠部分充当第二电容器电极143。在第一电容器电极131与第二电容器电极143之间的栅绝缘层(没有示出)充当电介质材料。第一电容器电极131、第二电容器电极143和栅绝缘层构成存储电容器Cst。此外，选通焊盘106置于选通线104的一端，选通焊盘端子136置于选通焊盘106上。数据焊盘134置于数据线132的一端。
根据本实施例，通过四道掩模工序制造了用于IPS型LCD装置的阵列基板。由于源极128和漏极130具有由不透明金属材料和透明导电材料构成的双层结构，因此数据焊盘134可以既充当数据焊盘，又充当数据焊盘端子。此外，由于半导体层123的面积小于栅极102的面积，因此半导体层123的非晶硅有源层未暴露在光下。从而，因为非晶硅有源层未暴露在光下，所以在TFT T中没有截止电流。特别的是，半导体层123置于栅极102内。由于不在数据线132下方形成半导体层123，因此不会产生诸如波状噪声的图像缺陷。
所述多个公共电极142包括置于像素区P的边界部分处的第一公共电极142a，以及通过第一接触孔CH1连接到公共线108的第二公共电极142b。第一公共电极142a与选通线104由相同材料形成在同一层。第二公共电极142b与像素电极140由相同材料形成在同一层。由于栅绝缘层(没有示出)一层充当存储电容器Cst中的电介质材料，因此存储电容器Cst具有足够的存储电容，并且提高了孔径比。
图8A至8D是根据一个实施例的分别沿图7中的线“IX-IX”、“X-X”、“XI-XI”和“XII-XII”截取的示意截面图。如图8A至8D所示，基板100包括像素区P、选通区GA、数据区DA、开关区S和公共信号区CA。薄膜晶体管(TFT)T包括基板100上的栅极102、栅极102上的栅绝缘层110、栅绝缘层110上的有源层120、有源层120上的欧姆接触层122、有源层120上的源极128，以及置于开关区S处的漏极130。有源层120和欧姆接触层122构成半导体层123。
源极128和漏极130置于欧姆接触层122上并彼此分开。源极128和漏极130中的每一个都具有由第一导电材料层124和第二导电材料层126构成的双层结构。第一导电材料层124可以由金属材料(如钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)或钕化铝(AlNd))形成。第二导电材料层126可以由透明导电材料(如铟锡氧化物(ITO)或铟锌氧化物(IZO))形成。
将连接到源极128的数据线132以及置于数据线132的一端处的数据焊盘134置于数据区DA中。数据线132和数据焊盘134也包括第一导电材料层124和第二导电材料层126。连接到栅极102的选通线(没有示出)与数据线132交叉，以限定像素区P。将选通区GA中的选通焊盘106置于选通线(没有示出)的一端。选通焊盘端子136接触选通焊盘106，并且也包括第一导电材料层124和第二导电材料层126。
多个像素电极140从漏极130延伸，并置于像素区P中。多个公共电极142连接到公共线108，并且与所述多个像素电极140交替排列。所述多个公共电极142置于像素区P中，并且包括第一公共电极142a和第二公共电极142b。第一公共电极142a置于像素区P的边界部分处。第二公共电极142b置于像素区P的中央部分处。第二公共电极142b也包括第一导电材料层124和第二导电材料层126。
像素电极140与第一公共电极142a交叠，以形成存储电容器Cst。第一公共电极142a的交叠部分充当第一电容器电极131。像素电极140的交叠部分充当第二电容器电极143。在第一电容器电极131与第二电容器电极143之间的栅绝缘层110充当电介质材料。第一电容器电极131、第二电容器电极143和栅绝缘层构成存储电容器Cst。
在该用于IPS型LCD装置的阵列基板中，分别从有源层120和欧姆接触层122延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线132下方。因此，减少了诸如波状噪声的图像缺陷。此外，由于有源层120的面积小于栅极102的面积，因此有源层120不会暴露在光下，从而在TFTT中不会产生截止电流。
图9A至9G、图10A至10G、图11A至11G和图12A至12G分别是沿图7中的线“IX-IX”、“X-X”、“XI-XI”和“XII-XII”截取的示意截面图，示出了根据一个实施例的用于IPS型LCD装置的阵列基板的制造过程。图9A至9G示出了薄膜晶体管(TFT)和存储电容器，图10A至10G示出了像素区P，图11A至11G示出了选通焊盘，图12A至12G示出了数据焊盘。
图9A、10A、11A和12A表示第一掩模工序。如图9A、10A、11A和12A所示，基板100包括像素区P、选通区GA、数据区DA、开关区S和公共信号区CA。通过淀积至少一种诸如铝(Al)、钕化铝(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)或钽(Ta)的导电金属材料，来在基板100上形成第一导电金属层(没有示出)。通过第一掩模工序对第一导电金属层(没有示出)进行刻蚀，以形成栅极102、(图7中的)选通线104和在(图7中的)选通线104的一端处的选通焊盘106。栅极102置于开关区S中。(图7中的)选通线104和选通焊盘106置于选通区GA中。与(图7中的)选通线104平行并分开的公共线108置于公共信号区CA中。
图9B至9E、10B至10E、11B至11E以及12B至12E表示第二掩模工序。如图9B、10B、11B和12B所示，在栅极102、选通焊盘106和公共线108上顺序形成栅绝缘层110、本征非晶硅层112、掺杂非晶硅层114和感光材料层116。通过淀积至少一种诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料，来形成栅绝缘层110。通过涂敷光致抗蚀剂来形成感光材料层116。
将具有透射区TA、遮挡区SA和半透射区HTA的掩模M，置于感光材料层116上方。如上所述，半透射区HTA的透光度小于透射区TA的透光度，而大于遮挡区SA的透光度。遮挡区SA与开关区S对应，而透射区TA与选通焊盘106对应。透射区TA与公共信号区CA部分对应。半透射区HTA与其它部分对应。遮挡区SA的面积小于栅极102的面积。通过掩模M对感光材料层116进行曝光。
如图9C、10C、11C和12C所示，对(图9B、10B、11B和12B中的)感光材料层116进行构图，以在掺杂非晶硅层114上形成感光图案118。由于感光图案118的一部分与掩模M的遮挡区SA对应，因此感光图案118在开关区S中的部分相比于其它部分较厚。去除与公共线108的一部分和选通焊盘106对应的(图9B、10B、11B和12B中的)感光材料层116，以对掺杂非晶硅层114进行曝光。
如图9D、10D、11D和12D所示，使用感光图案118作为刻蚀掩模，来对掺杂非晶硅层114、本征非晶硅层112和栅绝缘层110进行刻蚀，以暴露公共线108的一部分和选通焊盘106的一部分。对感光图案118进行灰化，以暴露掺杂非晶硅层114。部分去除开关区S中的感光图案118，而使得开关区S中的掺杂非晶硅层114不被暴露。然而，去除其它区域中的感光图案118，而使得所述其它区域中的掺杂非晶硅层114被暴露。
如图9E、10E、11E和12E所示，使用(图9D、10D、11D和12D中的)感光图案118作为构图掩模，来对(图9D、10D、11D和12D中的)掺杂非晶硅层114和本征非晶硅层112进行构图，以形成有源层120和有源层120上的欧姆接触层122。将有源层120和欧姆接触层122置于栅极102上方。
图9F、10F、11F和12F表示第三掩模工序。如图9F、10F、11F和12F所示，第一和第二导电金属材料层(没有示出)在欧姆接触层122上。通过第三掩模工序对第一导电金属材料层和第二导电金属材料层(没有示出)进行刻蚀，来形成源极128、漏极130、多个像素电极140和第二公共电极142b。源极128和漏极130置于开关区S中，并彼此分开。所述多个像素电极140和第二公共电极142b置于像素区P中。源极128、漏极130、所述多个像素电极140和第二公共电极142b中的每一个，都具有由第一导电材料层124和第二导电材料层126构成的双层结构。所述多个像素电极140从漏极130延伸，并且每一个都具有条状形状。第二公共电极142b连接到公共线108，并与所述多个像素电极140交替排列。所述多个像素电极140、第一公共电极142a和第二公共电极142b大体平行于数据线132。所述多个像素电极140、第一公共电极142a和第二公共电极142b可以具有各种形状。选通焊盘端子136具有第一导电材料层124，第二导电材料层126形成在选通焊盘106上并与选通焊盘106接触。在数据区DA中形成数据线132，该数据线132具有第一导电材料层124和第二导电材料层126，并且包括了在数据线132的一端处的数据焊盘。
如上所述，源极128、漏极130、所述多个像素电极140、第二公共电极142b、选通焊盘端子136、数据线132和数据焊盘134中的每一个，都包括第一导电材料层124和第二导电材料层126。第一导电材料层124由诸如钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)或钕化铝(AlNd)的金属材料形成。第二导电材料层126由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料形成。
像素电极140与第一公共电极142a交叠，来形成存储电容器Cst。第一公共电极142a的交叠部分充当第一电容器电极131。像素电极140的交叠部分充当第二电容器电极143。第一电容器电极131与第二电容器电极143之间的栅绝缘层110，充当电介质材料。第一电容器电极131、第二电容器电极143和栅绝缘层构成存储电容器Cst。使用源极128和漏极130作为刻蚀掩模，来对欧姆接触层122进行刻蚀，以暴露有源层120。
图9G、10G、11G和12G表示第四掩模工序。如图9G、10G、11G和12G所示，通过涂敷诸如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料，来在源极128、漏极130、所述多个像素电极140、第二公共电极142b、选通焊盘端子136、数据线132和数据焊盘134上形成钝化层150。作为另一种选择，钝化层150可以是无机绝缘材料，如氮化硅(SiNx)或氧化硅(SiOx)。通过第四掩模工序对钝化层150进行构图，以暴露选通焊盘端子136和数据焊盘134。虽然在像素区P中形成了钝化层，但是可以去除像素区P中的钝化层。可以对像素电极140和第二公共电极142b进行部分刻蚀，以减小像素电极140与第二公共电极142b之间的台阶差，从而使漏光最小化。通过以上四道掩模工序，制造了用于IPS型LCD装置的阵列基板。
图13是根据另一个实施例的用于IPS型LCD装置的阵列基板的示意平面图。图14是根据一个实施例的沿图13中的线XIV-XIV截取的截面图。以下不对上面描述过的结构和组成部分进行描述。特别的是，以下对与图7中不同的结构和组成部分进行描述。
如图13和14所示，多个公共电极242从公共线208延伸，该公共线208与选通线204平行并分开。所述多个公共电极242与多个像素电极240大体平行并交替排列。第一电容器电极231从公共电极242延伸，并与像素电极240交叠。像素电极240的交叠部分充当第二电容器电极243，栅绝缘层210充当电介质材料。第一电容器电极231、第二电容器电极243和栅绝缘层构成存储电容器Cst。
所述多个公共电极242与栅极202由相同材料形成在同一层。所述多个公共电极242彼此平行，并且栅绝缘层210置于所述多个公共电极242上。所述多个像素电极240置于栅绝缘层210上，并与所述多个公共电极242交替排列。所述多个像素电极240具有由第一导电材料层224和第二导电材料层226构成的双层结构。公共线208和所述多个公共电极242可以是一个整体。
在图13和14所示的阵列基板中，半导体层223的面积小于栅极202的面积。半导体层223未形成在数据线232下方。源极228和漏极230具有由第一导电材料层224和第二导电材料层226构成的双层结构。第二电容器电极243从漏极230延伸。由于本征非晶硅有源层的面积小于栅极202的面积并且没有被置于数据线232的下方，因此减少了诸如波状噪声的图像质量劣化。同样，在该用于IPS型LCD装置的阵列基板中，由于半导体层223的面积小于栅极202的面积，因此半导体层223的非晶硅有源层223a未暴露在光下。从而，在TFT中没有截止电流。此外，由于半导体层223未形成在数据线232下方，因此不会产生诸如波状噪声的图像缺陷。
由于栅极202一层充当存储电容器Cst中的电介质材料，因此存储电容器具有足够的存储电容，并且提高了孔径比。此外，由于将像素电极240与漏极230集成在一起，因此黑底的覆盖接触孔的部分不是必需的。结果，提高了孔径比。
本领域技术人员应当清楚，在不背离本发明的精神或范围的情况下，可以对本发明的LCD装置做出各种修改和变型。因此，本发明将涵盖落入所附权利要求及其等同物的范围内的对本发明的各种修改和变型。
对在此描述的实施例的例示，旨在提供各种实施例的结构的一般理解。这些例示并不旨在用于对利用在此描述的结构或方法的装置和系统中的所有要素和特征的完整描述。本领域技术人员在阅读该公开的情况下，可以想到许多其它实施例。可以使用其它实施例，并且可以从该公开得出其它实施例，从而可以在不背离该公开的范围的情况下作出结构上和逻辑上的替代和改变。此外，例示仅是代表性的，可以不按比例绘制。例示的某些比例可能放大，而其它比例可能最小化。因此，该公开和附图被认为是说明性的而不是限制性的。以上公开的主题被认为是说明性的而不是限制性的，而所附权利要求将涵盖落入本发明的真正精神和范围之内的所有这样的修改、改进和其它实施例。
本申请要求2006年6月30日提交的韩国专利申请No.10-2006-0060865的优先权，通过引用将其并入于此，如在此进行了全面阐述一样。

Claims (17)

1、一种用于面内切换型液晶显示装置的阵列基板，该阵列基板包括：
基板上的选通线；
与所述选通线交叉以在所述基板上限定像素区的数据线；
与所述选通线大体平行并分开的公共线；
连接到所述选通线的栅极；
置于所述栅极上方的半导体层，其中该半导体层的面积小于所述栅极的面积；
连接到所述数据线的源极以及与所述源极分开的漏极，所述源极和所述漏极置于所述半导体层上；
与所述漏极集成并在所述像素区中从所述漏极延伸的多个像素电极；以及
连接到所述公共线并与所述多个像素电极交替排列的多个公共电极，
其中，所述源极、所述漏极、所述数据线以及所述多个像素电极的每一个都由第一导电材料层和第二导电材料层构成，其中所述第二导电材料层置于所述第一导电材料层上，其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
2、根据权利要求1所述的阵列基板，其中，所述第一导电材料层包括金属材料，而所述第二导电材料层包括透明导电材料。
3、根据权利要求1所述的阵列基板，其中，所述多个公共电极包括从所述公共线延伸的第一公共电极，以及由所述第一导电材料层和所述第二导电材料层构成的第二公共电极。
4、根据权利要求1所述的阵列基板，其中，所述第一公共电极的一部分充当第一电容器电极，并且其中，一第二电容器电极从所述漏极延伸并与所述第一电容器电极交叠。
5、根据权利要求4所述的阵列基板，该阵列基板进一步包括在所述第一电容器电极与所述第二电容器电极之间的栅绝缘层，其中，所述第一电容器电极、所述第二电容器电极以及所述栅绝缘层充当存储电容器。
6、根据权利要求1所述的阵列基板，该阵列基板进一步包括：
选通焊盘，其置于所述选通线的一端；以及
数据焊盘，其置于所述数据线的一端。
7、根据权利要求6所述的阵列基板，该阵列基板进一步包括位于所述选通焊盘上的选通焊盘端子，该选通焊盘端子由所述第一导电材料层和所述第二导电材料层构成。
8、根据权利要求7所述的阵列基板，该阵列基板进一步包括位于所述选通焊盘端子和所述数据焊盘上的钝化层，该钝化层包括暴露所述选通焊盘端子的开口，并包括暴露所述数据焊盘的开口。
9、根据权利要求8所述的阵列基板，其中，所述多个公共电极与所述栅极由相同的材料形成在同一层上。
10、根据权利要求9所述的阵列基板，所述多个公共电极的一部分充当第一电容器电极，并且其中，一第二电容器电极从所述漏极延伸并与所述第一电容器电极交叠，并且其中，一栅绝缘层位于所述第一电容器电极与所述第二电容器电极之间，其中所述第一电容器电极、所述第二电容器电极以及所述栅绝缘层充当存储电容器。
11、根据权利要求1所述的阵列基板，其中，所述第一导电材料层包括钼、钛、钽、钨、铜和钕化铝中的至少一种。
12、根据权利要求1所述的阵列基板，其中，所述第二导电材料层包括铟锡氧化物和铟锌氧化物中的一种。
13、根据权利要求1所述的阵列基板，其中，所述半导体层包括由本征非晶硅构成的有源层和在所述有源层上由掺杂非晶硅构成的欧姆接触层。
14、根据权利要求1所述的阵列基板，其中，所述多个公共电极从所述公共线延伸。
15、一种制造用于面内切换型液晶显示装置的阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线、栅极、选通焊盘、公共线以及第一公共电极，所述栅极从所述选通线延伸，所述选通焊盘置于所述选通线的一端，所述公共线与所述选通线大体平行并分开，所述第一公共电极从所述公共线延伸；
在所述选通线、所述栅极、所述选通焊盘、所述公共线以及所述第一公共电极上形成栅绝缘层；
在置于所述栅极上方的所述栅绝缘层上形成半导体层，所述半导体层的面积小于所述栅极的面积；
利用所述半导体层上的第一导电材料层和所述第一导电材料层上的第二导电材料层来形成数据线、源极、漏极、数据焊盘、选通焊盘端子、多个像素电极以及第二公共电极，所述数据线与所述选通线交叉，所述源极从所述数据线延伸，所述漏极与所述源极分开，所述数据焊盘置于所述数据线的一端，所述选通焊盘端子接触所述选通焊盘，所述多个像素电极从所述漏极延伸，所述第二公共电极与所述多个像素电极交替排列；
在所述数据线、所述源极、所述漏极、所述数据焊盘、所述选通焊盘端子、所述多个像素电极以及所述第二公共电极上形成钝化层；以及
在所述钝化层处形成暴露所述数据焊盘的开口，并在所述钝化层处形成暴露所述选通焊盘端子的开口，
其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
16、根据权利要求15所述的方法，该方法进一步包括以下步骤：
在所述选通线、所述栅极、所述选通焊盘、所述公共线以及所述第一公共电极上顺序形成所述栅绝缘层、本征非晶硅层、掺杂非晶硅层以及感光材料层；
使用在所述感光材料层上方的具有透射区、遮挡区以及半透射区的掩模，来对所述感光材料层进行曝光和显影，以形成第一感光材料图案，所述遮挡区与所述栅极对应，所述透射区与所述选通焊盘对应，所述半透射区与其它部分对应，所述第一感光材料图案具有与所述栅极对应的第一厚度，以及小于所述第一厚度并与所述其它部分对应的第二厚度，通过所述第一感光图案对与所述选通焊盘对应的感光材料层进行曝光；
使用所述第一感光图案作为构图掩模，来对所述掺杂非晶硅层、所述本征非晶硅层以及所述栅绝缘层进行构图，以形成暴露所述选通焊盘的接触孔；
将所述第一感光图案去除掉所述第二厚度，以形成具有第三厚度的第二感光图案；
使用所述第二感光图案作为构图掩模，来对所述掺杂非晶硅层和所述本征非晶硅层进行构图，以形成所述半导体层；以及
去除所述第二感光图案。
17、一种制造用于面内切换型液晶显示装置的阵列基板的方法，该方法包括以下步骤：
在具有像素区的基板上形成选通线、栅极、选通焊盘、公共线以及多个公共电极，所述栅极从所述选通线延伸，所述选通焊盘置于所述选通线的一端，所述公共线与所述选通线大体平行并分开，所述多个公共电极置于所述像素区中并从所述公共线延伸；
在所述选通线、所述栅极、所述选通焊盘、所述公共线以及所述多个公共电极上形成栅绝缘层；
在置于所述栅极上方的栅绝缘层上形成半导体层，所述半导体层的面积小于所述栅极的面积；
利用所述半导体层上的第一导电材料层和所述第一导电材料层上的第二导电材料层，来形成数据线、源极、漏极、数据焊盘、选通焊盘端子以及多个像素电极，所述数据线与所述选通线交叉，所述源极从所述数据线延伸，所述漏极与所述源极分开，所述数据焊盘置于所述数据线的一端，所述选通焊盘端子接触所述选通焊盘，所述多个像素电极从所述漏极延伸并与所述多个公共电极交替排列；
在所述数据线、所述源极、所述漏极、所述数据焊盘、所述选通焊盘端子以及所述多个像素电极上形成钝化层；以及
在所述钝化层处形成暴露所述数据焊盘的开口，并在所述钝化层处形成暴露所述选通焊盘端子的开口，
其中分别从有源层和欧姆接触层延伸的本征非晶硅层和掺杂非晶硅层未被置于数据线下方。
CNB2007101126064A 2006-06-30 2007-06-22 面内切换型液晶显示装置及其制造方法 Expired - Fee Related CN100538484C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060865A KR101264789B1 (ko) 2006-06-30 2006-06-30 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR1020060060865 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097365A CN101097365A (zh) 2008-01-02
CN100538484C true CN100538484C (zh) 2009-09-09

Family

ID=38777156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101126064A Expired - Fee Related CN100538484C (zh) 2006-06-30 2007-06-22 面内切换型液晶显示装置及其制造方法

Country Status (6)

Country Link
US (1) US8687158B2 (zh)
JP (1) JP4925057B2 (zh)
KR (1) KR101264789B1 (zh)
CN (1) CN100538484C (zh)
DE (1) DE102007027645B4 (zh)
TW (1) TWI365342B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058461A (zh) * 2018-05-31 2019-07-26 友达光电股份有限公司 具有电极堆叠的液晶显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5607550B2 (ja) * 2008-03-11 2014-10-15 ディポメド，インコーポレイティド 非オピオイド鎮痛剤及びオピオイド鎮痛剤の組合せを含む胃保持性持続放出剤形
KR101274706B1 (ko) * 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4661935B2 (ja) * 2008-10-15 2011-03-30 ソニー株式会社 液晶表示装置
WO2010054685A1 (en) * 2008-11-12 2010-05-20 Telefonaktiebolaget Lm Ericsson (Publ) An improved large area photo detector
CN102116980B (zh) 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
KR101113354B1 (ko) 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
HUE034393T2 (en) * 2010-12-03 2018-02-28 Orexigen Therapeutics Inc Increasing the bioavailability of a drug in naltrexone therapy
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101888032B1 (ko) * 2011-07-28 2018-08-14 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR102061873B1 (ko) * 2013-06-20 2020-01-03 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
CN104834136A (zh) * 2015-04-15 2015-08-12 深超光电（深圳）有限公司 薄膜晶体管基板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907379A (en) * 1996-10-21 1999-05-25 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display having high aperture ratio
JP3847419B2 (ja) 1997-07-02 2006-11-22 三菱電機株式会社 液晶表示装置
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
KR100322969B1 (ko) 1999-12-22 2002-02-01 주식회사 현대 디스플레이 테크놀로지 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
TW498178B (en) * 2000-05-02 2002-08-11 Hannstar Display Corp Manufacturing method and structure for in-plane switching mode liquid crystal display unit
JP2004302466A (ja) 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058461A (zh) * 2018-05-31 2019-07-26 友达光电股份有限公司 具有电极堆叠的液晶显示装置

Also Published As

Publication number Publication date
JP2008015511A (ja) 2008-01-24
DE102007027645B4 (de) 2011-09-22
KR20080002196A (ko) 2008-01-04
KR101264789B1 (ko) 2013-05-15
JP4925057B2 (ja) 2012-04-25
TWI365342B (en) 2012-06-01
DE102007027645A1 (de) 2008-01-03
CN101097365A (zh) 2008-01-02
US20080013026A1 (en) 2008-01-17
US8687158B2 (en) 2014-04-01
TW200801752A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
CN100538484C (zh) 面内切换型液晶显示装置及其制造方法
CN100559250C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN101093329B (zh) 用于共平面开关模式液晶显示器的阵列基板及其制造方法
US8031312B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8045078B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
US7884362B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100483237C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN101097368A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US8599336B2 (en) Liquid crystal display device and method of fabricating the same
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
US8198111B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
US7480020B2 (en) Transflective liquid crystal display and method of fabricating the same
CN101562189A (zh) 薄膜晶体管阵列面板和所述薄膜晶体管阵列面板的制造方法
US7588881B2 (en) Method of making thin film transistor liquid crystal display
CN109901336A (zh) 阵列基板及其制造方法
KR20040062362A (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20210622