CN101097375A - 用于液晶显示器件的阵列基板及其制造方法 - Google Patents

用于液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101097375A
CN101097375A CNA2007101114230A CN200710111423A CN101097375A CN 101097375 A CN101097375 A CN 101097375A CN A2007101114230 A CNA2007101114230 A CN A2007101114230A CN 200710111423 A CN200710111423 A CN 200710111423A CN 101097375 A CN101097375 A CN 101097375A
Authority
CN
China
Prior art keywords
layer
grid
pattern
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101114230A
Other languages
English (en)
Other versions
CN100559250C (zh
Inventor
郑志炫
金东瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101097375A publication Critical patent/CN101097375A/zh
Application granted granted Critical
Publication of CN100559250C publication Critical patent/CN100559250C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于液晶显示器件的阵列基板包括：具有像素区的基板；栅线，设置在基板上；数据线，与所述栅线交叉以限定所述像素区；薄膜晶体管，包括连接到栅线的栅极、设置在栅极上的绝缘层、设置在绝缘层上的有源层和设置在有源层上的欧姆接触层、连接到数据线的源极以及与源极相互分隔开的漏极；像素电极，连接到漏极并且设置在像素区中；以及不透明金属图案，设置在像素电极的端部上。

Description

用于液晶显示器件的阵列基板及其制造方法
本申请要求享有2006年6月30日在韩国提交的韩国专利申请No.2006-0060866，这里引入其全部内容作为参考。
技术领域
本发明涉及液晶显示(LCD)器件，尤其是涉及不存在波状噪音问题且具有改良的孔径比的阵列基板以及制造该阵列基板的方法。
背景技术
传统的LCD器件利用液晶分子的光学各向异性和极化性质显示图像，液晶分子具有由其细长的形状所产生的排列的取向特性。从而，通过对液晶分子施加电场，可以控制液晶分子的排列方向。从而，当对液晶分子施加电场时，根据液晶分子的排列，光的极化特性发生改变，从而使LCD器件显示图像。
LCD器件包括第一基板、第二基板以及设置在第一和第二基板之间的液晶层。在所述第一基板和第二基板上分别形成有公共电极和像素电极。第一和第二基板可以分别称为彩色基板和阵列基板。液晶层由公共电极和像素电极所产生的垂直电场驱动。LCD器件具有优良的透射率和孔径比。
在LCD器件的已知类型中，具有呈矩阵形式排列的薄膜晶体管(TFT)的有源矩阵LCD(AM-LCD)器件由于其较高的分辨率和显示运动图像的出众能力而被着重地研究和开发。
图1为相关技术的LCD器件的示意性立体图。如图1所示，LCD器件51包括第一基板5、第二基板10和设置在第一、第二基板之间的液晶层(图中未示出)。第一基板5和第二基板10相对设置并相互间隔开。在第一基板5上形成有黑矩阵6、滤色片层以及公共电极9，其中，所述滤色片层包括子滤色片7a、7b和7c。黑矩阵6为格子样式，用于阻挡光穿过第二基板10。子滤色片7a、7b和7c中的每一个具有红R、绿G和蓝B三种颜色之一。子滤色片7a、7b和7c以格子图案形成。透明导电材料制成的公共电极9形成在黑矩阵6和滤色片层7上。
在第二基板10上形成有栅线14和数据线26。栅线14和数据线26相互交叉从而在第二基板10上限定了一个像素区P。在像素区P中形成有TFT T。TFT T连接到栅线14和数据线26。虽然图中未示出，TFT T包括栅极、半导体层、源极和漏极。栅极和源极分别连接到栅线14和数据线26。源极与漏极相互间隔开。此外，在像素区P中形成有像素电极32，该像素电极32连接到TFT T。像素电极32由透明导电材料如氧化铟锡(ITO)和氧化铟锌(IZO)形成。如上所述，在公共电极9和像素电极32之间产生电场，用于驱动液晶层(图中未示出)。
通常，阵列基板可以通过五轮掩模工艺或者六轮掩模工艺之一制造。五轮掩模工艺包括如下步骤。
在第一轮掩模工艺中，在第二基板上形成栅极和栅线。同时，在第二基板上形成栅焊盘，其中，该栅焊盘形成在所述栅线的一端上。然后，在具有栅极和栅线的第二基板的整个表面上形成栅绝缘层。
在第二轮掩模工艺中，在栅绝缘层上形成半导体层，该半导体层包括有源层和欧姆接触层。该半导体层对应于栅极。
在第三轮掩模工艺中，在栅绝缘层和半导体层上形成数据线、源极和漏极。源极和漏极对应于半导体层。同时，在栅绝缘层上形成数据焊盘，其中，所述数据焊盘设置在数据线的一端上。
在第四轮掩模工艺中，在数据线、源极和漏极上形成具有漏极接触孔的钝化层。漏极接触孔使漏极暴露出来。
在第五轮掩模工艺中，在钝化层上形成像素电极。该像素电极通过漏极接触孔连接到漏极。
由于阵列基板通过复杂的掩模工艺制成，从而增加了性能退化的可能性，并降低了产品的产量。此外，由于制造时间和成本增加，从而降低了产品的竞争力。
可以利用四轮掩模工艺来解决五轮掩模工艺中存在的问题。
图2为利用相关技术的四轮掩模工艺制造的阵列基板的一个像素区的平面图。如图2所示，在基板60上形成有栅线62和数据线98。栅线62和数据线98相互交叉，从而在基板60上限定像素区P。栅焊盘66形成在栅线62的一端上。数据焊盘99形成在数据线98的一端上。透明的栅焊盘接线端GPT形成在栅焊盘66上。栅焊盘接线端GPT与栅焊盘66相接触。透明的数据焊盘接线端DPT形成在数据焊盘99上。数据焊盘接线端DPT与数据焊盘99相接触。
在栅线62和数据线98的交叉部设置有TFT T，该TFT T包括栅极64、第一半导体层91、源极94和漏极96。栅极64连接到栅线62，源极94连接到数据线98。源极94和漏极96在第一半导体层91上且相互间隔开。像素电极PXL形成在像素区P中，并与漏极96相接触。
金属层97与栅线62的一部分重叠，所述金属层97为岛状并与像素电极PXL相接触。作为第一存储电极的栅线62的该部分，作为第二存储电极的金属层97以及作为电介质材料设置在第一和第二存储电极之间的栅绝缘层(图中未示出)构成一个存储电容器Cst。
第二半导体层92形成在数据线98之下，第三半导体层93形成在金属层97之下。
由于在四轮掩模工艺中第二半导体层92从第一半导体层91延伸，从而第二半导体层92与第一半导体层91具有相同的结构。第一半导体层91的有源层的一部分没有被栅极64覆盖，并且暴露于来自基板60下方的背光单元(图中未示出)的光中。第二半导体层92的有源层的一部分没有被数据线98覆盖从而暴露在环境光中。也就是说，第二半导体层92的有源层突出得超过数据线98。由于第一半导体层91的有源层由非晶硅形成。从而由于背光单元的光线产生了一个光泄漏电流(photo leakage current)。其结果是，由于光泄漏电流的作用TFT T的特性退化。此外，由于第二半导体层92的有源层也由非晶硅形成，由于环境光的作用在第二半导体层92中也产生了漏电流。光泄漏电流引起数据线98中的信号与像素电极PXL中的信号相互耦合，从而当显示图像时产生恶化，如波状噪音。设计成覆盖第二半导体层92的突出部的黑矩阵(图中未示出)降低了LCD器件的孔径比。
图3A和图3B为沿图2中的线IIIa-IIIa和IIIb-IIIb提取的截面图。如图3A和3B所示，在利用相关技术的四轮掩模工艺制造的阵列基板中，第一半导体层91形成在源极94和漏极96之下，第二半导体层92形成在数据线98之下。第二半导体层92从第一半导体层91延伸。
第一半导体层91包括作为有源层91a的本征非晶硅层和作为欧姆接触层91b的掺杂非晶硅层。第二半导体层92包括本征非晶硅层92a和掺杂非晶硅层92b。
由于第一半导体层91连接到第二半导体层92，有源层91a的一部分不能完全地被栅极64覆盖。有源层91a的没有被覆盖的这部分暴露于来自背光单元(图中未示出)的光下，从而在有源层91a中产生光电流。该光电流在TFTT中变成漏电流，在像素区P中引起电压的异常泄漏。其结果是，TFT T的特性退化。
此外，数据线98之下的第二半导体层92的本征非晶硅层92a突出得超出数据线98。当本征非晶硅层92a的突出部暴露于来自背光单元的光或者环境光之下时，其被重复地激活和停止，从而产生光泄漏电流。由于光泄漏电流与像素电极PXL中的信号相耦合，从而液晶分子的排列被异常地扭曲。因此出现了波状噪音如在LCD器件中显示的不需要的波状细线。
数据线的宽度约为3.9μm，第二半导体层92的有源层92a的突出部约为1.85μm。通常，考虑到经过五轮掩模工艺或六轮掩模工艺的LCD器件的对准误差，数据线98和像素电极PXL之间的距离约为4.5μm。因此，由于非晶硅层92a的突出部，数据线98和像素电极PXL之间的距离约为6.35μm。
假设黑矩阵BM和数据线98的宽度分别为W1和W2，第二半导体层92的有源层92a的突出部的宽度用D1表示。数据线和像素电极PXL之间的距离用D2表示，考虑对准误差的宽度用D3表示。当由四轮掩模工艺制造的阵列基板和用五轮掩模工艺制造的阵列基板具有相同的数据线和像素电极PXL之间的距离D2和相同的考虑对准误差的宽度D3时，由于五轮掩模工艺制造的阵列基板在数据线之下没有有源层的突出部，所以由四轮掩模工艺制造的阵列基板的黑矩阵BM的宽度大于由五轮掩模工艺制造的阵列基板的黑矩阵的宽度，两个宽度的差为第二半导体层92的有源层92a的突出部的宽度。黑矩阵BM的宽度的增加降低了孔径比。
图4A至4G为制造过程中沿图2中的线IIIa-IIIa的部分截面图；图5A至5G为制造过程中沿图2中的线V-V的部分截面图；图6A至6G为制造过程中沿图2中的线VI-VI的部分截面图。
图4A、5A和6A示出了第一掩模工艺。如图4A、5A和6A所示，通过第一掩模工序在具有像素区P、开关区S、栅焊盘区GP、数据焊盘区DP和存储区C的基板60上形成栅线62、栅焊盘66和栅极64。栅焊盘66形成在栅线62的一端上。栅极64连接到栅线62，并被设置在开关区S中。栅焊盘66设置在栅焊盘区GP中。栅线62、栅焊盘66和栅极64通过沉积第一金属层(未示出)以及利用作为构图掩模的第一掩模构图第一金属层形成。第一金属层包括从包括铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)和铝(Mo)的导电金属材料中选择的一种或多种材料。第一金属层可以为双层结构。
图4B至4E、5B至5E和6B至6E示出了第二掩模工艺。如图4B、5B和6B所示，在具有栅线62的基板60上形成栅绝缘层68、本征非晶硅层70、掺杂非晶硅层72和第二金属层74。栅绝缘层68由无机绝缘材料或有机绝缘材料形成。无机绝缘材料可以包括氮化硅和氧化硅之一；有机绝缘材料可以包括苯并环丁烯(BCB)和丙烯酸酯树脂之一。第二金属层包括从包括铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)和钼(Mo)的导电金属材料中选择的一种或多种材料。第二金属层可以为双层结构。光刻胶(PR)层76形成在第二金属层74上。在光刻胶层76上方设置有第二掩模M。第二掩模M具有透光部B1、阻断部B2和半透光部B3。透光部B1具有相对较高的透光度，使得经过透光部B1的光线可以完全地用化学方法改变光刻胶层76。阻断部B2完全屏蔽光线。半透光部B3为狭缝结构或者半透光薄膜，使得经过半透光部B3的光线的强度或者透射度下降。其结果是，半透光部B3的透光度小于透光部B1的透光度，并且大于阻断部B2的透光度。
半透光部B3和位于半透光部B3两侧的阻断部B2对应于开关区S。透光部B1对应于栅焊盘区GP和像素区P，并且阻断部B2对应于存储区C和数据焊盘区DP。PR层76暴露于经过第二掩模M的光线之下。
下面，如图4C、5C和6C所示，第一至第三PR图案78a、78b和78c分别形成于开关区S、数据焊盘区DP和存储区C中，使得第二金属层74通过第一至第三PR图案78a、78b和78c暴露出来。由于第二掩模M的半透明部B3，第一PR图案78a的中心部分具有相对较小的高度。随后，利用第一至第三PR图案78a、78b和78c作为掩模对第二金属层74、掺杂非晶硅层72和本征非晶硅层70进行蚀刻。
根据第二金属层74的金属材料，第二金属层74、掺杂非晶硅层72和本征非晶硅层70被连续地或者独立地蚀刻。
如图4D、5D和6D所示，第一至第三金属图案80、82和86形成在第一至第三PR图案78a、78b和78c下面。第一至第三半导体图案90a、90b和90c形成在第一至第三金属图案80、82和86下面。第二金属图案82从第一金属图案80延伸，岛状的第三金属图案86形成在存储区C中。第一至第三半导体图案90a、90b和90c包括本征非晶硅图案70a和掺杂非晶硅图案72a。
下面，对第一至第三PR图案78a、78b和78c进行灰化，使得第一PR图案78的较薄部分被去除，以将第一金属图案80暴露出来。同时，第一至第三PR图案78a、78b和78c的边界部分也被去除。其结果是，第一至第三PR图案78a、78b和78c被部分去除，以形成分别暴露第一至第三金属图案80、82和86的第四至第六PR图案79a、79b和79c。
如图4E、5E和6E所示，利用第四至第六PR图案79a至79c对第一至第三金属图案80、82和86和第一至第三半导体层90a、90b和90c的掺杂非晶硅层72a进行蚀刻。蚀刻开关区S中的第一金属图案80(图4D中)，以形成源极94和漏极96。蚀刻数据焊盘区DP中的第二金属图案82以形成数据线98和数据焊盘99。蚀刻存储区C中的第三金属图案86(图4D中)以形成金属层97。蚀刻第一半导体图案90a(图4D中)的本征非晶硅层70a(图4D中)和掺杂非晶硅层72a(图4D中)以分别形成有源层91a和欧姆接触层91b。有源层91a和欧姆接触层91b构成了第一半导体层91。有源层91a通过欧姆接触层91b暴露出来，该有源层91a被过度地蚀刻使得杂质不残留在有源层91a上。此外，蚀刻第二和第三半导体图案90b和90c(图6D和图4D中)以分别形成第二和第三半导体层92和93。作为第一存储电极的栅线62的重叠部和作为第二存储电极的金属层97与夹在栅线62和第一金属层97之间的栅绝缘层68和第三半导体层93构成了存储电容Cst。
随后，去除第四至第六PR图案79a、79b和79c。
图4F、5F和6F示出了第三掩模工艺。如图4F、5F和6F所示，在具有数据线98的基板60上形成钝化层PAS。利用第三掩模(图中未示出)构图钝化层PAS，以形成暴露漏极96的漏极接触孔CH1、暴露金属层97的存储接触孔CH2和暴露数据焊盘99的数据焊盘接触孔CH4。同样，利用第三掩模(图中未示出)构图钝化层PAS和栅绝缘层68，以形成暴露栅焊盘66的栅焊盘接触孔CH3。
图4G、5G和6G示出了第四掩模工艺。如图4G、5G和6G所示，在钝化层PAS上沉积透明导电材料，并通过第四掩模(图中未示出)进行构图该沉积的透明导电材料，以形成像素电极PXL、栅焊盘接线端GPT和数据焊盘接线端DPT。像素电极PXL通过漏极接触孔CH1和存储接触孔CH2分别与漏极96和金属层97接触，栅焊盘接线端GPT通过栅焊盘接触孔CH3与栅焊盘66接触，而数据焊盘接线端DPT通过数据焊盘接触孔CH4与数据焊盘99接触。
经过上面四轮掩模工艺，制造出了阵列基板。与五轮掩模工艺相比，四轮掩模工艺节约了生产成本并缩短了生产时间。
但是，如上所述，第二半导体层的本征非晶硅层突出得超出了数据线，从而产生了波状噪音并减小了孔径比。
此外，由于有源层连接到第二半导体层的本征非晶硅层，该有源层的一部分没有被栅极覆盖。从而，在薄膜晶体管中产生了光泄漏电流。同时，由于考虑到过蚀刻，应该形成较厚的有源层，从而增加了制造时间和生产成本。
此外，由于具有由四轮掩模工艺制造的阵列基板的LCD器件与具有由五轮掩模工艺制造的阵列基板的LCD器件相比需要更宽的黑矩阵，从而进一步减小了孔径比。
发明内容
因此，本发明涉及一种用于液晶显示器件的阵列基板以及制造这种基板的方法，这种制造方法可以避免相关技术的缺点和限制所产生的一个或者多个问题。
本发明的其他的特征和优点将在下面进行说明，从下述说明中或者从本发明的实施中，本发明的一部分是显而易见的。本发明的目的和其它的优点通过书面描述、所附的权利要求以及附图所给出的结构中理解和获得。
为了实现这些和其它的优点，根据这里具体和广义描述的，一种用于液晶显示器件的阵列基板包括：具有像素区的基板；设置在基板上的栅线；与栅线交叉以限定所述像素区的数据线；薄膜晶体管，包括连接到栅线的栅极、设置在栅极上的绝缘层、设置在绝缘层上的有源层和设置在有源层上的欧姆接触层、连接到数据线的源极以及与所述源极相互间隔开的漏极；像素电极，连接到漏极并且设置在像素区中；以及不透明金属图案，设置在像素电极的端部上。
本发明的另一方面，一种用于液晶显示器件的阵列基板的制造方法，包括：通过第一轮掩模工艺在具有像素区的基板上形成栅极以及连接到栅极的栅线；通过第二轮掩模工艺在所述栅极和栅线上形成第一绝缘层，在所述第一绝缘层上形成对应于所述栅极的有源层和欧姆接触图案；通过第三轮掩模工序在所述欧姆接触图案上形成源极和漏极，并形成连接到所述漏极的像素图案和连接到所述源极的数据线，所述数据线与栅线交叉以限定像素区，所述源极包括透明导电金属材料的第一源极层和不透明导电金属材料的第二源极层，所述漏极包括透明导电金属材料的第一漏极层和不透明导电金属材料的第二漏极层，所述像素图案包括透明导电金属材料的第一像素层和不透明导电金属材料的第二像素层；以及，通过第四轮掩模工艺部分去除第二像素层以形成第一像素层的像素电极和位于像素电极的端部上的第二像素层的不透明金属图案。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的，意欲对本发明的权利要求提供进一步的解释。
附图说明
本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请中并且作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。
图1为相关技术的LCD器件的示意性立体图；
图2为利用相关技术的四轮掩模工艺制造的阵列基板的一个像素区的平面图；
图3A和图3B为沿图2中的线IIIa-IIIa和IIIb-IIIb提取的截面图；
图4A至4G为制造过程中沿图2中的线IIIa-IIIa的部分截面图；
图5A至5G为制造过程中沿图2中的线V-V的部分截面图；
图6A至6G为制造过程中沿图2中的线VI-VI的部分截面图；
图7为本发明的示例性实施例的阵列基板的一个像素区的平面图；
图8A至8D分别为沿图7中的线IX-IX、X-X、XI-XI和XII-XII提取的截面图；
图9A至9L为制造过程中沿图7中的线IX-IX提取的部分截面图；
图10A至10L为制造过程中沿图7中的线X-X提取的部分截面图；
图11A至11L为制造过程中沿图7中的线XI-XI提取的部分截面图；以及
图12A至12L为制造过程中沿图7中的线XII-XII提取的部分截面图。
具体实施方式
现在具体描述本发明的优选实施方式，它们的实施例示于附图中。
在本发明的一个实施例中，通过四轮掩模工艺制造阵列基板，所述阵列基板具有在栅极上的岛状的有源层和在像素电极的边界部分上且宽度相对较小的金属层。
图7为本发明的示例性实施例的阵列基板的一个像素区的平面图。如图7所示，栅线104和数据线146在基板100上相互交叉，从而限定像素区P。栅焊盘106和数据焊盘148分别形成在栅线104和数据线146的一个端部上。透明栅焊盘接线端142形成在栅焊盘106上，并与栅焊盘106相接触。TFT T连接到所述栅线104和数据线146。该TFT T包括栅极102、有源层122、欧姆接触层(图中未示出)、缓冲金属层126、源极136和漏极138。栅极102和源极136分别连接到栅线104和数据线146。缓冲金属层126形成在欧姆接触层和源极136之间以及欧姆接触层和漏极138之间。
像素电极140连接到漏极138并从漏极138延伸。像素电极140设置在像素区P中。不透明的金属图案MP形成于像素电极140的边界部分，以使黑矩阵的对准误差最小并增加孔径比。此外，由于不透明金属图案MP使得像素电极具有相对低的电阻，从而像素电极可以具有相对较薄的厚度，以提高透光度。
栅线104和像素电极140相互重叠，以构成存储电容Cst，使得栅线104的重叠部分和像素电极140的重叠部分分别起到第一存储电极和第二存储电极的作用。
上述的用于LCD器件的阵列基板利用四轮掩模工艺制造。但是，与相关技术不同的是，在数据线146下面不存在半导体层。
图8A至8D分别为沿图7中的线IX-IX、X-X、XI-XI和XII-XII提取的截面图。图8A示出了开关区、像素区和存储区，图8B示出了像素区，图8C示出了栅区，图8D示出了数据区。
如图8A至8D所示，基板100包括像素区P、开关区S、存储区C、栅区G和数据区D。形成栅线和栅焊盘的栅区GL的一部分被定义为存储区C，在该存储区C处形成有存储电容。每个像素区P包括开关区S。数据线和数据焊盘形成在数据区D中，TFT T形成在开关区S中。
TFT T包括栅极102、第一绝缘层108、有源层122、欧姆接触层124、缓冲金属层126、源极136和漏极138。在TFT T上形成有第二绝缘层150。在基板100上形成有栅极102，在栅极102上形成有第一栅绝缘层108。有源层122在栅绝缘层108上形成并与栅极102相对应。在有源层122上形成有欧姆接触层124，该有源层122通过欧姆接触层124暴露出来。缓冲金属层126形成在欧姆接触层124和源极136之间以及欧姆接触层124和漏极138之间。从而，源极136和漏极138通过缓冲金属层126连接到欧姆接触层124。
源极136包括第一源极金属层136a和第二源极金属层136b，漏极138包括第一漏极金属层138a和第二漏极金属层138b。第一源极金属层136a和第一漏极金属层138a由相同的材料并且在相同的层形成。例如，第一源极金属层136a和第一漏极金属层138a可以包括透明导电材料。此外，第二源极金属层136b和第二漏极金属层138b由相同的材料并且在相同的层形成。例如，第二源极金属层136b和第二漏极金属层138b可以包括不透明的金属材料。
当第一源极金属层136a和第一漏极金属层138a直接与欧姆接触层124接触时，TFT T可以具有源极136和漏极138的相对较高的接触电阻。缓冲金属层126可以在第一源极金属层136a和欧姆接触层124之间以及第一漏极金属层138a和欧姆接触层124之间形成以降低接触电阻。
此外，数据线146从源极138延伸并设置在数据区D中，该数据线146与源极138具有相同的结构。也就是说，数据线146具有第一数据金属层146a和第二数据金属层146b。第一数据金属层146a与第一源极金属层136a由相同的材料并且在相同的层形成；第二数据金属层146b与第二源极136b也由相同的材料并且在相同的层形成。但是，设置在数据线146的一个端部上的数据焊盘148具有单层。数据焊盘148的单层由与第一数据金属层146a相同的材料并且在相同的层形成。也就是说，数据焊盘148由透明导电材料形成。第二绝缘层150覆盖数据线146，数据焊盘148通过第二绝缘层150暴露出来。
栅线104设置在栅区G中并从栅极102延伸。栅焊盘106设置在栅线104的一个端部上。第一绝缘层108覆盖栅线104，栅焊盘106通过第一绝缘层108暴露出来。透明的栅焊盘接线端142形成在栅焊盘106上并与栅焊盘106相接触。
栅线104和像素电极140相互重叠以形成存储电容Cst，使得栅线104的重叠部分和像素电极140的重叠部分分别起第一存储电极和第二存储电极的作用。
不透明的金属图案MP形成在像素电极140的边缘部分。不透明的金属图案MP具有考虑对准误差所需的宽度。由于不透明的金属图案MP，孔径比没有减小。当用于遮蔽数据线146的黑矩阵(图中未示出)形成在对基板(图中未示出)上时，由于不透明的金属图案MP的存在，可以形成宽度相对较小的黑矩阵。此外，由于不透明的金属图案MP设置在像素电极140和黑矩阵(图中未示出)之间的边缘部分，所以由于不透明的金属图案MP的存在，在像素电极140和黑矩阵之间没有漏光。
在用于LCD器件的阵列基板中，非晶硅材料的有源层122和掺杂非晶硅材料的欧姆接触层124具有在栅极102内形成的岛状，且在数据线146之下没有形成非晶硅层。由于栅极102遮蔽来自阵列基板下面的背光单元(图中未示出)的光，所以有源层122没有暴露于光线，并且在TFT T中不会产生光泄漏电流。此外，由于非晶硅层不形成在数据线146之下且突出没有超出数据线146，从而在LCD器件不会出现波状噪音，且黑矩阵不需要再覆盖突出部。其结果是，提高LCD器件的孔径比。此外，如上所述，由于不透明的金属图案MP使得像素电极140具有相对较小的电阻，可以形成厚度相对较薄的像素电极，从而可以提高透光度和亮度。
参考图9A至9L、图10A至10L、图11A至11L和图12A至12L说明制造用于LCD器件的阵列基板的四轮掩模工艺。
图9A至9L为制造过程中沿图7中的线IX-IX的部分截面图；图1 0A至10L为制造过程中沿图7中的线X-X的部分截面图；图11A至11L为制造过程中沿图7中的线XI-XI的部分截面图；以及，图12A至12L为制造过程中沿图7中的线XII-XII的部分截面图。图9A至9L示出了开关区和存储区，图10A至10L示出了像素区，图11A和11L示出了栅区，图12A至12L示出了数据区。
图9A、10A、11A和12A示出了第一掩模工艺。如图9A、10A、11A和12A所示，通过在基板100上沉积从包括铝(Al)、铝合金(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)和钽(Ta)的导电金属材料中选择出的一种或多种材料形成第一金属层(图中未示出)。该第一金属层通过第一轮掩模工艺利用第一掩模(图中未示出)进行构图，以在开关区S中形成栅极102，并在栅区G中形成栅线104和栅焊盘106。栅极102连接到栅线104，栅焊盘106形成在栅线104的一个端部上。栅线104也形成在存储区C中，并且作为存储电容的第一电极。
图9B至9E、图10B至10E、图11B至11E和图12B至12E示出了第二掩模工艺，如图9B、10B、11B和12B所示，在栅极102、栅线104和栅焊盘106上依次形成第一绝缘层108、本征非晶硅层110、掺杂非晶硅层112和第二金属层114。在第二金属层114形成第一PR层116。
第一绝缘层108可以包括至少一种无机绝缘材料如氮化硅和氧化硅，第二金属层114可以包括从包括铝(Al)、铝合金(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)、铜(Cu)合金和钽(Ta)的导电金属材料中选择的一种或多种材料。第二金属层114可以包括如钼(Mo)的材料，这种材料与掺杂非晶硅构成欧姆接触，并可以在干刻法中使用。
具有透光部B1、阻断部B2和半透光部B3的第二掩模M1设置在第一PR层116上方。阻断部B2对应于开关区S，透光部B1对应于栅焊盘106，半透光部B3对应于数据区D和像素区P。对应于开关区S的阻断部B2的面积小于栅极102的面积。第一PR层116通过第二掩模M1被曝光，从而对曝光后的第一PR层116进行显影。
下面，如图9C、10C、11C和12C所示，在第二金属层114上形成第一PR图案118a和第二PR图案118b。第一PR图案118a对应于第二掩模M1的半透光部B3，第一PR图案的第一厚度为t1。第二PR图案118对应于第二掩模M1的阻断部B2，并且具有大于第一厚度t1的第二厚度t2。栅焊盘106通过第一PR图案118a暴露出来。换句话说，第一PR层116被部分去除以形成第一PR图案118a，并且没有被去除的第一PR层116形成第二PR图案118b。第一PR层116被完全地去除以暴露出栅焊盘106。第二PR图案118b对应于栅极102。
下面，如图9D、10D、11D和12D所示，利用第一PR图案118a和第二PR图案118b(图9C、10C、11C和12C中)作为掩模去除第二金属层114、掺杂非晶硅层112、本征非晶硅层110和第一绝缘层108以形成栅区G中的栅焊盘接触孔CH1。栅焊盘接触孔CH1使栅焊盘106暴露出来。
随后，去除第一PR图案118a以在开关区S中形成第三PR图案120。具有第二厚度t2的第二PR图案118b(图9C中)被部分去除以形成具有第三厚度的第三PR图案120，该第三厚度对应于第一厚度t1和第二厚度t2的差。具有第一厚度t1的第一PR图案118a被完全去除以暴露第二金属层114。
下面，如图9E、10E、11E和12E所示，利用第三PR图案120作为掩模构图第二金属层114、掺杂非晶硅层112和本征非晶硅层110以在位于开关区S中的第一栅绝缘层108上形成有源层122、欧姆接触层124和缓冲金属层126。随后，去除第三PR图案。
由于有源层122为岛状，且设置在栅极102内，因此有源层没有暴露于阵列基板下面的背光单元(图中未示出)所发射的光线中，从而不会产生电流泄漏。
图9F至9H、10F至10H、11F至11H和12F至12H示出了第三掩模工艺。如图9F、10F、11F和12F所示，在具有有源层122、欧姆接触层124和缓冲金属层126的基板100上依次形成透明金属层128和不透明金属层130。透明金属层128包括透明导电材料如氧化铟锡(ITO)和氧化铟锌(IZO)。不透明金属层130包括从包括铝(Al)、铝合金(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)、铜(Cu)合金和钽(Ta)的导电金属材料中选择的一种或多种材料。之后，在不透明的金属层130上形成第二PR层132。
具有透光部B1和阻断部B2的第三掩模M2设置在第二PR层132上方。透光部B1和设置在透光部B1两侧的阻断部B2对应于开关区S和存储区C，阻断部B2对应于栅焊盘106、数据区D和像素区P。透光部B1还对应于像素区P和数据区D之间的边界部分。第二PR层132通过第三掩模M3曝光，从而曝光后的第二PR层132显影。
如图9G、10G、11G和12G所示，第四PR图案134a、第五PR图案134b、第六PR图案134c和第七PR图案134d形成在不透明的金属层130上，使得不透明金属层130通过第四PR图案134a、第五PR图案134b、第六PR图案134c和第七PR图案134d被部分地暴露出来。第四PR图案134a、第五PR图案134b、第六PR图案134c和第七PR图案134d分别对应于开关区S、像素区P存储区C、栅焊盘106和数据区D。开关区S的中心部分通过第四PR图案134a暴露出来。
下面，如图9H、10H、11H和12H所示，利用第四PR图案134a、第五PR图案134b、第六PR图案134c和第七PR图案134d作为掩模依次构图不透明的金属层130和透明金属层128。其结果是，在开关区S中形成源极136、漏极138，在像素区P和存储区C形成第一像素图案129和第二像素图案131。此外，在栅焊盘106上形成第一栅焊盘接线端图案143和第二栅焊盘接线端图案144，在数据区D中形成数据线146。源极136、漏极138和数据线146具有通过透明金属层128和不透明金属层130形成的双层结构。也就是说，源极136包括第一源极金属层136a和第二源极金属层136b，漏极138包括第一漏极金属层138a和第二漏极金属层138b，数据线146包括第一数据金属层146a和第二数据金属层146b。第一源极金属层136a、第一漏极金属层138a和第一数据金属层146a由透明金属材料形成。第二源极金属层136b、第二漏极金属层138b和第二数据金属层146b由不透明的金属材料形成。此外，去除位于开关区S的中心部分内的透明金属层128和不透明金属层130，以部分暴露缓冲金属层126。也就是说，缓冲金属图案126被暴露在源极136和漏极138之间。之后，去除第四PR图案134a、第五PR图案134b、第六PR图案134c和第七PR图案134d。随后，去除暴露在源极136和漏极138之间的缓冲金属层126和位于暴露的缓冲金属层126下面的欧姆接触层124，使得有源层122被暴露出来。由于缓冲金属层126的存在，降低了第一源极金属层136a和欧姆接触层124之间以及第一漏极金属层138a和欧姆接触层124之间的接触电阻。当利用去除条件去除缓冲金属层126和欧姆接触层124时，源极136、漏极138、像素图案129和131、栅焊盘接线端图案141、数据线146和数据焊盘图案147被蚀刻。
图9I至9L、图10I至10L、图11I至11L和图12I至12L示出了第四掩模工艺。
如图9I、10I、11I和12I所示，第二绝缘层150形成在基板100上。第二绝缘层150包括无机绝缘材料，如氮化硅和氧化硅。第三PR层152形成在第二绝缘层150上，具有透光部B1和阻断部B2的第四掩模M3设置在第三PR层152上方。阻断部B2对应于开关区S，透光部B 1对应于像素区P和栅焊盘106。此外，阻断部B2对应于数据区D的除去数据区D的端部的部分。透光部B1对应于数据区D的端部。对应于数据区D的阻断部B2的宽度大于数据线146的宽度。对应于数据区D的阻断部B2的宽度取决于对准误差。数据焊盘形成在数据区D的端部中。第三PR层152通过第四掩模M3曝光，然后对曝光后的第三PR层152进行显影。
如图9J、10J、11J和12J所示，在第二绝缘层150上形成分别对应于第四掩模M3的阻断部B2的第八、第九、第十、第十一、第十二PR图案154a、154b、154c、154d和154e。第八PR图案154a设置在开关区S中，第九PR图案154b邻近存储区C设置，第十PR图案154c设置在数据区D中，第十一PR图案154d设置在栅焊盘106的两侧，第十二PR图案154e设置在数据区D的端部的两侧。由于对应于数据区D的阻断部B2的宽度大于数据线146的宽度，从而第十PR图案154c覆盖像素区P的边界部分。对应于像素区P、栅焊盘106和数据区D的端部的第二绝缘层150通过第八、第九、第十、第十一、第十二PR图案154a、154b、154c、154d和154e被暴露出来。
下面，如图9K、10K、11K和12K所示，利用第八、第九、第十、第十一、第十二PR图案154a、154b、154c、154d和154e作为掩模构图第二绝缘层150、第二像素图案131、第二栅焊盘接线端图案141和位于数据区D的端部中的第二数据金属层146b。其结果是，在像素区P中形成透明金属材料的像素电极，栅焊盘接线端142形成在栅焊盘106上，数据焊盘148形成在数据区D的端部中。像素电极140、栅焊盘接线端142和数据焊盘148由透明金属层128形成。由于第十PR图案154c覆盖像素区P的边界部分，位于像素区P的边界部分的不透明金属层130没有被去除，从而在位于像素区P的边界部分中的像素电极140上形成不透明金属图案MP。此外，像素电极140与存储区C中的栅线104重叠。
下面，如图9L、10L、11L和12L所示，第八、第九、第十、第十一、第十二PR图案154a、154b、154c、154d和154e被去除。其结果是，在开关区S中形成包括栅极102、第一绝缘层120、有源层122、欧姆接触层124、缓冲金属层126、源极136和漏极138的TFT T。源极136和漏极138均包括透明金属材料的第一层和不透明金属材料的第二层的双层结构。像素区P中的像素电极140包括透明金属材料的单层，并从漏极138的第一漏极金属层138a延伸。设置在栅区G的端部中的栅焊盘接线端142包括透明金属材料的单层，并与栅焊盘106接触。设置在数据区D的端部中的数据焊盘148包括透明金属材料的单层，并从数据线146的第一数据金属层146a延伸。此外，像素电极140与存储区C中的栅线104重叠构成存储电容Cst，该存储电容具有作为第一存储电极的栅线104的重叠部分、作为第二存储电极的像素电极140的重叠部分以及作为电介质材料的位于第一和第二存储电极之间的第一绝缘层120。
通过上述的四轮掩模工艺制造了本发明的用于LCD器件且在数据线下面没有形成半导体层的阵列基板。制造本发明的用于LCD器件的阵列基板的四轮掩模工艺可以包括：第一轮掩模工艺，在基板上形成栅极、连接到所述栅极的栅线以及在栅线一端上的栅焊盘；第二轮掩模工艺，形成暴露栅焊盘的第一绝缘层、在第一绝缘层上的有源层、在有源层上的欧姆接触层以及在欧姆接触层上的缓冲金属图案；第三轮掩模工艺，利用透明金属材料和不透明金属材料形成在缓冲金属层上的源极和漏极、从漏极延伸的像素图案、与栅焊盘相接触的栅焊盘接线端图案、从源极延伸的数据线以及在数据线的一端上的数据焊盘图案、以及构图缓冲金属图案和欧姆接触图案以形成缓冲金属层和欧姆接触层；第四轮掩模工序，在基板的整个表面上形成第二绝缘层、构图像素图案、栅焊盘接线端图案和数据金属层以形成像素电极、在像素电极的边界部分的不透明的金属图案、透明金属层的栅焊盘接线端和数据焊盘。
其结果是，在本发明的用于LCD器件的阵列基板中，由于在数据线下面没有形成半导体层，从而避免了波状噪音并提高孔径比。此外，由于岛状的有源层形成在栅极之内，从而避免了光泄漏电流并提高薄膜晶体管的特性。进一步地，由于不透明金属图案形成在像素电极的边界部分，从而提高了孔径比。而且，由于位于像素电极边界部分上的不透明金属图案降低了像素电极的电阻，从而可以形成厚度相对较小的像素电极，由此可以提高LCD器件的透光度。
在不脱离本发明的精神或范围的前提下，显然在领域技术人员可以对本发明的用于液晶显示器件的阵列基板及其制造方法做出各种修改和变形。因此，本发明意欲覆盖落入本发明所附权利要求书及其等同物范围内的所有变形和修改。

Claims (23)

1、一种用于液晶显示器件的阵列基板，包括：
具有像素区的基板；
设置在基板上的栅线；
与栅线交叉以限定像素区的数据线；
薄膜晶体管，包括连接到栅线的栅极、设置在栅极上的绝缘层、设置在绝缘层上的有源层、设置在有源层上的欧姆接触层、连接到数据线的源极以及与所述源极间隔开的漏极；
像素电极，连接到漏极并且设置在像素区中；以及
不透明金属图案，设置在像素电极的端部上。
2、根据权利要求1所述的基板，其特征在于，所述端部与数据线相邻。
3、根据权利要求1所述的基板，其特征在于，所述不透明金属图案包括钼。
4、根据权利要求1所述的基板，其特征在于，还包括设置在欧姆接触层和源极之间以及欧姆接触层和漏极之间的缓冲金属层。
5、根据权利要求1所述的基板，其特征在于，所述源极包括透明导电金属材料的第一源极层和设置在第一源极层上的不透明导电金属材料的第二源极层，所述漏极包括透明导电金属材料的第一漏极层和设置在第一漏极层上的不透明导电金属材料的第二漏极层。
6、根据权利要求5所述的基板，其特征在于，所述第二源极层和第二漏极层与不透明金属图案在相同的层并且由相同的材料形成。
7、根据权利要求5所述的基板，其特征在于，所述像素电极与第一漏极层在相同的层并且由相同的材料形成。
8、根据权利要求5所述的基板，其特征在于，所述数据线包括透明导电金属材料的第一数据层和不透明导电金属材料的第二数据层。
9、根据权利要求8所述的基板，其特征在于，所述透明导电金属材料包括氧化铟锡和氧化铟锌之一。
10、根据权利要求1所述的基板，其特征在于，所述有源层的宽度小于栅极的宽度。
11、根据权利要求1所述的基板，其特征在于，还包括设置在栅线的一个端部上的栅焊盘和与所述栅焊盘相接触处并包括透明导电金属材料的栅焊盘接线端。
12、根据权利要求1所述的基板，其特征在于，还包括设置在数据线的一个端部上并包括透明导电金属材料的数据焊盘。
13、根据权利要求1所述的基板，其特征在于，所述像素电极延伸并与栅线重叠以构成存储电容，所述存储电容具有作为第一存储电极的栅线的重叠部分、作为第二存储电极的像素电极的重叠部分以及作为电介质材料的绝缘层。
14、一种用于液晶显示器件的阵列基板的制造方法，包括：
通过第一轮掩模工艺在具有像素区的基板上形成栅极以及连接到栅极的栅线；
通过第二轮掩模工艺在所述栅极和栅线上形成第一绝缘层，在所述第一绝缘层上形成对应于所述栅极的有源层和欧姆接触图案；
通过第三轮掩模工艺在所述欧姆接触图案上形成源极和漏极，形成连接到所述漏极的像素图案和连接到所述源极的数据线，所述数据线与栅线交叉以限定像素区，所述源极包括透明导电金属材料的第一源极层和不透明导电金属材料的第二源极层，所述漏极包括透明导电金属材料的第一漏极层和不透明导电金属材料的第二漏极层，所述像素图案包括透明导电金属材料的第一像素层和不透明导电金属材料的第二像素层；以及
通过第四轮掩模工艺部分地去除第二像素层以形成第一像素层的像素电极和位于像素电极的端部上的第二像素层的不透明金属图案。
15、根据权利要求14所述的方法，其特征在于，所述端部与所述数据线相邻。
16、根据权利要求14所述的方法，其特征在于，所述第二轮掩模工艺包括在欧姆接触图案上形成缓冲金属图案。
17、根据权利要求14所述的方法，其特征在于，所述第一轮掩模工艺包括在栅线的一个端部上形成栅焊盘，所述第二轮掩模工艺包括构图第一绝缘层以暴露所述栅焊盘，所述第三轮掩模工艺包括形成包括透明导电金属材料的第一栅焊盘接线端层和不透明导电金属材料的第二栅焊盘接线端层的栅焊盘接线端图案，以及，所述第四轮掩模工艺包括去除第二栅焊盘接线端层以形成第一栅焊盘接线端层的栅焊盘接线端。
18、根据权利要求17所述的方法，其特征在于，所述第二轮掩模工艺包括：
在栅极、栅线和栅焊盘上顺序形成第一绝缘层、本征非晶硅层、掺杂非晶硅层和光刻胶层；
通过具有透光部、阻断部和半透光部的掩模对光刻胶层进行曝光；
显影光刻胶层以形成暴露对应于栅焊盘的掺杂非晶硅层的第一光刻胶图案，所述第一光刻胶图案的对应于有源层的部分具有第一厚度，所述第一光刻胶图案的其它部分具有第二厚度，其中，所述第二厚度小于所述第一厚度；
利用第一光刻胶图案作为蚀刻掩模蚀刻掺杂非晶硅层、本征非晶硅层和第一绝缘层以暴露出栅焊盘；
去除第一光刻胶图案的具有第二厚度的其它部分以形成对应于所述有源层的第二光刻胶图案；以及
利用第二光刻胶图案作为蚀刻掩模蚀刻掺杂非晶硅层和本征非晶硅层。
19、根据权利要求18所述的方法，其特征在于，所述掩模的透光部和阻断部分别对应于所述栅焊盘和有源层。
20、根据权利要求18所述的方法，其特征在于，所述第二光刻胶图案的宽度小于栅极的宽度。
21、根据权利要求14所述的方法，其特征在于，所述第三轮掩模工艺包括在数据线的一个端部上形成数据焊盘图案，所述数据焊盘图案包括透明导电金属材料的第一数据焊盘层和不透明导电金属材料的第二数据焊盘层，所述第四轮掩模工艺包括去除第二数据焊盘层以形成第一数据焊盘层的数据焊盘。
22、根据权利要求14所述的方法，其特征在于，所述第三轮掩模工艺包括：
在欧姆接触图案上依次形成透明导电层、不透明导电层和光刻胶层；
通过具有透光部和阻断部的第二掩模曝光光刻胶层；
显影光刻胶层以形成对应于源极和漏极的第一光刻胶图案、对应于像素图案的第二光刻胶图案和对应于数据线的第三光刻胶图案；
利用第一、第二和第三光刻胶图案作为蚀刻掩模蚀刻不透明导电层和透明的导电层；以及
利用源极和漏极作为蚀刻掩模蚀刻欧姆接触图案以暴露有源层。
23、根据权利要求14所述的方法，其特征在于，所述第四轮掩模工艺包括：
在源极、漏极和像素图案上顺序形成第二绝缘层和光刻胶层；
利用具有透光部和阻断部的掩模曝光光刻胶层；
显影光刻胶层以形成暴露对应于像素图案的第二绝缘层的光刻胶图案，其中，所述光刻胶图案的宽度大于所述数据线的宽度，以覆盖像素电极的端部；以及
利用光刻胶图案作为蚀刻掩模蚀刻第二绝缘层和第二像素层，以形成像素电极并在像素电极的端部形成不透明金属图案。
CNB2007101114230A 2006-06-30 2007-06-20 用于液晶显示器件的阵列基板及其制造方法 Expired - Fee Related CN100559250C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060060866 2006-06-30
KR1020060060866A KR101235106B1 (ko) 2006-06-30 2006-06-30 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
CN101097375A true CN101097375A (zh) 2008-01-02
CN100559250C CN100559250C (zh) 2009-11-11

Family

ID=38875668

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101114230A Expired - Fee Related CN100559250C (zh) 2006-06-30 2007-06-20 用于液晶显示器件的阵列基板及其制造方法

Country Status (4)

Country Link
US (2) US7960735B2 (zh)
JP (1) JP4908330B2 (zh)
KR (1) KR101235106B1 (zh)
CN (1) CN100559250C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630068A (zh) * 2008-07-15 2010-01-20 三星电子株式会社 立体图像显示设备
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN101881911B (zh) * 2009-05-07 2012-08-22 上海天马微电子有限公司 液晶显示装置及其驱动方法
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
CN102983103A (zh) * 2012-12-10 2013-03-20 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN103605242A (zh) * 2013-11-21 2014-02-26 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
US8842252B2 (en) * 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
WO2015096449A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 掩膜版组、像素单元及其制作方法、阵列基板以及显示装置
CN105870202A (zh) * 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN113380896A (zh) * 2021-05-20 2021-09-10 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
US20120127396A1 (en) * 2009-08-04 2012-05-24 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate
JPWO2011016287A1 (ja) * 2009-08-04 2013-01-10 シャープ株式会社 アクティブマトリックス基板、液晶表示パネル、液晶表示装置およびアクティブマトリックス基板の製造方法
KR101210146B1 (ko) 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI420213B (zh) * 2010-04-28 2013-12-21 Au Optronics Corp 液晶顯示面板
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
WO2015187266A1 (en) * 2014-06-03 2015-12-10 Otis Elevator Company Automatic determination of elevator user's current location and next destination with mobile device technology
KR102550460B1 (ko) 2016-03-30 2023-07-03 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870072B2 (ja) 1989-12-25 1999-03-10 カシオ計算機株式会社 液晶表示装置
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100532087B1 (ko) * 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
US7916254B2 (en) * 2003-10-27 2011-03-29 Hitachi Displays, Ltd. Liquid crystal display apparatus for performing alignment process by irradiating light
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI418910B (zh) * 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630068A (zh) * 2008-07-15 2010-01-20 三星电子株式会社 立体图像显示设备
CN101881911B (zh) * 2009-05-07 2012-08-22 上海天马微电子有限公司 液晶显示装置及其驱动方法
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
US9171999B2 (en) 2009-12-15 2015-10-27 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN102749776A (zh) * 2012-07-02 2012-10-24 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
WO2014005349A1 (zh) * 2012-07-02 2014-01-09 深圳市华星光电技术有限公司 一种阵列基板、液晶显示装置及阵列基板的制造方法
US8842252B2 (en) * 2012-07-02 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, LCD device, and method for manufacturing array substrate
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN102983103A (zh) * 2012-12-10 2013-03-20 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN103605242B (zh) * 2013-11-21 2016-08-31 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103605242A (zh) * 2013-11-21 2014-02-26 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
WO2015096449A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 掩膜版组、像素单元及其制作方法、阵列基板以及显示装置
US9640568B2 (en) 2013-12-27 2017-05-02 Boe Technology Group Co., Ltd. Mask set, pixel unit and manufacturing method thereof, array substrate and display device
CN105870202A (zh) * 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
WO2017219422A1 (zh) * 2016-06-21 2017-12-28 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN113380896A (zh) * 2021-05-20 2021-09-10 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Also Published As

Publication number Publication date
US20080001155A1 (en) 2008-01-03
US7960735B2 (en) 2011-06-14
US20110212581A1 (en) 2011-09-01
KR20080002197A (ko) 2008-01-04
JP2008015525A (ja) 2008-01-24
US8258022B2 (en) 2012-09-04
CN100559250C (zh) 2009-11-11
JP4908330B2 (ja) 2012-04-04
KR101235106B1 (ko) 2013-02-20

Similar Documents

Publication Publication Date Title
CN100559250C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100498489C (zh) 液晶显示器件的阵列基板及其制造方法
CN100538484C (zh) 面内切换型液晶显示装置及其制造方法
US8456601B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN101093329B (zh) 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN100461431C (zh) 液晶显示器件的阵列基板及其制造方法
CN102566172B (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
KR101257811B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
CN103293804B (zh) 液晶显示装置及其制造方法
CN101598876B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN101191967B (zh) 液晶显示装置的阵列基板及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN101097320A (zh) 液晶显示装置及其制造方法
CN100498486C (zh) 用于液晶显示装置的阵列基板及其制造方法
US8198111B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN102236227A (zh) 液晶显示设备及其制造方法
US7847289B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7480020B2 (en) Transflective liquid crystal display and method of fabricating the same
US8243222B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN100429573C (zh) 薄膜晶体管阵列面板
KR101189136B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111