CN100429573C

CN100429573C - 薄膜晶体管阵列面板

Info

Publication number: CN100429573C
Application number: CNB2004800202436A
Authority: CN
Inventors: 姜承载
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2003-07-14
Filing date: 2004-07-14
Publication date: 2008-10-29
Anticipated expiration: 2024-07-14
Also published as: WO2005006069A1; US20060197085A1; KR20050008877A; US7547588B2; KR100980010B1; CN1823296A

Abstract

本发明提供了一种薄膜晶体管阵列面板，该面板包括：第一和第二栅极线，将栅极信号传输至相邻的像素行并彼此相邻设置；数据线，与第一和第二栅极线以及数据线绝缘；第一薄膜晶体管，连接到第一栅极线和数据线并包括与第二栅极线叠置的第一漏极电极；第二薄膜晶体管，连接至第二栅极线和数据线，关于数据线与第一晶体管相对地设置，并包括与第一栅极线叠置的第二漏极电极；第一像素电极，连接至第一漏极电极并与第二栅极线叠置；第二像素电极，连接至第二电极并与第一栅极线叠置。

Description

薄膜晶体管阵列面板

技术领域

本发明涉及一种薄膜晶体管阵列面板。

背景技术

LCD的大体结构包括位于设置有公共电极的上面板和设置有像素电极的下面板之间的液晶(LC)层。由通过施加到公共电极和像素电极的不同电压产生的电场来改变LC层的分子取向，从而调节透光率以显示期望的图像。

下面板包括：栅极线(即，扫描线)；数据线(即，图像信号线)；薄膜晶体管(TFT)，设置在各个像素上并连接到栅极线和数据线；像素电极，连接到TFT。

设置在下面板上的钝化层由具有低介电常数的有机材料制成，以增大LCD的开口率。例如，通过在像素电极和栅极线及数据线之间形成有机钝化层并将像素电极与栅极线和数据线叠置来增大开口率。

然而，像素电极和数据线之间的近距离会产生劣化图像品质的寄生耦合。为了解决这个问题，可通过使钝化层增厚将该耦合最小化。

然而，为了获得接触的可靠性，厚的钝化层要求宽的接触孔和光滑的侧壁，这样可降低开口率。

同时，用于提供像素的存储电容的存储电容器以前栅极(previous gate)型或独立导线(independent wire)型形成。前栅极型通过扩大栅极线的部分以及通过提供连接到像素电极并与栅极线的扩大部分叠置的导体图案来形成存储电容器。独立导线型通过增加平行于栅极线延伸的信号线并将该信号线与像素电极叠置来形成存储电容器。

然而，为了获得足够的存储电容而提供的栅极线的扩大部分或附加的信号线降低了开口率。

发明内容

技术任务

本发明的技术任务是提供一种具有足够的存储电容并确保开口率以获得高亮度的薄膜晶体管阵列面板。

详细地说，提供了一种薄膜晶体管阵列面板，该面板包括：第一和第二栅极线，将栅极信号传输至相邻的像素行并彼此相邻设置；数据线，与第一和第二栅极线以及数据线绝缘；第一薄膜晶体管，连接到第一栅极线和数据线并包括与第二栅极线叠置的第一漏极电极；第二薄膜晶体管，连接至第二栅极线和数据线，关于数据线与第一晶体管相对地设置，并包括与第一栅极线叠置的第二漏极电极；第一像素电极，连接至第一漏极电极并与第二栅极线叠置；第二像素电极，连接至第二电极并与第一栅极线叠置。

薄膜晶体管阵列面板还可包括设置在由第一和第二栅极线与数据线的交叉限定的像素区域中的红色、绿色或蓝色滤色器。

第一和第二薄膜晶体管可包括：第一和第二栅极电极，分别连接到第一和第二栅极线；第一和第二半导体，分别与第一和第二栅极电极叠置；第一和第二源极电极，分别连接到数据线并与第一和第二半导体叠置。

薄膜晶体管阵列面板还可包括钝化层，该钝化层位于薄膜晶体管与第一和第二像素电极之间并包括有机绝缘体。优选地第一像素电极不与第一栅极线叠置，第二像素电极不与第二栅极线叠置。

第一和第二像素电极优选地与数据线叠置。

优点

如上所述，当栅极线被供给栅极导通电压时，另一栅极线被供给栅极截止电压以形成存储电容。结果，不需要提供单独的存储电极线或存储电极就可以获得充足的存储电容，从而不减小开口率。

附图说明

图1是根据本发明实施例的TFT阵列面板的布局图；

图2是沿线II-II′截取的图1中示出的TFT阵列面板的剖视图；

图3、图5、图7和图9是在根据本发明实施例的图1和图2中示出的TFT阵列面板的制造方法的中间步骤中TFT阵列面板的布局图；

图4是沿线III b-IIIb′截取的图3中示出的TFT阵列面板的剖视图；

图6是在图4中示出的步骤的下一步中的剖视图；

图8是在图6中示出的步骤的下一步中的剖视图；

图10是在图8中示出的步骤的下一步中的剖视图；

图11是根据本发明另一实施例的LCD的TFT阵列面板的布局图；

图12是沿线XII-XII′截取的图11中示出的TFT阵列面板的剖视图；

图13和图15是在根据本发明第二实施例的TFT阵列面板的制造方法的中间步骤中TFT阵列面板的布局图；

图14是沿线IXb-IXb′截取的图13中示出的TFT阵列面板的剖视图；

图16是沿线X-X′截取的图13中示出的TFT阵列面板的剖视图；

图17是根据本发明另一实施例的LCD的TFT阵列面板的布局图；

图18是沿线XII-XII′截取的图17中示出的TFT阵列面板的剖视图；

图19是在根据本发明实施例的TFT阵列面板的制造方法的中间步骤中图17和图18中示出的TFT阵列面板的剖视图；

图20是在图19中示出的步骤的下一步中的剖视图；

图21是在图20中示出的步骤的下一步中的布局图；

图22是沿线XVb-XVb′截取的图21中示出的TFT阵列面板的剖视图；

图23是在图21中示出的步骤的下一步中的布局图；

图24是沿线XVIb-XVIb′截取的图23中示出的TFT阵列面板的剖视图。

具体实施方式

以下，现在将参照附图来更全面地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以以很多不同的形式实施，并不应该被理解为限于在此提出的实施例。

在附图中，为了清晰起见，层、膜和区域的厚度被夸大。相同的标号始终表示相同的元件。应该理解，当如层、膜、区域或基底的元件被称作在另一元件“上”时，它可以直接在另一元件上或也可以存在中间元件。相反，当元件被称作“直接”在另一元件“上”时，不存在中间元件。

现在，将参照附图描述根据本发明实施例的TFT阵列面板及其制造方法。

图1是根据本发明实施例的TFT阵列面板的布局图，图2是沿线II-II截取的图1中示出的TFT阵列面板的剖视图。

参照图1和图2，详细描述根据本发明实施例的LCD的TFT阵列面板的结构。

在根据本发明实施例的TFT阵列面板中，多条第一栅极线121a和第二栅极线121b形成在透明绝缘基底110上，并在一个方向(像素列方向)上彼此相邻地延长。

第一栅极线121a和第二栅极线121b的部分形成TFT的栅极电极124a和124b。第一栅极线121a和第二栅极线121b的每条包括端部，端部具有增大的宽度，用于接收来自栅极驱动电路(未显示)的信号。

另外，形成多个阻光构件220。阻光构件220防止在栅极线121之间的像素电极190a和190b的边缘附近的光泄漏。因此，当上面板上的黑矩阵(未显示)充分覆盖光泄漏处时，可省略阻光构件220。

栅极线121a和121b、栅极电极124a和124b以及阻光构件220优选地包括由含Al金属如Al和Al合金制成的导电膜，并且它们可具有多层结构，该多层结构还包括优选地由例如Cr、Ti、Ta、Mo及其合金(例如，MoW合金)的材料制成的另一导电膜，这些材料具有良好的物理性能、化学性能，并与例如氧化铟锡(ITO)或氧化铟锌(IZO)的其他材料之间具有良好的电接触性能。双层膜的组合的例子为Cr和Al-Nd合金。两层中的含Al导电膜优选地位于另一层膜的下面。

此外，栅极线121a和121b的侧面是倾斜的，并且相对于基底110的表面，它们的倾斜角度的范围为大约30度至80度。

优选地由硅氮化物(SiNx)或硅氧化物制成的栅极绝缘层140形成在栅极线121a和121b以及阻光构件220上。

优选地由氢化非晶硅(缩写为“α-Si”)制成的多个半导体带形成在栅极绝缘层140上。每个半导体带基本上在纵向方向上延伸，并具有向栅极电极124a和124b分枝出的多个突出154。每个半导体带的宽度在栅极线121a和121b的附近可变大，从而半导体带覆盖栅极线121a和121b的较大的区域。优选地由硅化物或n型杂质重掺杂的n+氢化α-Si制成的多个欧姆接触带161和欧姆接触岛165形成在半导体带上。每个欧姆接触带161具有多个突出，并且该突出和欧姆接触岛165成对地位于半导体带的突出154上。半导体带以及欧姆接触161和165的侧面相对于基底110的表面倾斜，并且其倾斜角度优选地在大约30度至80度的范围内。

欧姆接触岛165与欧姆接触带161分隔开，并且除了形成TFT沟道的半导体154的一些部分外，它们具有相同的平面形状。

与栅极线121a和121b交叉以形成像素区域的多条数据线171形成在欧姆接触161和165以及栅极绝缘层140上。数据线171包括第一源极电极173a和第二源极电极173b，第一源极电极173a和第二源极电极173b从数据线171分枝并与TFT的半导体带叠置。第一源极电极173a和第二源极电极173b相对于数据线171彼此相对地设置。第一源极电极173a与第一栅极电极124a叠置，第二源极电极173b与第二栅极电极124b叠置。

每条数据线171包括端部179，端部179具有增大的宽度，用于接收来自数据驱动电路(未显示)的信号。

多个第一漏极电极175a和第二漏极电极175b形成在欧姆接触岛165上。漏极电极175a和175b相对于栅极电极124a和124b与源极电极173a和173b相对地设置。漏极电极175a和175b与源极电极173a和173b分隔开，并与半导体154部分叠置。第一漏极电极175a与第一栅极电极124a叠置，第二漏极电极175b与第二栅极电极124b叠置。

栅极电极124a和124b、源极电极173a和173b和漏极电极175a和175b与半导体带的突出154一起形成TFT，该TFT具有形成在突出154中的沟道，该突出154位于源极电极173a、173b和漏极电极175a、175b之间。

数据线171以及漏极电极175a和175b优选地包括由含Al金属如Al和Al合金制成的导电膜，它们可具有多层结构，该多层结构还包括优选地由如Cr、Ti、Ta、Mo及其合金(例如，MoW合金)的材料制成的另一导电膜，这些材料具有良好的物理性能、化学性能，并与例如氧化铟锡(ITO)或氧化铟锌(IZO)的其他材料之间具有良好的电接触性能。双层膜的组合的例子为Cr和Al-Nd合金。两层中的含Al导电膜优选地位于另一层膜的下面，三层中的含Al导电膜位于其他两层膜之间。

与栅极线121a和121b相同，数据线171以及漏极电极175a和175b具有相对于基底110的表面成坡度的侧面，并且其倾斜角度的范围为大约30度至80度。

欧姆接触161和165仅位于下伏半导体带和其上的上覆数据线171及上覆漏极电极175a和175b之间，并减小它们之间的接触电阻。半导体带包括没有被数据线171以及漏极电极175a和175b覆盖的多个暴露的部分，例如位于源极电极173a、173b和漏极电极175a、175b之间的部分。尽管在大部分地方半导体带比数据线171窄，但是如上所述，半导体带的宽度在栅极线121a和121b的附近变大，以提高它们之间的绝缘性。

钝化层180形成在数据线171和漏极电极175a和175b上。钝化层180可由具有良好的平坦性的光敏有机材料、如通过等离子体增强化学气相沉积(PECVD)形成的α-Si:C:O和α-Si:O:F的低介电绝缘材料、或如硅氮化物的无机材料制成。

多个第一像素电极190a和第二像素电极190b形成在钝化层180上。像素电极190a和190b通过设置在钝化层180上的接触孔185a和185b连接到漏极电极175a和175b。介电常数低于4.0的低介电有机钝化层180使得像素电极190a和190b的边缘与数据线171叠置，以增大像素的开口率。

接触辅助件82形成在钝化层180上，并且通过接触孔182与数据线171的端部179连接。当栅极线121的端部129具有用于与驱动电路连接的结构时，栅极接触辅助件形成在钝化层180上。

接触辅助件82保护暴露的部分179，并且补充暴露的部分179和外部装置之间的粘附。

然而，栅极驱动电路可与TFT一起形成在基底110上，在这种情况下，栅极线121和TFT相互连接，从而不需要接触辅助件。

接触辅助件82保护暴露的部分179，并补充暴露的部分179和外部装置之间的粘附，但是这是可选的。

在这个实施例中，与第一漏极电极175a连接的第一像素电极190a与第二栅极线121b叠置，并且当第一栅极线121a被供给栅极导通电压时，第二栅极线121b被供给栅极截止电压Voff。因此，第二栅极线121b作为存储电极线，存储电极线与第一漏极电极175a一起形成存储电容器。相反，通过对第二栅极线121b施加栅极导通电压而对第一栅极线121a施加栅极截止电压，第一栅极线121a作为与第二漏极电极175b一起形成存储电容器的存储电极线。即，当第一栅极线121a被供给栅极导通电压而第二栅极线121b被供给栅极截止电压时，位于数据线171右边的TFT导通而位于数据线171左边的TFT截止。当栅极线121a和121b被供给相反的电压时，TFT也以相反的方式导通/截止。

结果，不需要提供单独的存储电极线或存储电极就可获得充足的存储电容，从而不会降低开口率。

现在，参照图3至图8以及图1和图2一起来描述制造LCD的TFT阵列面板的方法。

图3、图5、图7和图9是在根据本发明实施例的图1和图2中示出的TFT阵列面板的制造方法的中间步骤中TFT阵列面板的布局图，图4是沿线IIIb-IIIb′截取的图3中示出的TFT阵列面板的剖视图，图6是在图4中示出的步骤的下一步中的剖视图，图8是在图6中示出的步骤的下一步中的剖视图，图10是在图8中示出的步骤的下一步中的剖视图。

参照图3和图4，具有单层或多层结构的导电膜被溅射在绝缘基板110如透明玻璃上。使用掩模利用光刻法来湿法蚀刻或干法蚀刻导电膜，以形成栅极线121a和121b以及阻光构件220。栅极线121a和121b以及阻光构件220的侧壁是倾斜的，以对接下来的薄膜提供光滑的侧面。

参照图7和图8，在栅极线121a和121b以及阻光构件220上顺序地沉积优选地由硅氮化物或硅氧化物制成的栅极绝缘层140、本征α-Si层和非本征α-Si层后，非本征α-Si层和本征α-Si层被光刻以形成多个非本征半导体带164和包括多个突出154的多个本征半导体带。

参照图7和图8，优选地由与栅极线121a和121b相同的材料制成的导电膜被溅射。形成光致抗蚀剂膜，使用光致抗蚀剂作为蚀刻掩模使导电层图案化，以形成包括多个源极电极173a和173b的多条数据线171以及多个漏极电极175。非本征半导体带164没有被数据线171以及漏极电极175a和175b覆盖的部分通过蚀刻被去除，以完成包括多个突出163的多个欧姆接触带161和多个欧姆接触岛165并暴露本征半导体带151的部分。

参照图9和图10，涂覆由无机材料或低介电平坦化有机材料制成的钝化层180，以形成钝化层180。

利用掩模来光刻钝化层180，以形成暴露漏极电极175a和175b以及数据线171的端部179的多个接触孔185a、185b和182。

当钝化层180由光敏有机材料制成时，可省略形成光致抗蚀剂图案的步骤以简化制造工艺。

参照图1和图2，由ITO或IZO制成的透明的导电层沉积在基底110上，并采用掩模进行光刻，以形成连接到漏极电极175a和175b的多个像素电极190a和190b，连接到数据线171的端部的多个接触辅助件82形成在钝化层180上。

[第二实施例]

与上述实施例不同，滤色器形成在LCD的TFT阵列面板上。如图11和图12所示，根据本发明的另一实施例的TFT阵列面板具有层状结构，该层状结构与图1和图2中示出的实施例等价。

图11是根据本发明的另一实施例的LCD的TFT阵列面板的布局图，图12是沿线XII-XII′截取的图11中示出的TFT阵列面板的剖视图。

与图1和图2中的TFT阵列面板不同，滤色器230R、230G、230B形成在钝化层180p上。钝化层180p由例如硅氧化物或硅氮化物的绝缘体制成，并且钝化层180p保护半导体154的暴露的部分并防止色素(color agent)从滤色器到另一层。

滤色器230R、230G、230B包括红色滤色器230R、绿色滤色器230G、蓝色滤色器230B，它们沿平行于数据线由数据线171限定的像素列延伸并按次序布置。

红色滤色器230R、绿色滤色器230G、蓝色滤色器230B并不设置在栅极线121和数据线171连接外部装置的端部附近。滤色器230R、230G、230B的边缘在数据线171上彼此叠置。滤色器230R、230G、230B的叠置阻档了像素区域之间的光泄漏，所有红色、绿色和蓝色滤色器可在数据线171上叠置。

中间绝缘层180g形成在滤色器230R、230G、230B上。中间绝缘层180g防止滤色器230R、230G、230B中的颜料被引入像素电极190中。中间绝缘层180g是可选的。

TFT阵列面板上的滤色器230R、230G、230B允许黑矩阵位于TFT上，从而增大开口率。

参照图13至图16，将详细描述根据本实施例的制造TFT阵列面板的方法。

图13和图15是在根据本发明第二实施例的TFT阵列面板的制造方法的中间步骤中TFT阵列面板的布局图，图14是沿线IXb-IXb′截取的图13中示出的TFT阵列面板的剖视图，图16是沿线X-X′截取的图13中示出的TFT阵列面板的剖视图。

参照第一实施例的图3至图8，栅极线121a和121b、栅极绝缘层140、半导体151和154、欧姆接触161和165、数据线171和漏极电极175a和175b。

参照图13和图14，钝化层180p通过沉积无机绝缘体如硅氧化物和硅氮化物形成。滤色器230R、230G、230B通过涂覆、曝光、显影包括红色、绿色和蓝色颜料的光敏膜形成在钝化层180p上。

当红色滤色器230R、绿色滤色器230G、蓝色滤色器230B利用使用掩模的光刻法时，形成与漏极电极175对应的开口235。

参照图15和图16，中间绝缘层180q通过涂覆介电常数小于4.0的低介电材料形成在滤色器230R、230G、230B上。

使用掩模对中间绝缘层180q进行光刻，以形成暴露开口235和数据线171的端部179的多个接触孔185和182。以与第一实施例相同的方式来形成接触孔。

参照图11和图12，由ITO或IZO制成的透明的导电层沉积在基底110上，并使用掩模对透明导电层进行光刻以形成连接到漏极电极175的多个像素电极190，连接到数据线171的端部的多个接触辅助件82形成在钝化层180上。

[第三实施例]

除了根据上述实施例的TFT阵列面板上的滤色器之外的不同的薄膜由光致抗蚀剂膜形成，将参照附图详细描述不同薄膜的形成。

图17是根据本发明的另一个实施例的LCD的TFT阵列面板的布局图，图18是沿线XII-XII′截取的图17中示出的TFT阵列面板的剖视图。图19是在根据本发明实施例的TFT阵列面板的制造方法的中间步骤中图17和图18中示出的TFT阵列面板的剖视图，图20是在图19中示出的步骤的下一步中的剖视图，图21是在图20中示出的步骤的下一步中的布局图，图22是沿线XVb-XVb′截取的图21中示出的TFT阵列面板的剖视图，图23是在图21中示出的步骤的下一步中的布局图，图24是沿线XVIb-XVIb′截取的图23中示出的TFT阵列面板的剖视图。

参照图17和图18，详细描述TFT阵列面板的结构。

参照图17和图18，根据本实施例的TFT阵列面板不包括滤色器。然而，该TFT阵列面板的其他构造与图1和图2中示出的TFT阵列面板的构造相同。即，多条栅极线121a和121b形成在基底110上，栅极绝缘层140、包括多个突出154的多个半导体带151、包括多个突出163的多个欧姆接触带161和多个欧姆接触岛165顺序地形成在栅极线121a和121b上。多条数据线171以及多个漏极电极175a和175b形成在欧姆接触161和165上，钝化层180形成在数据线171以及漏极电极175a和175b上。多个接触孔182和185设置在钝化层180上，多个像素电极190和多个接触辅助件82形成在钝化层180上。此外，与第二实施例相同，TFT阵列面板可包括滤色器。

与图1和图2中示出的TFT阵列面板不同，根据本实施例的TFT阵列面板的半导体带151具有与数据线171和漏极电极175a和175b几乎相同的平面形状，下伏欧姆接触161和165也具有几乎形同的平面形状。然而，半导体带151的突出154包括一些没有被数据线171及漏极电极175a和175b覆盖的暴露的部分，如位于源极电极173a和173b与漏极电极175a和175b之间的部分。

现在，将参照图3、图4和图17至图24详细描述根据本发明实施例的制造图17和图18中示出的TFT阵列面板的方法。

参照图3和图4，具有单层或多层导电结构并且优选地由Cr、Mo、Al、Ag或其合金制成的导电膜溅射在绝缘基板110如透明玻璃上。使用掩模利用光刻法对导电膜进行湿法或干法蚀刻，以形成栅极线121a和121b以及阻光构件220。栅极线121a和121b以及阻光构件220的侧壁倾斜以对接下来的薄膜提供光滑的侧面。

其次，通过CVD顺序地沉积优选地由硅氮化物制成的栅极绝缘层140、本征α-Si层150、非本征α-Si层160。

通过溅射沉积具有单层或多层结构并由Al、Ag、Cr、Mo或其合金制成的导电层170，具有不同厚度的光致抗蚀剂图案52和54涂覆在导电层170上。

光致抗蚀剂的与位置相关的厚度通过例如在曝光掩模上设置半透明区域以及透明区域和阻光不透明区域的若干技术来得到。半透明区域可具有切口图案、格子图案和具有中间透光率或中间厚度的薄膜。当使用切口图案时，优选地，切口的宽度或切口之间的距离小于用于光刻的曝光器的分辨率。另一例子是使用可回流的光致抗蚀剂。详细地讲，一旦由可回流材料制成的光致抗蚀剂图案通过使用仅具有透明区域和不透明区域的普通曝光掩模来形成，则光致抗蚀剂图案经过回流工艺流动到没有光致抗蚀剂的区域，从而形成薄的部分。

光致抗蚀剂PR的不同厚度使得当使用适合的工艺条件时能够有选择地蚀刻下伏层。因此，包括多个源极电极173a和173b的多条数据线171及多个漏极电极175a和175b以及包括多个突出163的多个欧姆接触带161、多个欧姆接触岛165和包括多个突出154的多个半导体带151通过一些如图12A和图12B所示的蚀刻步骤来获得。在图12A和图12B中，分别由标号711和712表示漏极电极171的下膜和上膜，分别由标号731和732表示源极电极173a和173b的下膜和上膜，分别由标号751和752表示漏极电极175a和175b的下膜和上膜，分别由标号791和792表示数据线171的端部179的下膜和上膜。

为了描述的目的，导电层170、非本征α-Si层160和本征α-Si层150在布线区域上的部分被称作第一部分，导电层170、非本征α-Si层160和本征α-Si层150在沟道区域上的部分被称作第二部分，导电层170、非本征α-Si层160和本征α-Si层150在第三区域上的部分被称作第三部分。

形成这种结构的示例性顺序如下：

(1)去除导电层170、非本征α-Si层160和本征α-Si层150在布线区域上的第三部分；

(2)去除光致抗蚀剂的第二部分；

(3)去除导电层170、非本征α-Si层160和本征α-Si层150在沟道区域上的第二部分；

(4)去除光致抗蚀剂的第一部分。

另一个示例性顺序如下：

(1)去除导电层170的第三部分；

(2)去除光致抗蚀剂的第二部分；

(3)去除非本征α-Si层160和本征α-Si层150的第三部分；

(4)去除导电层170的第二部分；

(5)去除光致抗蚀剂的第一部分；

(6)去除非本征α-Si层160的第二部分。

详细描述第一例子。

参照图20，通过湿法蚀刻或干法蚀刻去除导电层170在第三区域上的暴露的第三部分，以暴露下伏的非本征α-Si层160的第三部分。干法蚀刻可蚀刻掉光致抗蚀剂PR的顶部。

其次，优选地通过干法蚀刻去除非本征α-Si层160和本征α-Si层150在第三区域上的第三部分，去除光致抗蚀剂PR的第二部分以暴露导体170的第二部分。光致抗蚀剂PR的第二部分的去除与非本征α-Si层160和本征α-Si层150的第三部分的去除同时进行或独立于非本征α-Si层160和本征α-Si层150的第三部分的去除进行。光致抗蚀剂PR的第二部分保留在沟道区域上的残留部分通过灰化(ashing)去除。

在这个步骤中完成半导体带151。

如果导电层170可被干法蚀刻，则可与非本征α-Si层160和本征α-Si层150一起顺序地被干法蚀刻，以简化制造工艺。在这种情况下，对于这三层的干法蚀刻可在原位进行或不在原位进行。

其次，参照图21和图22，去除导体170和非本征α-Si层160在沟道区域上的第二部分以及光致抗蚀剂PR的第一部分。

半导体151的顶部可出现厚度减小，并光致抗蚀剂52可被蚀刻。

在这种情况下，每个导体170分为将被完成的数据线171和多个漏极电极175a和175b，非本征α-Si层160分为将被完成的欧姆接触带161和多个欧姆接触岛165。

数据线171及漏极电极175a和175b还可形成坡度，以提高上覆层的附着。

参照图23和图24，沉积由硅氮化物或硅氧化物制成的钝化层180以覆盖数据线171和漏极电极175a和175b。

使用掩模对钝化层180进行光刻，以形成暴露漏极电极175a和175b的部分的多个接触孔185a和185b以及暴露数据线171的端部179的部分的接触孔182。

参照图17和图18，由ITO或IZO制成的透明导电层沉积在基底110上，并用掩模对其进行光刻蚀以形成连接到漏极电极175a和175b的多个像素电极190a和190b，连接到数据线171的端部的多个接触辅助件82形成在钝化层180上。

如上所述，当栅极线被供给栅极导通电压时，另一栅极线被供给栅极截止电压，以形成存储电容器。结果，无需提供单独的存储电极线或存储电极就可获得充足的存储电容，从而不会减小开口率。

尽管已经参照优选的实施例详细地描述了本发明，但是本领域的技术人员应该理解，在不脱离如权利要求提出的本发明的精神和范围的情况下，可对本发明进行各种修改和替换。

Claims

1、一种薄膜晶体管阵列面板，包括：

第一和第二栅极线，将栅极信号传输至相邻的像素行并彼此相邻设置；

数据线，与所述第一和第二栅极线绝缘；

第一薄膜晶体管，连接到所述第一栅极线和所述数据线并包括与所述第二栅极线叠置的第一漏极电极；

第二薄膜晶体管，连接到所述第二栅极线和所述数据线，相对于所述数据线与所述第一薄膜晶体管相对设置，并包括与所述第一栅极线叠置的第二漏极电极；

第一像素电极，连接到所述第一漏极电极并与所述第二栅极线叠置；

第二像素电极，连接到所述第二漏极电极并与所述第一栅极线叠置。

2、根据权利要求1所述的薄膜晶体管阵列面板，还包括设置在由所述第一和第二栅极线与所述数据线的交叉限定的像素区域中的红色、绿色或蓝色滤色器。

3、根据权利要求1所述的薄膜晶体管阵列面板，其中，所述第一薄膜晶体管包括：第一栅极电极，连接到所述第一栅极线；第一半导体，与所述第一栅极电极叠置；第一源极电极，连接到所述数据线并与所述第一半导体叠置，并且第二薄膜晶体管包括：第二栅极电极，连接到所述第二栅极线；第二半导体，与所述第二栅极电极叠置；第二源极电极，连接到所述数据线并与所述第二半导体叠置。

4、根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第一薄膜晶体管包括：第一栅极电极，连接到所述第一栅极线；第一半导体，与所述第一栅极电极叠置；第一源极电极，连接到所述数据线并与所述第一半导体叠置，并且第二薄膜晶体管包括：第二栅极电极，连接到所述第二栅极线；第二半导体，与所述第二栅极电极叠置；第二源极电极，连接到所述数据线并与所述第二半导体叠置。

5、根据权利要求4所述的薄膜晶体管阵列面板，还包括钝化层，所述钝化层位于所述第一和第二薄膜晶体管与所述第一和第二像素电极之间并包括有机绝缘体或无机绝缘体。

6、根据权利要求5所述的薄膜晶体管阵列面板，其中，所述钝化层包括用于连接所述第一漏极电极和所述第一像素电极的第一接触孔和用于连接所述第二漏极电极和所述第二像素电极的第二接触孔。

7、根据权利要求6所述的薄膜晶体管阵列面板，其中，所述第一接触孔与所述第二栅极线叠置，所述第二接触孔与所述第一栅极线叠置。

8、根据权利要求1所述的薄膜晶体管，其中，所述第一像素电极不与所述第一栅极线叠置，所述第二像素电极不与所述第二栅极线叠置。

9、根据权利要求1所述的薄膜晶体管阵列面板，其中，所述第一和第二像素电极与所述数据线叠置。