KR100356452B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100356452B1
KR100356452B1 KR1019990042476A KR19990042476A KR100356452B1 KR 100356452 B1 KR100356452 B1 KR 100356452B1 KR 1019990042476 A KR1019990042476 A KR 1019990042476A KR 19990042476 A KR19990042476 A KR 19990042476A KR 100356452 B1 KR100356452 B1 KR 100356452B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
substrate
liquid crystal
crystal display
Prior art date
Application number
KR1019990042476A
Other languages
English (en)
Other versions
KR20000028792A (ko
Inventor
오찌아이다까히로
가네꼬도시끼
다까하시다꾸야
후지이가즈미
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20000028792A publication Critical patent/KR20000028792A/ko
Application granted granted Critical
Publication of KR100356452B1 publication Critical patent/KR100356452B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 액정 표시 장치는, 하층 배선의 에칭된 측단면과 절연막 등 사이의 양호한 컨택트 특성, 만족스런 단차 피복력 및 기판에 대한 만족스러운 부착력을 가짐으로써 상층 배선의 분리와 하층 배선의 단락을 방지하여 신뢰성을 향상시킬 수 있다. 액정 표시 장치는 절연성 기판(1) 위에 형성된 제1 금속층으로 이루어진 제1 층(2A) 및 상기 제1 금속층과는 다른 제2 금속층으로 이루어지고 상기 제1 금속층 위에 형성된 제2 층(2B)을 포함하는 적층 구조를 구비한 배선(2)을 포함하며, 상기 제1층(2A)의 측단면은 절연성 기판에 대하여 테이퍼각 60°이하의 순방향 테이퍼 형상으로 되어 있고, 상기 제2층의 측단면은 상기 절연성 기판에 대하여 수직이거나 역방향 테이퍼 형상으로 되어 있다. 제2층의 두께는 상기 제1층의 두께의 1/2 이하이다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 표시 장치에 관한 것으로, 특히 박막 트랜지스터 (TFT) 등의 액티브 매트릭스형 액정 표시 장치에 있어서의 배선 적층 부분의 단선(diconnection)을 없게 하여 제조 수율을 개선한 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 정지 화상 및 동화상을 포함하는 각종 화상을 표시하기 위한 장치로서 폭넓게 이용되고 있다.
액정 표시 장치는, 기본적으로 액정층이 두 기판 사이에 끼워지고, 두 기판 중 적어도 하는 투명 유리로 만들어지고, 기판 상에 형성된 화소 형성용 각 전극에 선택적으로 전압을 인가하여 소정의 화소가 온/오프되는 유형 (소위 "단순 매트릭스형"); 여러 전극 및 화소 선택용 스위칭 소자를 형성하여 스위칭 소자를 선택함으로써 소정의 화소가 온/오프되는 유형 (박막 트랜지스터 (TFT)가 스위칭 소자로 사용되는 소위 "액티브 트릭스형")으로 분류된다.
특히 후자의 액티브 트릭스형 액정 표시 장치는 그 콘트라스트 성능, 신속한 표시 성능 등 때문에 주류로 성장되어 있다.
이 액티브 트릭스형 액정 표시 장치에서는, 액정층의 배향을 변경하기 위한 전계가 한 기판 상에 형성된 전극과 다른 기판 상에 형성된 전극 사이에 인가되는 종방향 전계형이 일반적으로 채용되고 있다. 그러나, 최근에는, 액정에 인가되는 전계의 방향이 일반적으로 기판 면과 평행한 횡방향 전계형 (면내 스위칭 모드: IPS 유형)을 실제로 사용하고 있다.
도 16은 본 발명이 적용되는 액티브 트릭스형 액정 표시 장치의 일 예의 전체 구조를 설명하는 확대 사시도이다. 도 16은 본 발명에 따른 액정 표시 장치 (액정 표시 패널, 회로 기판, 배면 광, 및 그 외 구성 요소를 집적화된 형태로 포함하는 모듈: 이 모듈을 "MLD"로 부름)의 특정 구조를 설명한다.
참조 부호 SHD는 금속 시트로 만들어진 시일드 케이스 (또한 "금속 프레임"으로 불림)를 나타내고; 부호 WD는 표시 윈도우를; 부호 INS1 내지 INS3는 절연 시트를; 부호 PCB1 내지 PCB3는 회로 기판을 (이들중 PCB1은 드레인측 회로 기판 및 비디오 신호선 구동 회로 기판을; PCB2는 게이트측 회로 기판 및 주사 신호선 구동 회로 기판을; PCB3는 계면 회로 기판을 나타냄); 부호 JN1 내지 JN3는 회로 기판 PCB1 내지 PCB3를 전기적으로 결합하기 위한 결합기를; 부호 TCP1 및 TCP2는 테이프 캐리어 패키지를; 부호 PNL은 액정 표시 패널을; 부호 GC는 러버 쿠션을; 부호 ISL은 시일딩 스페이서를; 부호 PRS는 프리즘 시트를; 부호 SPS는 분산용 시트를; 부호 GLB는 광 안내판을; 부호 RFS는 반사 시트를; 부호 MCA는 일체형 몰딩으로 형성된 하부 케이스 (또는 몰드 프레임)를; 부호 Mo는 MCA의 개구를; 부호 LP는 형광 램프를; 부호 LPC는 램프 케이블을; 부호 BAT는 압력 감지 접착제 이중 코팅 테이프를; 부호 GB는 형광 램프를 지지하기 위한 러버 부싱을; 부호 BL은 형광 램프 및 광 안내판으로 구성되는 배면광을 나타낸다. 분산용 시트 부재들이 도시된 구조로 적층되어 액정 표시 모듈 MDL을 조립한다.
액정 표시 모듈 MDL은 하부 케이스 MCA 및 시일드 케이스 SHD로 된 두 종류의 수용/고정 부재를 포함하며, 절연 시트 INS1 내지 INS3, 회로 기판 PCB1 내지 PCB3 및 액정 표시 패널 PNL을 수용 및 고정하는 금속 시일드 케이스 SHD, 및 형광 램프 LP, 광 안내판 GLB, 프리즘 시트 PRS 등으로 구성되는 배면 광 BL을 수용하는 하부 케이스 MCA를 일체화하여 구성된다.
드레인측 회로 기판 PCB1 및 게이트측 회로 기판 PCB2 각각에는, 액정 표시 패널 PNL의 개별 화소를 구동하기 위한 집적 회로 칩이 장착되어 있다. 계면 회로 기판 PCB3 상에는, 외부 호스트로부터의 비디오 신호 및 타이밍 신호와 같은 제어 신호를 수신하기 위한 집적 회로 칩, 타이밍을 처리하여 클럭 신호를 생성하기 위한 타이밍 컨버터 (TCON) 등이 장착되어 있다.
타이밍 컨버터로 생성된 클럭 신호는 드레인측 회로 기판 PCB1 및 게이트측 회로 기판 PCB2 뿐만 아니라 계면 회로 기판 PCB3 상에 놓인 클럭 신호선을 통해 집적 회로 칩에 공급된다.
계면 회로 기판 PCB3, 드레인 측 회로 기판 PCB1 및 게이트측 회로 기판 PCB2는 다층 배선 기판이고, 클럭 신호선은 계면 회로 기판 PCB3, 드레인측 회로 기판 PCB1 및 게이트측 회로 기판 PCB2의 내부 배선으로 형성되어 있다.
여기에서, 액정 표시 패널 PNL은 TFT 및 각종 배선/전극을 갖는 RFT 기판과 컬러 필터를 갖는 필터 기판으로 된 두 기판을 접착하고, 두 기판 사이의 간극에 액정을 밀봉하여 구성되므로, TFT를 구동하기 위한 드레인측 회로 기판, 게이트측 회로 기판 PCB2 및 계면 회로 기판 PCB3가 테이프 캐리어 패키지 TCP1 및 TCP2에 의해 접속되며, 개별적인 회로 기판이 결합기 JN1, JN2 및 JN3로 접속되게 된다.
도 17은 도 16에서 나타낸 액정 표시 장치를 구성하는 TFT 기판의 일 화소에 근접하는 배선 구조를 설명하기 위한 개략도이다. 참조 부호 1은 기판을; 부호 2는 주사 신호선 (게이트선, 게이트 배선 또는 게이트 전극)을; 부호 2'는 인접 주사 신호선 (인접 게이트선); 부호 3은 비디오 신호선 (드레인선 또는 드레인 전극)을; 부호 4는 소스 전극 (소스선 또는 소스 전극)을; 부호 5는 화소 전극을; 부호 TFT는 박막 트랜지스터를; 부호 Cadd는 용량 부가 소자를 나타낸다.
도 17에서, 주변부를 제외한 기판(1)의 중심부는 이 기판에 다른 기판이나 필터 기판을 접착하여 형성된 간극에 액정으로 충전된 표시 영역을 제공한다.
더구나, 이 표시 영역에는, 도 17에서 도시된 바와 같이 X 방향으로 연장된 주사 신호선(2) (또는 게이트선) 및 Y 방향으로 연장된 비디오 신호선(3) (또는 드레인선)이 형성되어 있다. 또한 주사 신호선(2)과 절연되면서 Y 방향으로 연장되며 또한 X 방향으로 연장된 소스 전극(4)이 형성되어 있다.
이들 주사 신호선(2) 및 비디오 신호선(3)으로 형성된 영역은 각 화소에 대해 한 영역을 구성한다. 다시 말해, 상술한 표시 영역은 매트릭스 형상으로 배열된 여러 화소 영역의 세트로 형성되어 있다.
각 화소 영역은: 주사 신호가 주사 신호선(2) 및 비디오 신호선(3)으로부터 공급될 때 턴온되는 박막 트랜지스터 TFT; 턴온된 박막 트랜지스터 TFT에 의해 비디오 신호선(3)으로부터의 비디오 신호가 공급되는 화소 전극(5)으로 구성된다. 이들 박막 트랜지스터 TFT 및 화소 전극(5)에 부가하여, 박막 트랜지스터 TFT를 구동하기 위한 주사 신호선(2) 이외의 인접 주사 신호선(2')와 상술된 화소 전극(5) 사이에 용량 부가 소자 Cadd가 형성되어 있다.
이 용량 부가 소자 Cadd는 박막 트랜지스터 TFT가 턴오프될 때에도 장시간 동안 화소 전극(5)에 비디오 신호를 저장하기 위해 제공된다.
이 유형의 액정 표시 장치에서는, 화소를 선택하기 위한 상술한 각종 배선이 각종 성막 수단 및 패터닝 수단을 사용하여 기판(1) 위에 형성되어 있다.
박막 트랜지스터 유형의 액티브 트릭스 액정 표시 장치의 배선에는, 힐록스(hillosks)를 거의 갖지 않는 금속을 이용하고 있다. 이 배선 재료로는 순 금속으로서 크롬(Cr) 및 몰리브덴(Mo)을 예로 들 수 있다. 사용되는 합금 재료로는 Cr 및 Mo의 합금 또는 Mo 및 텅스텐(W)의 합금을 예로 들 수있다.
순 금속 중에는, Cr이 기판 및 레지스트와의 밀착성이 우수하며 배선을 에칭한 경우에, 에칭 단부가 기판 면에 대해 수직으로 가공된다는 특성이 있다.
이런 특성의 재료를 사용하여 기판의 최하층에 배선 (또는 하층 배선)을 형성한 경우, 하층 배선 위에 형성되는 절연막 등에 의해 에칭 단부의 수직벽에서의 소위 "단차 피복력"이 열화된다. 이는 하층 배선 위에 형성되는 다른 배선(상층 배선)과 하층 배선이 교차되는 부분의 단선이나 브레이크다운 전압의 열화 등의 문제를 야기시킨다.도 18은 종래 기술의 액정 표시 장치의 구성예의 TFT 부근의 구조를 설명하는 부분도이다. 도 16에서와 같이, 참조 부호 1은 TFT 기판을; 부호 1'는 필터 기판을; 부호 2는 주사 신호선 (또는 게이트 전극)을; 부호 3은 비디오 신호선 (또는 드레인 전극)을; 부호 4는 소스 전극을; 부호 5는 화소 전극을; 부호 6은 절연막을; 부호 7은 반도체층을; 부호 7A는 컨택트층을; 부호 8은 패시베이션막을; 부호 8A는 컨택트 홀을; 부호 9는 컬러 필터를; 부호 10은 블랙 매트릭스를; 부호 11은 평탄화층을; 부호 12는 공통 전극을; 부호 TFT는 박막 트랜지스터를; 부호 Cadd는 용량 부가 소자를; 부호 LC는 액정을 나타낸다.
도 17에서 나타낸 바와 같이, TFT 기판(1)이나 한 기판 위의 TFT 부분에는, 게이트 신호선(2), 절연막(6), 반도체층(7), 컨택트층(7A), 드레인 신호선(3), 소스 신호선(4), 보호막(8), 화소 전극(5) 등이 이들을 충전하고 에칭 처리의 패터닝에 의해 다층 구조로 적층된다. 용량 부가 부분에는, 인접 게이트 전극(2'), 절연막(6), 패시베이션막(8) 및 화소 전극(5)이 동일하게 적층된다.
상술한 바와 같이, 기판(1)의 최하위 층에 형성된 게이트 신호선(2)은 순 Cr 및 Cr-Mo 합금으로 제조되며 그 단부 (또는 측단면)가 에칭 처리에 의해 기판(1)의 면에 대해 수직으로 가공된다. 그 결과, 그 상층에 형성된 절연막(6)의 에지 부분이, 도시된 바와 같이, 수직의 벽 면으로 인해 충분하게 커버되지 않는다.
이런 방법으로는, 종래 기술에 따르면, 드레인 신호선(3) 및 소스 신호선(4)이 절연막(6) 위에 형성된다. 그러나, 이들 드레인 신호선(3) 및 소스 신호선(4)이 게이트 신호선(2) 위에 놓인 부분에서는, 도시된 바와 같이, 절연 갭이나 막의 두께가 얇아져, 브레이크다운 전압의 강하, 단락, 또는 분리의 문제를 유발한다.
한편, 순 Cr로 제조된 배선에는, 그 상측면이 불화물을 생성하도록 건식 에칭 분위기에 노출되어 그 위에 형성된 막과의 접촉 특성을 열화시킨다는 문제가 발생한다. 배선이 Cr-Mo 또는 Mo-W 합금으로 만들어지면, 베드나 기판에의 부착력이 약화되어 성막 후에 배선이 열 히스테리시스에 의해 쉽게 분리된다는 문제를 일으키게 된다.
이런 종류의 배선의 형성시 단차 피복의 문제를 해결하기 위한 기술이 비심사 공개 일본 특허 출원 번호 7-301822에 기재되어 있다. 이 공개에 개시된 기술에서는, Cr 및 Mo로 이루어진 여러 조성물을 갖는 두 합금층이 스퍼터링 방법 등에 의해 배선 재료로서 형성되어 있으므로 에칭 단부는 하층과 상층 사이의 에칭 속도의 차를 이용하는 것만으로 테이퍼될 수 있다.
상술한 단차 피복의 문제를 해결하기 위해서, 본 출원인은, 게이트 신호선과 드레인/소스 선의 배선으로서 순 Cr 또는 Cr 합금막을 이용하는 기술 대신에, 순 Cr (순도가 90% 이상인 Cr을 함유하는 배선이나 전극)을 이용한 하층과 Cr-Mo 합금을 이용한 상층을 포함하는 적층 배선을 이용하는 기술을 제안했다.
이 적층 배선에서는, 위에 놓인 Cr-Mo 합금층은 화소 전극을 구성하는 ITO (인듐 주석 산화물)에의 저 접촉 저항을 실현하는 반면에, 아래 놓인 순 Cr 하층은 절연성 기판과 반도체 (a-Si) 기판에의 양호한 접착을 실현한다. 부가하여, Cr-Mo 합금이 순 Cr에 비해 저 강도를 생성하기 때문에, Cr-Mo 합금층 및 순 Cr로 제조된 적층 배선은 순 Cr의 단막으로 형성된 배선 보다 낮은 강도를 생성하고, 이에 의해 적층 배선에서 막 응력으로 인한 분리 발생의 확율이 감소될 수 있다.
가공성에 관련하여, 에칭된 측단면은 순 Cr과 Cr-Mo 합금 간의 부식 전위차, 즉 전기 화학 반응을 이용하여 테이퍼된 형상으로 가공될 수 있다. 세륨 함유 암모늄 질산염을 에칭액(에천트)으로 사용하면, Cr-50Mo (50wt.%의 Mo를 함유하는 Cr-Mo 합금; 유사하게 30wt.%를 함유하는 Cr-Mo 합금은 Cr-30Mo로 축약됨)의 부식 전위 및 순 Cr의 부식 전위는 각각 +1,080mV 및 +1,100mV이고; 즉, 순 Cr의 부식 전위는 Cr-50Mo의 것보다 20mV 높다. 따라서, 전기 화학 반응은 Cr-Mo 합금의 상층이 순 Cr의 하층 상에 피착되어 있는 적층막으로 발생하게 되고, 이로 인해 위에 놓인 Cr-Mo 합금층은 순 Cr층 보다 에칭 속도가 더 빨라지고 아래 놓인 순 Cr층의 에칭 측단면은 테이퍼된 형상으로 가공된다.
상술된 종래 기술에서는, 상층으로 Cr-Mo 합금층과 하층으로 순 Cr층을 포함하는 적층막인 경우, 상층의 에칭된 측단면은 수직이거나 역으로 테이퍼된 형상으로 가공된다. 상층과 하층 간의 두께 비율 (하층막 두께에 대한 상층막 두께의 비율)이 크면, 상층막 위에 형성된 절연막에 의해 상층막의 에칭 측단면의 단차 피복력이 저하된다. 따라서, 두께 비율을 (0.5 이하, 바람직하게는 0.3 이하)로 저감시키는 것이 바람직하다. 그러나, 두께 비율이 작아질수록, 적층막의 에칭 측단면의 테이퍼각이 더 커지고, 그 결과 적층막 위에 형성된 절연막 등의 단차 피복력이 열화된다는 문제가 생긴다.
상술된 문제에 대처하기 위해서, 아래에 놓인 Cr-Mo 합금층 내의 Mo 함량을 증가시켜 Cr-Mo 합금층의 부식 전위가 순 Cr과의 전기 화학 반응을 가속하도록 낮아지게 하는 경우, 상층과 하층 간의 두께 비율이 감소되어 에칭된 측단면의 형상이 개선될 수 있게 된다. 그러나, Cr-Mo 합금층 내의 Mo 함량이 증가되면, Cr-Mo 하층과 에칭 마스크로서 작용하는 레지스트 간의 밀착력이 약화되어 레지스트 필링으로 인한 분리와 같은 이상을 유발할 수 있다.
본 발명의 목적은 상술된 종래 기술의 문제를 해결하여, 하층 배선과 상부 도전막 간의 컨택트 특성을 만족하고, 절연막과 같은 상측 막의 단차 피복을 충족하고, 기판에의 부착력에 만족하며, 상층 배선의 단선과 하층 배선의 단락을 방지함으로써 신뢰성을 향상시킬 수 있는 액정 표시 장치를 제공하는 데에 있다.
상술된 특정 목적을 성취하기 위해서, 본 발명은 여러 종류의 금속 간의 부식 전위차로 인한 부식 속도의 차를 이용하는 것으로 후술되는 채용 수단으로 특징화된다:
(1) 액정 표시 장치는, 절연성 기판 위에 형성된 제1 금속층으로 만들어진 제1 층 및 제1 금속층과 부식 전위가 다른 제2 금속층으로 만들어지며 제1 금속층 위에 형성된 제2 층을 포함하는 적층 구조의 배선을 포함하고, 제1층과 제2층 간의 부식 전위차에 근거하여, 제1 층은 절연성 기판에 대해 테이퍼각 60°이하로 순방향 테이퍼 형상의 측단면을 갖고, 제2 층은 상기 절연성 기판에 대해 실질적으로 수직이거나 역방향 테이퍼 형상의 측단면을 갖고, 제2 층은 두께가 제1 층의 1/2 이하인 것을특징으로 한다.
(2) 액정 표시 장치는, 주사 신호선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선과, 화소의 온/오프를 제어하기 위해 주사선 및 비디오 신호선과 접속된 액티브소자를 포함하는 하나의 기판; 적어도 컬러 필터를 포함하며 상기 하나의 기판에 미세 간극을 통해 접착되어 있는 다른 기판; 및 상기 하나의 기판과 상기 다른 기판 사이의 간극에 충전된 액정을 포함하고,
적어도 주사 신호선의 배선은 상기 하나의 기판 위에 형성되며 순 크롬으로 이루어진 제1 층과 크롬과 몰리브덴을 주성분으로 하며 상기 제1 층 위에 형성되는 제2 층을 포함하는 적층 구조를 가지며, 제1 층은 테이퍼각 60°이하의 순방향 테이퍼 형상의 측단면을 갖는 반면, 제2 층은 절연성 기판에 대해 수직이거나 역방향 테이퍼의 형상의 측단면을 가지며, 두께가 제1 층의 1/2 이하인 것을 특징으로 한다.
(3) 액정 표시 장치는, 주사 신호선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선과, 화소의 온/오프를 제어하기 위해 주사선 및 비디오 신호선과 접속된 액티브소자를 포함하는 하나의 기판; 적어도 컬러 필터를 포함하며 상기 하나의 기판에 미세한 간극을 통해 접착되어 있는 다른 기판; 및 상기 하나의 기판과 상기 다른 기판 사이의 간극에 충전된 액정을 포함하는 액정 표시 장치에 있어서,
적어도 하나의 기판 위에 절연 재료의 박막층으로 만든 베드층이 형성되고, 배선 또는 전극은 그 주요 성분으로서 크롬과 몰리브덴을 함유하는 합금층으로 만들어지고, 크롬을 주요 성분으로 함유하는 층이 합금층과 베드층 사이에 개재되고, 베드층은 테이퍼각 60°이하의 순방향 테이퍼 형상의 측단면을 갖는 반면, 합금층은 절연성 기판에 대해 수직이거나 역방향 테이퍼 형상의 측단면을 가지며, 두께가 베드층의 1/2 이하인 것을 특징으로 한다.
(4) 액정 표시 장치는 게이트선, 드레인선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선 및 화소의 온/오프를 제어하기 위해 게이트선, 드레인선 및 비디오 신호선과 접속된 액티브소자를 포함하는 하나의 기판; 적어도 컬러 필터를 포함하며 상기 하나의 기판에 미세한 간극을 통해 접착되어 있는 다른 기판; 및 상기 하나의 기판과 상기 다른 기판 사이의 간극에 충전된 액정을 포함하는 액정 표시 장치에 있어서,
적어도 하나의 기판 위에 절연 재료의 박막층으로 만든 베드층이 형성되고, 게이트선은 하나의 기판 위에 형성된 순 크롬 층으로 만든 제1 층과, 주요 성분으로 크롬과 몰리브덴으로 만들어지며 제1 층 위에 형성되는 제2 층을 포함하는 적층 구조를 가지며, 드레인선은 주요 성분으로 크롬과 몰리브덴을 포함하는 합금층으로 만들어진 단일층 구조를 가지며, 베드층은 테이퍼각 60°이하의 순방향 테이퍼 형상의 측단면을 갖는 반면, 합금층은 절연성 기판에 대해 수직이거나 역방향 테이퍼 형상의 측단면을 가지며, 두께가 베드층의 1/2 이하인 것을 특징으로 한다.
(5) 액정 표시 장치는 게이트선, 드레인선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선 및 화소의 온/오프를 제어하기 위해 게이트선, 드레인선 및 비디오 신호선과 접속된 액티브소자를 포함하는 하나의 기판; 적어도 컬러 필터를 포함하며 상기 하나의 기판에 미세한 간극을 통해 접착되어 있는 다른 기판; 및 상기 하나의 기판과 상기 다른 기판 사이의 간극에 충전된 액정을 포함하는 액정 표시 장치에 있어서,
적어도 상기 하나의 기판 위에 절연 재료의 박막층으로 만든 베드층이 형성되고, 게이트선과 드레인선 각각은 하나의 기판 위에 형성된 순 크롬층으로 만들어진 제1 층 및 제2 층 위에 형성되며 주요 성분으로 크롬과 몰리브덴으로 만들어진 제2 층을 포함하고, 제1 층은 테이퍼각 60°이하의 순방향 테이퍼 형상의 측단면을 갖는 반면, 제2 층은 절연성 기판에 대해 수직이거나 역방향 테이퍼 형상의 측단면을 가지며, 두께가 상기 제1 층의 1/2 이하인 것을 특징으로 한다.
(6) 장치(4) 또는 (5)에서, 절연 재료의 박막층으로 만들어진 베드층이 적어도 하나의 기판 위에 형성되며, 게이트선, 드레인선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선, 및 화소의 온/오프를 조절하기 위해 게이트선, 드레인선 및 비디오 신호선과 접속된 액티브소자가 베드층 위에 형성된다.
(7) 장치(2) 또는 (6)에서, 게이트선은 2층 구조를 갖고 화소 전극은 인듐 주석 산화물 막으로 형성되고, 화소 전극 및 게이트선과 화소 전극 기판 사이에 형성된 절연층으로 부가 용량 소자가 형성되어 있다.
(8) 주사 신호선, 비디오 신호선 및 화소 전극을 갖는 복수의 배선과, 화소의 온/오프를 제어하기 위해 주사선 및 비디오 신호선과 접속된 액티브소자를 포함하는 하나의 기판; 적어도 컬러 필터를 포함하며 상기 하나의 기판에 미세한 간극을 통해 접착되어 있는 다른 기판; 및 상기 하나의 기판과 상기 다른 기판 사이의 간극에 충전된 액정을 포함하는 액정 표시 장치를 제조하는 방법은,
주사 신호선을, 각각 다른 조성을 갖는 금속으로 만들어진 하층과 상층을 포함하는 적층 구조를 갖는 박막으로 마련하는 단계;
부식 전위차 조정액이 첨가되는 에칭액 내에 상기 박막을 침지시키는 단계; 및
에칭액 내에서 상기 상층의 부식 전위를 상기 하층의 부식 전위 보다 더 낮게 설정하여 상기 상층과 상기 하층 사이에 전기 화학 반응을 일으키며 낮은 부식 전위를 갖는 상기 상층의 에칭 속도를 상기 하층의 에칭 속도보다 더 빠르게 하고, 이로 인해 상기 적층 구조를 갖는 상기 박막의 하층의 측단면 상에 순방향 테이퍼를 형성하고 상기 상층의 측단면에는 상기 기판면에 대해 수직이거나 역방향 테이퍼된 형상을 부여하는 단계를 포함한다.
상술된 구성 각각에서는, 그 상층이 Cr-Mo 합금층으로 만들어지고 그 하층이 순 Cr층으로 만들어지는 적층 구조가 채용되며 이 적층막 위에 형성된 절연막이 예를 들어, 300 내지 400㎜의 두께를 갖게 되면, Cr 및 50wt.%의 Mo를 함유하는 Cr-Mo 합금층의 두께를 20㎚로 설정하는 한편, 순 Cr 하층의 두께를 180㎚로 설정하므로서, 상층의 에칭된 측단면의 형상이 수직이거나 반대로 테이퍼되어 있어도 절연막의 단차 피복력을 열화시키지 않는다. 질산 HNO3(10vol.%)가 첨가되는 세륨 함유 암모늄 질산염(15wt.%)의 수용액을 에칭액으로 사용한다.
이 에칭액에, Cr-Mo 및 순 Cr의 부식 전위는 각각 1,100㎷ 및 1,140㎷이고, 이들 사이에 40㎷의 부식 전위차가 있다. 질산이 첨가되지 않은 세륨 함유 암모늄 질산염(15wt.%)의 수용액에는, Cr-Mo 및 순 Cr의 부식 전위는 각각 1,080㎷ 및 1,100㎷이고, 이들 간의 부식 전위차는 20㎷이다.
다시 말해, 질산이 첨가된 에칭액은 Cr-Mo 및 순 Cr간의 부식 전위차를 증가시키도록 작용한다. 부식 전위차를 증가시켜, Cr-Mo 및 순 Cr 간의 전기 화학 반응을 진행하므로써 에칭된 측단면 에지의 테이퍼 각도가 동일한 막 구성의 경우에서도 낮아질 수 있게 된다. 실시예에 관련하여 이하 상세히 설명되는 바와 같이, 적층막의 에칭된 측단면 에지의 테이퍼 각도가 60°이하로 되면, 적층막 위에 형성된 절연막의 절연 브레이크다운 전압이 높아지고 에칭된 측단면 에지의 단차 피복력이 개선된다.
예를 들어, 3층 막 구조 (Cr-Mo 합금/Al 합금/순 Cr)의 경우에서도, 에칭액에 질산을 첨가함으로써, Cr-Mo 및 순 Cr의 부식 전위를 변경할 수 있으며, 이로 인해 에칭된 측단면 에지의 테이퍼 각도를 동일한 막 구성의 경우에서도 낮게 만들 수 있다.
부가하여, 상층과 하층 간의 부식 전위차가 생기고 상층의 부식 전위가 하층의 것보다 낮게 설정되면, 상층에 측면 에칭이 진행되는데, 질산이 부식 전위차 조정액으로서 첨가되는 동일한 에칭액에 두 층이 침수될 때 하층의 상측부와 하측부에서 측면 에칭이 더 빠르게 진행하게 된다.
도 5는 에칭이 전기 화학 반응으로 진행되는 상태를 상층과 하층 간의 부식 전위차로 설명하는 개략도이다.
두 층의 적층 구조를 갖는 배선층은 기판(1) 위에 형성되며 제1 층(2A) 및 제2 층(2B)으로 구성된다. 제1 층(2A) 또는 제2 층은 순 크롬(Cr)으로 만들어지고, 제 2층 또는 상층은 크롬-몰리브덴(Cr-Mo) 합금으로 만들어진다. 다음에, 에천트 내의 제1 층(2A)의 부식 전위를 하이(H)로 제2 층(2B)의 부식 전위를 로우(L)로 설정하여, 이들이 에천트 내에 침지될 때 이들 두 층 사이에 전기 화학 반응이 발생한다. 이 전기 화학 반응에 의해, 화살표 E에 의해 나타낸 바와 같이 에칭이 진행하게 된다.
전기 화학 반응의 영향으로 인해, 에칭 속도는 상부와 하층 사이의 계면에서 최대가 되므로 하층(2A)이 그 전체 측단면에서 순방향 테이퍼된 형상으로 가공되는 한편 상층(2B)은 그 측단면에서 기판(1)의 면에 수직인 형상이나 약간 역으로 테이퍼된 형상으로 가공된다.
상층의 에칭 속도가 두 종류의 다른 조성의 상층과 하층 간의 전기 화학 반응에 의해 상대적으로 가속될 때, 하층보다 상층의 부식 전위를 더 높게 설정하는 것이 필수적이다. 부가하여, 측단면을 순방향 테이퍼된 형상으로 가공하기 위해서, 상층의 측면 에칭은 하층의 에칭 동안에도 진행될 필요가 있다. 따라서, 상층과 하층이 상층과 하층의 에칭이 동일한 에천트로 진행하도록 동일한 합금으로 만들어지거나, 동일한 에천트로 에칭될 수 있는 재료인 다른 금속으로 제조될 필요가 있다.
두 층 간의 부식 전위차가 과도하게 크면, 상층만이 급격하게 에칭되지만, 하층의 에칭은 진행되지 않거나, 하층이 에칭되는 경우에도, 하층의 테이퍼 각도는 작아진다. 상층과 하층 간의 부식 전위차는 10㎷ 이상과 300㎷ 이하 사이가 바람직한 것을 실험적으로 판명했다.
특히, 바람직한 테이퍼 각도는 30㎷ 이상 내지 200㎷ 이하에서 취득된다.
이 조건이 만족되면, 원하는 테이퍼 형상을 갖는 배선이 상부 및 하층의 각 에칭 속도에 상관 없이 또는 하층 조성물의 에칭 속도가 상층의 에칭 속도 보다 더 큰 경우에도 상부 및 하층을 적층 구조로 형성하여 형성될 수 있다.
이러한 방법으로 기판 위에 형성된 배선에 테이퍼 형상이 부여되기 때문에, 배선 위에 형성된 절연막의 단차 피복력이 개선되어 절연 브레이크다운 전압의 열화, 및 하층 배선이 다른 배선 (또는 상부 배선)에 의해 위에 겹쳐지는 부분에서 CVD 절연막과 같은 박막 (또는 CVD 막)에 형성되어, 이 부분 위에 형성된 드레인 배선 또는 소스 배선의 분리를 유발할 수 있는 크랙과 같은 문제를 해결할 수 있다.
여기에서, 상술된 전기 화학 반응을 이용하는 에칭 처리시, 상층의 두께가 작게 만들어지면, 상층이 기판 면에 대해 수직이거나 역방향으로 테이퍼되게 설정된 측단면을 갖는 경우에도 상층 위에 형성되는 막의 단차 피복력의 이상을 방지할 수 있다.
도 19는 적층막의 에칭된 측단면부의 테이퍼 각도와 적층막의 절연 브레이크다운 전압 간의 관계를 나타내며, 절연막 (실리콘 질화물, 300㎚의 두께)은 Cr-Mo 합금 (20㎚의 두께)의 상층과 Cr(180㎚의 두께)의 하층으로 만들어진 적층막 위에 형성된다. 테이퍼 각도가 작아질 수록, 브레이크다운 전계 (절연 브레이크다운 전계)가 더 커지고, 테이퍼 각도가 60° 이하가 되면, 브레이크다운 전계는 2.5×105V/㎜ 이상이 된다. TFT에 특징적인 검사와 보정 동안에 TFT에 인가된 전계는 최대 2.5×105V/㎜이다. 따라서, 적층막의 에칭된 측단면의 테이퍼 각도는, TFT에 특징적인 검사와 보정 동안에 인가된 최대 2.5×105V/㎜의 전계 (최대 전위차로, 60V)로 인해 비유전 브레이크다운이 절연막에서 발생하지 않도록 260°이하이어야 한다.
도 6은 상층과 하층 간의 두께 비율이 변할 때 게이트 배선부에 형성된 CVD막에 연장되는 크랙의 길이의 변화를 설명하는 도면이다. 수평축은 하층막 두께 a와 상층막 두께 b 간의 비율 a/b를 나타내고, 수직축은 크랙 길이(㎚)를 나타낸다. 도 6의 막의 단면에서, 부호 CL은 크랙을 나타낸다.
도 6에서 나타낸 바와 같이, 상층(2B)의 두께가 하층(2A)의 두께 b 보다 크면, 즉 비율 a/b가 1보다 작지 않으면, 절연막(6)에 의해 CVD막의 게이트선(2)의 피복력이 불완전하여 긴 크랙이 발생한다.
반대로, 비율 a/b가 감소함에 따라, 크랙이 덜 쉽게 발생하고, 비율 a/b가 0.5 보다 크지 않으면, 크랙의 발생은 급격이 감소한다. 비율 a/b는 0.3보다 크지 않으면, 거의 크랙은 발생하지 않고, 게이트와 드레인 간의 브레이크다운 전압이 개선되게 된다.
상층(2B)이 적은 두께를 갖도록 형성되어 비율 a/b가 0.5 이하, 바람직하게는 0.3 이하가 되면, 크랙은 거의 발생하지 않거나 실질적인 면에서 문제가 발생하지 않는 상태가 될 수 있다. 예를 들어, 하층(2A)의 두께가 200㎚로 만들어지면, 거의 크랙이 발생하지 않는 우수한 단차 피복력을 상층(2B)의 두께를 60㎚ 이하로 감소시켜 실현할 수 있다.
상층(2B)의 두께가 작아질 수록, 상층(2B) 위에 형성된 절연막에 미치는 크랙의 영향을 더 감소시킬 수 있다. 전체 기판 위에 박막을 형성하는 데에 필수적인 막 두께가 10㎚ 이상이기 때문에, 상층(2B)의 두께는 10㎚ 이상과 60㎚ 이하 사이인 것이 바람직하다.
순 Cr층과 Cr-Mo 합금층으로 만들어진 적층막 구조의 테이퍼 에칭의 기구를 후술한다.
Cr-Mo 합금층만의 가공 속도, 즉 에칭 속도는 순 Cr층만의 것보다 약 4배 빠르다. 따라서, Cr-Mo 합금층이 순 Cr층 상에 적층되어 다중층 막을 형성하게 되면, 순 Cr층의 측면 에칭이 더 빠르게 진행하고 Cr-Mo 합금층이 순 Cr층 상에 돌출 상태로 남을 것으로 가정된다. 그러나, 실제로, Cr-Mo 합금층의 측면 에칭이 순 Cr층 보다 더 빠르게 진행하고, 그 결과 양호하게 순방향 테이퍼된 형상이 에칭된 측단면에 형성된다. 이것은 단순한 에칭 속도의 차로 인한 것이 아니라, 두 층 간의 전위차에 근거하여 전기 화학 반응이 발생하여 두 층 간의 에칭 속도의 관계가 역전된다는 사실에 의한 것이다.
재료가 특정 용액에 침지되면, 재료의 산화-환원 전위가 용액에서 나타난다. 부식 분위기 용액에서는, 재료의 용해로 인한 산화-환원 전위, 즉 부식 전위가 나타난다. 두 개의 다른 종류의 전극이 동일한 용액에 침지되면, 각 전극은 다른 부식 전위를 나타낸다. 이들 전극이 서로 접속되면, 두 종류의 전극 간에 전위차가 발생하고 이들 사이에 전류가 흐르게 된다. 이 구성을 갈바니 전지로 부르고, 이 전류를 갈바니 전류로 부른다.
이 갈바니 전지에서, 하부 산화-환원 전위에서의 전극이 애노드로서 동작하여, 산화 반응이 애노드의 표면에서 발생하고 이 전극은 이온화 및 용융된다. 한편, 고 산화-환원 전위에서의 전극이 캐소드로서 동작하고, 물의 환원 반응이 캐소드의 측면 상에서 발생하여 수소가 발생한다.
Cr-Mo 합금층과 순 Cr층의 적층 구조가 Cr의 에칭액에 침지되면, 갈바니 전지가 Cr-Mo 합금층과 순 Cr층에 의해 형성되고, 산화-환원 반응이 각 층의 에칭액과 접촉되는 부분에서 발생하므로, 적층되는 두 층 사이의 계면에서 갈바니 전류가 흐르게 된다.
Cr 에칭액에서는, Cr-Mo 합금층의 부식 전위가 순 Cr층의 것 보다 약 20㎷ 작기 때문에, Cr-Mo 합금층과 순 Cr층은 애노드와 캐소드로 각각 작용하므로, 갈바니 전류는 두 층을 통해 흐르게 된다.
Cr-Mo 합금층과 순 Cr층 각각에는, 에칭으로 불리는 산화 반응이 예를 들어, 다음 화학식 1 또는 화학식 2에 의해 나타낸 바와 같이 자연히 발생하게 된다.
Cr → Cr3++ 3e
Mo → Mo3++ 3e
애노드로서 작용하는 Cr-Mo 합금층의 측면 상에는, 화학식 1 및 화학식 2에 의해 나타낸 산화 반응, 즉 에칭 반응이 가속화된다. 한편, 캐소드로서 작용하는 순 Cr층의 측면 상에는, 통상 물의 환원 반응으로 인한 수소 가스가 발생하지만, 부가적으로, 화학식 1에 의해 나타낸 Cr의 산화 반응인 에칭 반응이 발생한다. 이 경우, Cr의 에칭 속도는 다음 화학식 3에 의해 나타낸 바와 같이 Cr 이온을 부분 환원함으로써 억제된다.
Cr3++ 3e → Cr
상술한 전기 화학 반응은 상층인 Cr-Mo 합금층의 에칭이 완료되는 순간에 시작하고, 아래에 놓인 순 Cr층과 위에 놓인 Cr-Mo 합금은 에칭액과 접촉하게 된다. 다시 말해, 그 두께 방향으로의 Cr-Mo 합금층의 에칭 완료시, 위에 놓인 Cr-Mo 합금층의 측면 에칭이 가속화된다. 결과적으로, 계면 부근인 Cr-Mo 합금층 부분이 가장 빠르게 에칭되어 수축된다.
계면에 근접하는 아래 놓인 순 Cr의 일부가 에칭액과 접촉하게 되기 때문에, 에칭액은 그 이룹 내로 침투하여 Cr층의 에칭이 진행되게 된다. 따라서, 에칭 반응은 Cr-Mo 합금층과의 계면에 근접하는 아래 놓인 순 Cr층의 일부에서 더 빠르게 진행하므로, 측단면을 순방향 테이퍼된 형상으로 가공한다.
Cr-Mo 합금층과 순 Cr층과의 전위차가 적층막의 계면에서 가장 크고, 계면으로부터의 간격이 커짐에 따라 전위차가 작아진다. 따라서, 상층의 Cr-Mo 합금의 산화 반응이 이것의 상부(레지스트)로 감에 따라 더 작아지기 때문에, Cr-Mo 합금층의 측면 에칭 속도가 작아진다. 따라서, Cr-Mo 합금층의 측단면 에지는 약간 반대로 테이퍼되거나 거의 수직인 형상으로 형성된다.
순 Cr층과 Cr-Mo 합금층의 단순 적층의 측단면 형상은 (1) 상층의 측면 에칭 속도의 크기와 (2) 하층의 측면 에칭 속도의 크기 사이의 관계에 의해 통상 결정되고, 본 발명은 상술한 항목 (1)과 (2)에 부가하여, (3) 에칭액에 부식 전위차 조정액을 첨가하여 계면의 측면 에칭을 조절할 수 있게 한다. 에칭액이 세륨 함유 암모늄 질산염이면, 질산이 부식 전위차 조정액으로서 적당하다.
종래 기술에서는, 특히 단일층인 경우, 측면 에칭 속도 (1)는 레지스트와 막 간의 계면 내로의 에칭액의 투과로 결정되고, 측면 에칭 속도 (2)는 막 자체의 측면 에칭 속도와 베드의 계면의 측면 에칭 속도에 의해 결정된다. (1)의 경우, 레지스트와 막 간의 계면 내로의 에칭액의 침투는 레지스트와 막 간의 부착력에 따라 크게 좌우되므로, 디스플레이 스크린의 크기가 커짐에 따라, 레지스트에의 부착력을 균일하게 조절하기가 더 어려워진다. 다시 말해, 측면 에칭 속도는 부착력이 더 작은 위치에서 더 커진다. 따라서, 테이퍼 형상은 기판 내에서 불균일하게 된다.
반대로, 본 발명에 따르면, 항목 (1) 및 (2)에 부가하여 항목 (3)을 도입함으로써, 적층된 재료의 산화 환원 전위만을 이용하여 테이퍼 형상을 조절할 수 있다. 따라서, 레지스트에의 접착력의 면내 분포가 큰 (1)의 경우에도, 그 영향은 완전히 제거될 수 있으며 적층의 측단면 형상은 기판의 면적과 상관 없이 그 면에서 균일하게 조절될 수 있다.
도 7은 순 Cr의 부식 전위에서의 Mo 및 세륨 함유 질산염의 수용액 내의 Cr-Mo의 함량을 변경하여 측정된 변화의 결과를 설명하는 도면이다.
부식 전위는 순 Cr에 대해, 즉 Mo 함량이 0일 때 1,100㎷이고, 50wt.%의 Mo을 함유하는 Cr-Mo 합금, 즉 Cr50Mo 합급에 대해서는 1,080㎷이다. 이 둘 간의 전위차를 이용하여, 도 4에서 나타낸 테이퍼-에칭을 실행할 수 있다. 부수적으로, 순 Mo의 부식 전위는 360㎷만큼 낮으므로 Cr-Mo 합금의 부식 전위는 고 Mo 함량에 대해 더 작아진다.
도 8은 순 Cr에 결합되는 Cr-Mo 합금의 조성이 변할 때의 테이퍼 각도의 변화를 설명하는 도면이다.
Mo 함량이 도시된 바와 같이, 0일 때, 즉 순 Cr인 경우, 배선은 Cr만으로 만들어져 테이퍼 각도가 90도 (또는 기판면에 대해 수직)가 된다. Cr-50Mo인 경우, 테이퍼 각도는 약 60도가 된다. 테이퍼 각이 더 작아짐에 따라, CVD 막과 배선 막의 피복력은 더 좋아지지만, 측면 에칭양은 더 많아지고 패터닝의 정밀도는 더 작아진다. 따라서, 테이퍼 각도는 필요에 따라 10-60도 범위에서 선택된다.
이제까지 설명한 상술된 기술적 항목에 기초한 본 발명에 따르면, 부식 전위차 조정액을 에칭액에 첨가하여, 계면의 측면 에칭을 조절하고 또한 기판면 내의 테이퍼 각도의 분포를 크게 개선할 수 있다. 에칭액이 세륨 함유 암모늄 질산염인 경우, 질산이 부식 전위차 조정액에 적합하다.
포토레지스트와 금속 박막 간의 간극 내로의 에칭액의 투과를 이용하는 테이퍼인 경우, 테이퍼 각도가 분산되므로 포토레지스트와 금속 박막 간의 부착력의 계면 분산이 중심부와 주변부 사이에서 배가되게 된다. 반대로, 본 발명의 경우에는, 상술한 부식 전위차가 이용되는 재료에 의해 결정된다. 상층막과 하층막과의 전위차를 이용하는 본 발명에 따르면, 에칭 처리의 테이퍼 각도의 면내 분산이 79% 이내로 제한될 수 있다.
도 9는 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 부식 전위의 변화를 설명하는 도면이다. 도 9에서, 기호 △는 순 Cr의 경우를 나타내고, 기호 □는 Cr-30Mo의 경우를 나타내고, 기호 ◇는 Cr-50M의 경우를 나타낸다. 부수적으로, 부식 전위는 Ag-AgCl의 부식 전위에 근거한 것이다. 도 9는 순 Cr의 경우 높지만, Cr-30Mo 및 Cr-50Mo의 경우 낮다.
도 10a 및 도 10b 각각은 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 갈바니 전류의 변화를 설명하는 도면이다. 도 10a는 순 Cr 및 Cr-30Mo의 쌍에 대한 갈바니 전류의 변화를 나타내는 반면, 도 10b는 순 Cr 및 Cr-50Mo의 쌍에 대한 갈바니 전류의 변화를 나타낸다.
도 10a 및 도 10b에서 볼 수 있는 바와 같이, 첨가되는 질산의 양이 증가함에 따라, 갈바니 전류가 증가하고, 즉 순 Cr과 Cr-Mo간의 부식 전위차가 증가한다.
도 11은 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 갈바니 전압의 변화를 설명하는 도면이다. 도 10a는 순 Cr 및 Cr-30Mo의 쌍에 대한 갈바니 전압의 변화를 나타내고, 도 10b는 Cr 및 Cr-50Mo의 쌍에 대한 갈바니 전압의 변화를 나타낸다.
도 11로부터 알 수 있는 바와 같이, 첨가된 질산의 양이 증가함에 따라, 갈바니 전압차, 즉 Cr과 Cr-Mo 합금 간의 부식 전위차는 증가하게 된다. 대향 전극이 Cr로 만들어지고 샘플 전극이 Cr-Mo 합금으로 만들어지고 두 전극은 단락되어 동일한 테스트 용액 내에 침지되면, 갈바니 전위를 보상하는 갈바니 전류가 전극 간에서 흐르고, 전극 간의 부식 전위차는 Cr의 부식 전위와 Cr-Mo 합금의 전위 사이에 거의 중간 값을 갖는다. 부식 전위차는 첨가된 질산 양이 증가함에 따라 증가한다.
도 12는 세륨 함유 암모늄 질산염에 첨가된 HNO3의 양에 대한 여러 적층막의 에칭된 측단면의 테이퍼 각도의 변화를 설명하는 도면이다. 도 12에서, 기호 ◇는 Cr/Cr-30Mo의 적층막의 테이퍼 각도를 나타내는 한편, 기호 □는 Cr/Cr-50Mo의 적층막의 테이퍼 각도를 나타낸다.
도 12에서 나타낸 바와 같이, 적층막은 Cr/Cr-30Mo 또는 Cr/Cr-50Mo이든간에, 부식 전위차 조정액 (HNO3)가 첨가되지 않은 에칭된 측단면의 테이퍼 각도는 기판에 관련하여 60°이하로 떨어지지 않는다.
반대로, 부식 전위차 조정액 (HNO3)가 5vol.%만큼 첨가되면, Cr/Cr-30Mo 및 Cr/Cr-50Mo의 각 테이퍼 각도는 56°및 48°가 된다. 첨가된 부식 전위차 조정액 (HNO3)의 양이 10vol.%로 만들어지면, Cr/Cr-30Mo 및 Cr/Cr-50Mo의 각 테이퍼 각도는 52° 및 46°가 되고; 첨가되는 양이 20vol.%이면, 각 테이퍼 각도는 48° 및 44°가 되고; 첨가양이 40vol.%이면, 각 테이퍼 각도는 45° 및 45°가 된다. 첨가양이 40vol.%이면, 각 테이퍼 각도는 16° 및 15°가 된다.
테이퍼 각도의 감소 현상은 0vol.% 내지 40vol.%의 농도 범위 및 40vol.%를 초과하는 농도 범위에서 상술된 전기 화학 반응에 의해 영향을 받고, 질산의 영향은 레지스트/박막 계면 내로 투과하는 강한 삼투압을 갖는 질산의 효과와 상술한 전기 화학 반응의 효과가 결합되어 테이퍼 각도를 급격히 저감시킨다.
질산의 첨가로 테이퍼링을 실행하는 기술이 이제까지 있었지만, 이 기술은 레지스트/박막 계면에 대해 질산의 강한 삼투압만을 이용하는 것이지만, 부식 전위차 조정액으로서 질산을 이용하지는 않는다. 본 발명은 부식 전위차 조정액으로서 질산을 이용하는 데에 특징이 있다. 이런 방법으로 부식 전위차 조정액을 에칭액에 첨가하여, 60°이하의 테이퍼 각도를 형성할 수 있다.
도 13a 및 도 13b는 세륨 함유 암모늄 질산염만이 에칭액으로 사용될 때 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상을 복사한 도면이다. 도 13a는 Cr/Cr-30Mo 적층막의 단면의 에칭 상태를 나타내는 한편, 도 13b는 Cr/Cr-50Mo 적층막의 단면의 에칭 상태를 나타낸다. 도 13a 및 도 13b 각각에서, 기호 SUB는 기판을 나타내고, 기호 R은 레지스트를 나타낸다.
도 14a 및 도 14b는 부식 전위차 조정액으로서 10vol.%의 질산 (HNO3)이 에칭액으로 작용하는 세륨 함유 암모늄 질산염에 첨가될 때, 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상을 복사한 도면이다. 도 14a는 Cr/Cr-30Mo 적층막의 단면의 에칭 상태를 나타내는 한편, 도 14b는 Cr/Cr-50Mo 적층막의 단면의 에칭 상태를 나타낸다. 도 14a 및 도 14b 각각에서, 기호 SUB는 기판을 나타내고, 기호 R은 레지스트를 나타낸다.
도 13a 및 도 13b, 및 도 14a 및 도 14b 사이의 비교로부터 알 수 있는 바와 같이, 도 13a 및 도 13b에서 나타낸 예에서, 이들의 에칭된 측단면의 테이퍼 각도는 모두 60° 이하로 떨어지지만, 도 14a 및 도 14b에서 나타낸 예에서는, 베드막 Cr과 상부막 Cr-Mo 사이의 부식 전위차가 부식 전위차 조정액의 작용으로 인해 증가하고 전기 화학 반응이 가속화되고, 여기에서 예시 a와 b의 에칭된 측단면의 각 테이퍼 각도는 52° 및 46° 만큼 작아진다.
도 15a 및 도 15b는 부식 전위차 조정액으로서 60vol.%의 질산(HNO3)이 에칭액으로서 작용하는 세륨 함유 암모늄 질산염에 첨가될 때, 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상을 복사한 도면이다. 도 15a는 Cr/Cr-30Mo 적층막의 측단면의 에칭 상태를 나타내는 한편, 도 15b는 Cr/Cr-50Mo 적층막의 측단면의 에칭 상태를 나타낸다.
도 15a 및 도 15b에서 나타낸 예시 a와 b에서, 이들의 에칭된 측단면의 각 테이퍼 각도는 전기 화학 반응에 대한 부식 전위차 조정액의 가속 효과에 부가하여, 질산(HNO3)의 레지스트/Cr-Mo 박막 계면에의 투과 작용으로 인해 16° 및 15°만큼 작아지게 된다.
적층막 각각의 에칭된 측단면의 테이퍼 각도가 45°이하이면, 위에 놓인 Cr-Mo 합금층의 테이퍼 각도는 직각 테이퍼 각도가 된다.
상술한 바와 같이, 본 발명에 따르면, 부식 전위차 조정액을 에칭액에 첨가함으로써, 기판과 에칭된 측단면의 테이퍼 각도를 60° 이하로 할 수 있으므로, 양호한 단차 피복력을 갖는 박막 전극 배선을 가능하게 한다.
본 발명이 역 스태거형 TFT의 게이트 배선의 형성에 적용되면, 게이트 배선 위에 형성되는 절연막 (또는 게이트 절연막), Si-반도체 막 또는 SiN의 드레인 배선 등의 단차 피복력이 개선되어 브레이크다운 전압을 증가시키고 드레인 배선의 분리와 같은 결함의 비율을 저감시킨다.
더구나, 첨가된 Mo을 함유하는 상층은 불화물을 보유하고 산화 분위기에서 산화되기 어려우며, 플루오르 함유 가스로 건식 에칭되므로, 전극 위의 다른 전극과의 접촉이 만족스럽게 유지될 수 있다.
부식 전위차를 조절할 수 있는 질산 이외의 어떤 액체라도 부식 전위차 조정액으로서 사용될 수 있다. 예를 들어, 수소 과산화물 함유 물이나 과염소산이 세륨 함유 암모늄 질산염의 수용액에 첨가되면, Cr과 Cr-Mo간의 부식 전위차 조절되어 적층막의 에칭된 측단면의 테이퍼 각도를 60°이하로 할 수 있다.
도 1은 본 발명에 따른 액정 표시 장치의 필수 구조를 설명하는 부분 단면도.
도 2는 본 발명에 따른 액정 표시 장치의 필수 구조를 설명하는 부분 상면도.
도 3a 내지 도 3c는 본 발명에 따른 액정 표시 장치를 제조하는 공정의 일 예를 설명하는 개략 단계도.
도 4d 내지 도 4f는 도 3a 내지 도 3c에 뒤이어서 본 발명에 따른 액정 표시 장치를 제조하는 공정의 예를 설명하는 개략 단계도.
도 5는 상층과 하층 간의 부식 전위차로 에칭이 전기 화학 반응로 진행되고 있는 상태를 설명하는 개략도.
도 6은 상층과 하층간의 두께 비율이 변할 때 게이트 배선부에 형성된 CVD 막에 연장되는 크랙의 길이 변화를 설명하는 도면.
도 7은 세륨 함유 질산염의 수용액에서 Mo의 함양을 변화시켜 순(pure) Cr 및 Cr-Mo의 부식 전위의 변화를 측정한 결과를 설명하는 도면.
도 8은 순 Cr과 결합된 Cr-Mo 합금의 조성이 변할 때의 테이퍼 각도의 변화를 설명하는 도면.
도 9는 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 부식 전위 변화를 설명하는 도면.
도 10a 및 도 10b는 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 갈바니 전류의 변화를 설명하는 도면.
도 11a 및 도 11b는 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 갈바니 전류의 변화를 설명하는 도면.
도 12는 세륨 함유 암모늄 질산염에 첨가되는 HNO3의 양에 대한 여러 적층막의 에칭된 측단면의 테이퍼 각도의 변화를 설명하는 도면.
도 13a 및 도 13b는 세륨 함유 암모늄 질산염만이 에칭액으로 사용될 때 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상을 복사한 도면.
도 14a 및 도 14b는 부식 전위차 조정액으로서 10vol.%의 질산 (HNO3)이 에칭액으로 작용하는 세륨 함유 암모늄 질산염에 첨가될 때 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상을 복사한 도면.
도 15a 및 도 15b는 부식 전위차 조정액으로서 60vol.%의 질산 (HNO3)이 에칭액으로 작용하는 세륨 함유 암모늄 질산염에 첨가될 때 여러 Cr/Cr-Mo 적층막의 에칭 상태를 주사 전자 현미경으로 포토그래핑하여 얻은 화상에서 카피한 도면.
도 16은 본 발명에 따른 배향막을 사용하여 액티브 트릭스형 액정 표시 장치의 전체 구조를 설명하는 확대 사시도.
도 17은 도 16에서 나타낸 액정 표시 장치를 구성하는 TFT 기판의 일 화소 부근의 배선 구조를 설명하는 개략도.
도 18은 종래 기술의 액정 표시 장치의 구성예의 TFT 부근의 구조를 설명하는 부분도.
도 19은 적층막의 에칭된 측단면 에지의 테이퍼 각도와 상기 적층막의 상층인 절연막의 절연 브레이크다운 전계 사이의 관계를 설명하는 도면.
<도면의 주요 부분에 대한 간단한 설명>
1 : TFT 기판
1' : 필터 기판
2 : 주사 신호선(게이트 선(전극))
3 : 비디오 신호선 (드레인선(전극))
4 : 소스선(전극)
5 : 화소 전극
6 : 절연막
7 : 반도체층
7A : 컨택트층
8 : 보호막
8a : 컨택트 홀
9 : 컬러 필터
10 : 블랙 매트릭스
11 : 평탄층
12 : 공통 전극
20 : 포토레지스트
20a : 포토 마스크
본 발명은 그 실시예를 참조하여 이하 상세히 설명한다.
도 1은 본 발명에 따른 액정 표시 장치의 필수 구조를 설명하는 부분 측단면도이고, 도 2는 이것의 필수 구조를 설명하는 부분 평면도이다. 도 11에서와 같이, 참조 부호 1은 TFT 기판을; 부호 1'는 필터 기판을; 부호 2는 주사 신호선 (게이트 선(전극))을; 부호 3은 비디오 신호선 (드레인선(전극)); 부호 4는 소스선(전극)을; 부호 5는 화소 전극을; 부호 6은 절연막을; 부호 7은 반도체층을; 부호 7A는 컨택트층을; 부호 8은 보호막을; 부호 8a는 컨택트 홀을; 부호 9는 컬러 필터를; 부호 10은 블랙 매트릭스를; 부호 11은 평탄층을; 부호 12는 공통 전극을; 부호 TFT는 박막 트랜지스터를; 부호 Cadd는 용량 부가 소자를; 부호 LC는 액정을 나타낸다. 더구나, 참조 부호 3A 및 3B, 및 4A 및 4B는 각각 드레인 전극(3)과 소스 전극(4)를 구성하는 Cr-Mo 합금층과 순 Cr의 적층부를 나타낸다. 참조 부호 2A 및 2B는 게이트 전극(2)을 구성하는 제1 층(또는 하층) 및 제2 층(또는 상층)을 나타낸다.
게이트 전극(2) 중에서, 하층(2A)은 순 Cr층인 반면 상층(2B)은 Cr-Mo 합금층이다. 또한, 하층(2A)에는 180㎚의 두께가 주어지는 한편 상층(2B)에는 20㎚의 두께가 주어지고, 배선의 측단면은 테이퍼각 60°이하로 거의 순방향 테이퍼된다. 여기에서, 상층(2B)의 측단면은 도 1에서 나타낸 바와 같이, 기판면에 수직으로 형상되어 있지만, 전체 배선이 순방향으로 테이퍼된 형상에 대해 실질적인 영향을 거의 주지 않도록 동일한 두께를 갖는다.
게이트 신호선(2)에는 만족스럽게 순방향 테이퍼된 순 Cr의 제1 층을 갖는 적층 구조가 제공되기 때문에, 드레인 전극(3)과 소스 전극(4)이 파손되는 것을 방지할 수 있으며 절연막(6)에 크랙이나 핀홀이 형성되는 단점을 방지할 수 있다. 또한, 기판과 접촉하는 하층이 순 Cr층으로 만들어지기 때문에, 게이트 전극(2)과 기판 사이의 접착력이 증진되어 열응력 등으로 인한 배선의 분리를 방지할 수 있다.
이렇게 게이트 전극(2)을 갖는 기판(1)의 표면 전부 위에는, 이하에서 설명되는 바와 같이 게이트 전극(2)과 드레인 전극(3)과 소스 전극(4) 사이의 층 절연을 실행하도록 절연막(6)으로서 실리콘 질화물(SiN) 막이 형성되어 있다.
게이트 전극(2), 드레인 전극(3) 및 소스 전극(4)에 의해 형성되는 화소 영역의 일 코너에서의 절연막(6) 위에는, 박막 트랜지스터 TFT가 형성되어 있다. 이 박막 트랜지스터 TFT를 형성하는 영역에는, 절연막(6)의 상층으로서 형성되어 있으며, 게이트 전극(2) 위에 위치된 바와 같이 절연막(6)의 표면 상에는 게이트 전극(2)와 교차하는 아모퍼스 실리콘(a-Si)로 만들어진 반도체층(7)이 형성되어 있다.
더구나, 이 반도체 층(7)은 소스 전극(4)을 형성하는 영역의 하층으로서 작용하도록 형성되어 있다. 반도체 층(7) 위의 소스 전극(4)의 적층 구조는 그 자체와 교차 게이트 전극(2) 사이의 용량을 감소시키고 벤칭(benching)을 방지하기 위해 제공된다.
여기에서, 드레인 전극(3) 및 소스 전극(4)과 반도체층(7)의 표면의 계면에는, 반도체층(7)을 고농도의 불순물로 도핑하여 만든 컨택트층(7A)이 형성되어 있다. 이 고농도 불순물층은, 반도체층(7)이 형성되는 경우 후에 형성되는 전극(3 및 4)으로부터 노출되는 바와 같이, 마스크로서 전극(3 및 4)를 이용하여 불순물층을 에칭하여 반도체층(7) 전부 위에 형성되어 있다.
더구나, 드레인 전극(3) 및 소스 전극(4)은 동일한 단계에서 동일한 재료로형성된다. 이 재료는 게이트 전극(2)과 공유되는 적층 배선을 예로 들 수 있다. 다른 예로는 Cr과 Mo의 단일 합금층일 수 있다.
한편, 도 2에서 나타낸 바와 같이, 소스 전극(4)은 화소 전극(5)을 형성하는 영역 까지 연장되어 이 연장부에서 화소 전극(5)와 접촉한다.
여기에서, 소스 신호선(4)은 드레인 전극(3)과 공유되는 재료로 만들어지며, Cr-Mo 합금의 층(3B 및 4B) 및 Cr의 층(3A 및 4B)의 적층 구조로 형성되어 있다. 또한, Cr과 Mo의 합금층은 상술한 Cr-30Mo 및 Cr-50Mo 중 하나에 제한되지는 않는다.
이렇게 가공된 기판(1)의 표면 전체 위에는, 예를 들어 박막 트랜지스터 TFT와 액정의 직접적인 접촉을 방지하기 위해서, 실리콘 질화물(SiN)막으로 만들어진 보호막(8)이 형성되어 있다. 이 보호막(8)에는, 소스 전극(4)의 연장 부분을 노출시키기 위한 컨택트 홀(8A)이 형성되어 있다.
보호막(8)의 상측면의 화소 영역에는, 예를 들어 ITO 막으로 만들어진 화소 전극(5)이 형성되어 있다. 이 화소 전극(5)은 컨택트 홀(8A)을 통해 소스 전극(4)과 전기적으로 접속될 수 있다.
이 경우, 화소 전극(5)은 박막 트랜지스터 TFT를 구동하기 위해 게이트선 (전극; 2)과는 다른 인접 게이트선(전극; 2')으로 부분 연장되어 있다. 결과적으로, 용량성 부가층 Cadd는 화소 전극(5)와 인접 게이트 전극(2') 사이에 끼워진 절연막(6)으로 이루어진 적층 구조의 비유전막, 및 보호막(8)으로 구성되어 있다.
여기에서, 이렇게 여러 막을 갖는 기판(1)은 도 1에서 나타낸 바와 같이, 액정 LC에 의해 다른 기판(투명 기판; 1')에 접착된다. 블랙 매트릭스(10)에 의해 형성되는 복수의 컬러 필터(9) 및 이들 컬러 필터(9)을 피복하는 평탄층(11)을 통해 개별의 화소 영역 사이에서 공유되는 공통 전극(12)이 액정 LC 상의 기판(1)의 다른 측면 상에 ITO에 의해 형성되어 있다.
이제까지 설명한 구성에 의하면, 드레인선(전극)과 소스선(전극)의 분리 및 단락이 저감되어 매우 유용한 액정 표시 장치를 제공할 수 있다.
본 발명에 따른 액정 표시 장치를 제조하는 공정의 일 예를 도 1 내지 도 4를 참조하여 이하 설명한다.
도 3a 내지 도 3c 및 도 4d 내지 도 4f는 본 발명에 따른 액정 표시 장치를 제조하는 공정의 일 예를 설명하는 개략적인 단계도이며, 도 1 및 도 2와 동일한 참조 부호는 동일한 부분을 나타낸다.
먼저, 순 Cr의 제1 층(하층)이 스퍼터링법 등을 이용하여 유리 기판(1)의 주요 표면 전부 위에 180㎚의 두께를 갖도록 성막된다 (도 3a에서 나타낸 바와 같음).
다음에, 제1 상층 위에 20㎚의 두께를 갖는 제2 층(상층; 2B)을 스퍼터링법 등에 의해 형성하도록 Cr-50Mo 합금층을 성막하여 (도 3b에서 나타낸 바와 같음) 주로 Cr 배선의 적층 구조를 형성한다. 이 적층 구조는 게이트선(전극; 2)을 제공한다.
위에 놓인 Cr-Mo 합금에 함유된 Mo의 함량을 50wt.% 이하로 감소시켜, 헥사메틸디실라잔과 같은 실리콘 결합제에 의한 레지스트 부착 강화제를 이용하지 않고레지스트 부착력을 증가시킬 수 있으므로, 이에 의해 패터닝 정밀도를 저하시키지 않고 공정을 간략화할 수 있다.
포토레지스트(20)가 적층 구조의 상측면 전부 위에 도포되고 (도 3c에서 나타낸 바와 같음) 게이트 전극(2)와 일체로 형성되는 박막 트랜지스터 TFT의 게이트 전극 단자(2C) 등의 패턴을 갖는 포토 마스크(20a)을 통해 선택적으로 노출된다.
그 후에, 포토레지스트(20)는 게이트 전극(2), 게이트 전극 단자(2C) 등을 형성하도록 그 이외의 영역에 대응하는 부분이 제거되고 (도 4d에서 나타낸 바와 같음), 이로 인해 제거된 부분의 적층 구조가 노출된다.
잔여의 포토레지스트(20)를 마스크로서 사용하여, 노출된 적층 구조가 에칭 처리를 위해 에칭액에 침지된다. 이 에칭액은 질산이 부식 전위차 조정액으로서 첨가되는 세륨 함유 암모늄 질산염의 수용액을 사용한다. 이 에칭 처리시, 도 7과 관련하여 이미 설명한 바와 같이 적층 구조를 만드는 상층과 하층이 각각 위에 놓이는 Cr-50Mo 합금층과 아래 놓이는 순 Cr층에 대해 1.080㎷ 및 1,110㎷의 부식 전위를 가지므로, 전위차 20㎷가 만들어진다. 부식 전위차 조정액으로서 질산을 첨가하면, 도 9 내지 12에 관련하여 이미 설명한 바와 같이 전기 화학 반응이 가속화되고, 상층의 부식 전위를 하층의 것보다 낮게 만들게 되면, 낮은 부식 전위를 갖는 상층이 하층보다 더 높은 속도로 전기 화학 반응에 의해 에칭될 수 있어 (도 4c에서 나타낸 바와 같음) 게이트 전극(2)의 두 측단면이 기판에 대해 테이퍼각 60° 이하의 만족스러운 순방향 테이퍼각을 제공할 수 있게 한다. 이 때, 상층의 측단면은 기판 면에 대해 수직이거나 역방향으로 테이퍼되게 설정되어 있기 때문에, 하층보다 상층을 더 얇게 하는 것이 바람직하다. 예를 들어, 상층을 20㎚의 두께로 하는 반면 하층을 180㎚의 두께로 한다.
이 에칭 처리의 종료 후에, 포토레지스트(20)를 제거하여 (도 4f에서 나타낸 바와 같음) 게이트선(2), 게이트선 단자(2C) 등을 에칭 처리 후에 남겨진 적층막으로 형성한다.
이렇게 상술한 단계에 의해 형성된 게이트선(2) 및 게이트선 단자(2C)을 갖는 기판(1)이 다음의 단계에 의해 박막 트랜지스터 TFT를 형성하도록 가공된다.
먼저, 상술한 단계에 의해 형성된 게이트선(2) 및 게이트선 단자(2C)를 갖는 기판(1)이 예를 들어 CVD법을 이용하여, 실리콘 질화물로 만들어진 절연막(6), i형 아모퍼스 Si(a-Si)로 만들어진 반도체층(7) 및 n형 불순물로 도핑된 아모퍼스 Si 반도체 컨택트 층(7A)으로 그 주요 면 전부 위에 순차적으로 형성된다.
이 경우, 제조 공정은 n형 불순물로 도핑된 절연층(6), 반도체 층(7) 및 반도체 컨택트층(7A)을 연속적 방식으로 순차적으로 형성함으로써 간단해질 수 있다. 도 1에서 나타낸 게이트선(1C)이 이 때에 모두 적층되기 때문에, 게이트선(1c) 위에서 CVD에 의해 형성된 게이트 절연막의 피복력이 개선되어 게이트 절연막 위에 형성되는 드레인선이나 소스선과 게이트선 간의 단락이나 분리 및 게이트 절연막의 결함을 방지할 수 있다.
이 때, 포토레지스트 막은 n형 불순물로 도핑된 반도체 컨택트층(7A)의 상측면 전체에 도포되며 박막 트랜지스터 TFT의 패턴을 갖는 포토마스크를 통해 선택적으로 노출된다.
그 후, 포토레지스트 막이 박막 트랜지스터 TFT를 형성하기 위한 영역 이외의 부분을 제거하도록 만들어져, 그 제거 부분에서 n형 불순물로 도핑된 반도체 컨택트층(7A)의 상측면을 노출시킨다.
잔여의 포토레지스트 막이 마스크로서 사용되어 이 마스크로부터 노출된 반도체 컨택트층(7A), 및 아래 놓인 반도체층(7)을 선택적으로 에칭한다.
이 경우, 반도체층(7) 아래 위치된 절연막(6)이 에칭되지 않고 남겨진다.
그 결과, 박막 트랜지스터 TFT를 형성하는 영역에는, 게이트 절연층으로 실리콘 질화막, i형 아모퍼스 Si 반도체층, 및 컨택트층으로 n형 불순물로 도핑된 아모퍼스 Si 반도체층이 순차적으로 형성되어 있다.
뒤이어 형성된 소스선(4) 아래에는, n형 불순물로 도핑된 반도체 컨택트층(7A), 및 반도체층(7)의 적층 구조가 형성되어 있다.
이렇게 가공된 기판(1)의 주요 표면 전부 위에는, Cr-Mo 합금층과 순 Cr층의 적층 구조가 예를 들어 스퍼터링법에 의해 형성되어 있다. 이 적층 구조는 소스선(4), 드레인선(3), 드레인선 단자(3B) 등을 포함하는 패턴을 갖는 포토마스크를 통해 포토레지스트를 선택적으로 노출시킨다.
그 후에, 포토레지스트막은 소스선(4), 드레인선(3), 드레인선 단자(3B) 등을 형성하기 위한 영역 이외의 영역에 대응하는 포토레지스트막을 제거하도록 만들어져, 제거된 부분에서 상술한 합금막을 노출시킨다.
잔여의 포토레지스트막을 마스크로서 사용하여, 이 마스크로부터 노출된 합금층을 선택적으로 에칭한다.
그 결과, 소스선(4), 드레인선(3), 드레인선 단자(3B) 등이 남은 합금층으로 형성된다.
더구나, 박막 트랜지스터 TFT를 형성하기 위한 영역에 형성된 반도체층(7) 위에 놓이며 n형 불순물로 도핑되는 반도체 컨택트층(7A)이 소스선(4)과 드레인선(3)을 마스크로서 사용하여 선택적으로 에칭된다. 그 결과, 남겨져 n형 불순물로 도핑된 반도체 컨택트층(7A)이 소스선(4)과 드레인선(3) 사이의 반도체 층(7)의 계면에만 형성되어 반도체 컨택트층(7A)으로서 기능하게 된다.
다음에, 상기 각 공정에서 가공된 기판(1)의 주표면의 전역에 실리콘 질화물의 보호막(8)을, 예를 들면, 플라즈마 CVD법에 의해 형성한다. 이 때, 소스선(4)와 드레인선(3)의 측단면의 에지가 하층의 게이트선(2)의 형상을 따라 전체로서 순방향 테이퍼 형상으로 형성되어 있다. 그 결과, 보호막(8)에 의한 단차 피복력이 개선되어 게이트선과 드레인선의 상승부에서의 핀홀 등의 막 결함이 적은 보호막(8)을 얻을 수 있다. 또한, 게이트선과 드레인선이 순방향 테이퍼 형상으로 가공됨으로써, 박막 트랜지스터 TFT의 형성 부분 표면의 단차는 완만하게 된다.더구나, 컨택트홀(8A)이 보호막(8)에 형성된다. 이와 동시에, 드레인선 단자(3B) 위에 형성된 보호막(8) 및 게이트선 단자(2C) 위에 형성된 보호막(8)에 개구가 형성된다.
보호막(8)을 가공하는 데에 사용되는 마스크가 건식 에칭을 실행하도록 이용된다. 그 결과, 게이트선 단자(2C), 드레인선 단자(3B) 및 원하는 영역에서기판(1)의 표면을 노출하도록 절연층(6)에 관통홀을 형성한다. 관통홀을 건식 에칭 가스로 형성할 때, 전극 표면은 오버 에칭 시간 동안 이 가스에 노출된다. 이 소스선 표면이 Cr-Mo 합금층으로 만들어지기 때문에, 불화물이나 염화물이 순 Cr 층의 경우 보다 덜 형성되므로 위에 놓인 ITO막과의 접촉 특성이 현저히 개선될 수 있다.
이렇게 가공된 기판(1)의 표면 전부 위에는, ITO막이 형성되어 있다. 이 ITO 막은 여기에서 140㎚로 예시된 바와 같이 70 내지 300㎚의 두께가 적당하다.
포토레지스트막은 ITO 막의 표면 전부 위에 형성되며, 화소 전극(5), 게이트선, 드레인 전극 단자 등을 포함하는 패턴을 갖는 포토마스크를 통해 선택적으로 노출된다.
다음에, 화소 전극(5), 개별 게이트선 및 드레인선 단자를 형성하기 위한 영역 이외의 부분을 제거하도록 포토레지스트 막이 만들어진다.
잔여의 포토레지스트 마스크가 마스크로 사용되어 마스크로부터 노출된 ITO 막을 선택적으로 에칭한다. 그 결과, 화소 전극(5) 등이 잔여의 ITO 막으로 형성된다.
도 1에서 나타낸 바와 같이 기판(1')은 상술한 개별의 단계에 의해 형성된 원하는 배선과 전극을 갖는 TFT 기판에 접착되고, 그 사이의 간극은 액정 LC로 충전되어 액정 패널을 형성한다. 액정 LC과 접촉하는 액티브막 기판의 표면 상에는, 도시하지는 않았지만, 액정 LC의 분자를 초기에 정렬하기 위한 배향막이 형성되어 있다.
이렇게 준비한 액정 패널을 도 7을 참조하여 설명한 바와 같이, 여러 구성 요소로 조립하여, 액정 표시 장치를 제공한다.
상술한 실시예에서는, 게이트선(2)의 재료로서, 순 Cr이 기판측 층 (제1 층; 하층)으로 이용되는 한편, 단일층 Cr-Mo 합금층이 상층 (제2 층)으로 이용되고, 단일층 Cr-Mo 합금층이 드레인선(3)과 소스선(4) 각각에 대해 사용된다. 그러나, 본 발명은 이 구성에만 제한되는 것은 아니고, 드레인선이 게이트선과 유사한 적층 구조를 가질 수 있으며, 이 경우에 채용된 제조 방법은 게이트선을 제조하는 방법과 유사하다.
상기 특정한 Cr은 단일 또는 합금 상태에서 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등과 같이 본 발명에 의해 주지된 가공 특성을 갖는 배선(전극) 재료의 금속 재료로 대체될 수 있다.
상술된 바와 같이, 본 발명에 따르면, 만족스러운 형상이 특히 박막 트랜지스터 TFT에서 형성된 주사 신호선의 측단면에 제공될 수 있으므로 주사 신호선 위에 놓이는 여러 박막의 크랙, 핀홀 또는 분리와 같은 막의 결함 및 상층과 하층 간의 단락을 방지할 수 있다.
이러한 적층 구조를 채용함으로써 주사 신호선은 순 크롬의 하층과 크롬-몰리브덴 합금의 상층을 갖는 한편, 그 위에 형성된 다른 주사 신호선과 전극 및 금속 박막 간의 컨택트가 개선되게 된다. 기판측 상에 순 크롬을 층으로 이용하게 되면, 기판과의 접착력이 증진되어 막 분리를 방지하는데 그렇지 않으면 뒤이은 가공 단계에서 열 히스테리시스 또는 응력을 야기할 수 있다.
더구나, 하부 배선의 측단면에 테이퍼각 60°이하의 순방향 테이퍼 형상을 부여하게 되면, 박막 트랜지스터 기판의 표면은 액정의 배향 결함 등을 저감시키도록 평탄화되어 우수한 콘트라스트를 갖는 액정 표시 장치를 제공할 수 있다.
여기에서, 본 발명은 실시예와 관련하여 설명된 바와 같이 소위 "종방향 전계형 액정 표시 장치"로 제한되는 것은 아니고, 유사하게 공통 전극이 액티브 트릭스 기판의 측면 상에 형성되는 다른 "횡방향 전계형 액정 표시 장치" 또는 전극 배선 등이 서로 교차하는 교차부를 갖는 다른 유형의 액정 표시 장치, 또는 각종 유사한 반도체 장치에도 적용할 수 있다.

Claims (18)

  1. 절연성 기판 위에 형성된 제1 금속층 및 상기 제1 금속층 위에 형성된 제2 금속층을 포함하는 적층 구조를 갖는 배선을 포함하는 액정 표시 장치에 있어서,
    상기 제2 금속층과 상기 제1 금속층과는 부식 전위(corrosion potential)가 서로 다르며, 이러한 상기 제1 금속층과 상기 제2 금속층간의 부식 전위의 차에 기초하여, 상기 제1 금속층은 상기 절연성 기판의 표면으로부터 상기 제2 금속층의 중심부를 향해 상기 절연성 기판의 표면에 대하여 60°이하의 각도로 연장되는 테이퍼 형상의 측단면을 갖고, 상기 제2 금속층은 상기 절연성 기판의 표면에 대하여 거의 90°로 연장되거나, 상기 제1 금속층의 상기 측단면의 상부 표면으로부터 상기 제2 금속층의 상부 표면을 향하여 연장하되, 상기 절연성 기판의 표면에 대하여 90°이상의 각을 이루며 상기 제2 금속층의 중심부로부터 멀어지는 방향으로 연장되는 측단면을 가지며, 상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 1/2 이하인 것을 특징으로 하는 액정 표시 장치.
  2. 절연성 기판 위에 형성된 제1 금속층 및 상기 제1 금속층 위에 형성된 제2 금속층을 포함하는 적층 구조를 갖는 배선을 포함하는 액정 표시 장치에 있어서, 상기 제2 금속층과 상기 제1 금속층은 부식 전위가 서로 다르고, 상기 제1 금속층은 상기 절연성 기판의 표면으로부터 상기 제2 금속층의 중심부를 향해 상기 절연성 기판의 표면에 대하여 60°이하의 각도로 연장되는 테이퍼 형상의 측단면을 가지며, 상기 제2 금속층은 상기 절연성 기판의 표면에 대하여 대략 90°로 설정된 측단면을 가지며, 상기 제2 금속층 두께는 상기 제1 금속층 두께의 1/2 이하인 것을 특징으로 하는 액정 표시 장치.
  3. 절연성 기판 위에 형성된 제1 금속층 및 상기 제1 금속층 위에 형성된 제2 금속층을 포함하는 적층 구조를 갖는 배선을 포함하는 액정 표시 장치에 있어서, 상기 제2 금속층과 상기 제1 금속층은 부식 전위가 서로 다르고, 상기 제1 금속층은 상기 절연성 기판의 표면으로부터 상기 제2 금속층의 중심부를 향해 상기 절연성 기판의 표면에 대하여 60°이하의 각도로 연장되는 테이퍼 형상의 측단면을 갖고, 상기 제2 금속층은 상기 제1 금속층의 상기 측단면의 상부 표면으로부터 상기 제2 금속층의 상부 표면을 향하여 연장하되, 상기 절연성 기판의 표면에 대하여 90°이상의 각도를 이루며 상기 제2 금속층의 중심부로부터 멀어지는 방향으로 연장되는 측단면을 가지며, 상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 1/2 이하인 것을 특징으로 하는 액정 표시 장치.
  4. 주사 신호선, 비디오 신호선 및 전극을 포함하는 복수의 배선, 및 상기 주사 신호선과 상기 비디오 신호선에 접속되어 화소 동작의 온/오프를 제어하는 액티브 소자를 구비한 한 쪽 기판; 적어도 하나의 컬러 필터를 포함하는 다른 쪽 기판; 및 상기 한 쪽 기판과 상기 다른 쪽 기판 사이의 간극에 채워진 액정을 포함하는 액정 표시 장치에 있어서,
    임의의 상기 배선 또는 상기 전극이, 상기 한 쪽 기판 위에 형성되고 크롬(chromium)을 주성분으로 하는 제1 금속층, 및 상기 제1 층의 위에 형성되고 크롬 및 몰리브덴을 주성분으로 하는 제2층을 포함하며, 상기 제2층은 몰리브덴보다는 크롬을 더 많이 함유하나, 상기 제1층보다는 크롬 함량이 적으며, 상기 제2층의 두께는 상기 제1 층의 두께의 1/2 이하인 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서, 상기 제1 금속층은 상기 한 쪽 기판의 표면으로부터 상기 제2 금속층의 중심부를 향해 상기 한 쪽 기판의 표면에 대하여 60°이하의 각도로 연장되는 테이퍼 형상의 측단부를 갖고, 상기 제2 금속층은 상기 한 쪽 기판에 거의 수직으로 연장되는 측단부를 갖는 것을 특징으로 하는 액정 표시 장치.
  6. 제4항에 있어서, 상기 제1 금속층은 상기 한 쪽 기판 표면으로부터 상기 제2 금속층의 중심부를 향해 상기 한 쪽 기판의 표면에 대하여 60°이하의 각도로 연장되는 테이퍼 형상의 측단부를 갖고, 상기 제2 금속층은 상기 제1 금속층의 상부 표면으로부터 상기 제2 금속층의 상부 표면을 향하여 연장하되, 상기 한 쪽 기판의 표면에 대하여 90°이하의 각도를 이루며 상기 제2 금속층의 중심부로부터 멀어지는 방향으로 연장되는 측단부를 갖는 것을 특징으로 하는 액정 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제4항 내지 제6항에 있어서, 상기 주사 신호선은 2층 구조를 갖고, 화소 전극은 인듐 주석 산화막으로 형성되며, 상기 전극은 상기 화소 전극 아래에 적어도 부분적으로 형성된 부가의 용량성 소자를 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 주사선, 비디오 신호선 및 전극을 포함하는 복수의 배선, 및 상기 주사 신호선 및 상기 비디오 신호선에 접속되어 화소의 온/오프 동작을 제어하는 액티브 소자를 구비한 한 쪽 기판; 적어도 하나의 컬러 필터를 포함하며, 상기 한 쪽의 기판과 작은 간극을 두고 부착되는 다른 쪽 기판; 및 상기 한 쪽 기판과 상기 다른 쪽 기판 사이의 간극에 채워진 액정을 포함하는 액정 표시 장치의 제조 방법에 있어서,
    1) 상기 한 쪽 기판 위에 하부 금속층을 형성하는 단계 및 상기 하부 금속층 위에 상부 금속층을 형성하는 단계에 의해, 서로 다른 조성의 금속 재료로 각각 이루어진 상기 하부 금속층과 상기 상부 금속층을 포함하는 적층 구조의 박막으로 상기 주사 신호선을 준비하는 단계;
    2) 상기 상부 금속층 위에 포토레지스트를 도포하는 단계;
    3) 포토마스크를 통해 상기 포토레지스트를 선택적으로 노광하는 단계;
    4) 상기 포토레지스트를 현상하는 단계;
    5) 상기 한 쪽 기판을 부식 전위차 조정액이 첨가된 에칭액에 침지시키는 단계;
    6) 상기 에칭액 중에서의 상기 상부 금속층의 부식 전위를 상기 하부 금속층의 부식 전위보다 낮게 설정하여, 상기 상부 금속층과 하부 금속층 간에 전자 화학 반응을 일으키도록 하게 하고, 부식 전위가 낮은 상기 상부 금속층의 에칭 속도를 상기 하부 금속층의 에칭 속도보다 빠르게 함으로써, 상기 한쪽 기판의 표면으로부터 상기 상부 금속층의 중심부를 향해 상기 한 쪽 기판의 표면에 대하여 60°이하의 각도로 연장되는 형상의 상기 하부 금속층의 측단면을 형성하고, 상기 하부 금속층의 상기 측단면의 상부 표면으로부터 상기 상부 금속층의 상부 표면을 향하여 연장하되, 상기 한 쪽 기판의 표면에 대하여 90°이상의 각도를 이루며 상기 상부 금속층의 중심부로부터 멀어지는 방향으로 연장되는 상기 상부 금속층의 측단면을 형성하며, 상기 상부 금속층의 두께는 상기 하부 금속층의 두께의 1/2 이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 에칭액 중의 상기 부식 전위차 조정액의 함량은 60Vol.% 이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 에칭액은 세륨 함유 암모늄 질산염(ceric ammonium nitrate)인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  16. 제15항에 있어서, 상기 부식 전위차 조정액은 질산인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  17. 제13항에 있어서, 상기 에칭액은 세륨 함유 암모늄 질산염인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 부식 전위차 조정액은 액화 질산인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1019990042476A 1998-10-02 1999-10-02 액정 표시 장치 및 그 제조 방법 KR100356452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28116698 1998-10-02
JP1998-281166 1998-10-02

Publications (2)

Publication Number Publication Date
KR20000028792A KR20000028792A (ko) 2000-05-25
KR100356452B1 true KR100356452B1 (ko) 2002-10-18

Family

ID=17635279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042476A KR100356452B1 (ko) 1998-10-02 1999-10-02 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US6392721B1 (ko)
KR (1) KR100356452B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669451B1 (ko) * 2000-02-15 2007-01-15 삼성에스디아이 주식회사 블랙매트릭스 식각액 및 블랙매트릭스의 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
US6624856B2 (en) * 2000-07-07 2003-09-23 Casio Computer Co., Ltd. Liquid crystal display device having thin film transistors for reducing leak current
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
KR100783609B1 (ko) * 2001-07-10 2007-12-07 삼성전자주식회사 액정 표시 장치
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2013181166A1 (en) * 2012-05-26 2013-12-05 Cbrite Inc. Mask level reduction for mofet
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
CN111697008B (zh) * 2020-06-22 2023-07-14 成都京东方显示科技有限公司 阵列基板及阵列基板制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930002857A (ko) * 1991-07-22 1993-02-23 김광호 액정표시장치의 금속배선방법
JPH0784247A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 液晶表示装置
US5745200A (en) * 1994-04-28 1998-04-28 Casio Computer Co., Ltd. Color liquid crystal display device and liquid crystal display apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH06177381A (ja) 1992-12-03 1994-06-24 Fujitsu Ltd 薄膜トランジスタマトリクスおよびその製造方法
US5693983A (en) 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
JPH08116065A (ja) 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JPH09197435A (ja) 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930002857A (ko) * 1991-07-22 1993-02-23 김광호 액정표시장치의 금속배선방법
JPH0784247A (ja) * 1993-09-16 1995-03-31 Toshiba Corp 液晶表示装置
US5745200A (en) * 1994-04-28 1998-04-28 Casio Computer Co., Ltd. Color liquid crystal display device and liquid crystal display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669451B1 (ko) * 2000-02-15 2007-01-15 삼성에스디아이 주식회사 블랙매트릭스 식각액 및 블랙매트릭스의 형성 방법

Also Published As

Publication number Publication date
KR20000028792A (ko) 2000-05-25
US6392721B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
KR100698988B1 (ko) 액정 표시 장치와 그 제조 방법
JP3785900B2 (ja) 液晶表示装置とその製造方法
CN100514657C (zh) 有源矩阵衬底及其制造方法
KR100643960B1 (ko) 액정표시장치와 그 제조방법
US6707512B2 (en) Liquid crystal display units with data line being formed of molybdenum alloy having chromium content
US20030112382A1 (en) Liquid crystal display device
JP2003107523A (ja) 液晶表示装置
US20010020994A1 (en) Liquid crystal display device
JP2000284326A (ja) 液晶表示装置とその製造方法
KR100356452B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH11258625A (ja) 表示装置用アレイ基板及びその製造方法
US6934000B1 (en) Liquid crystal display
JP2000171834A (ja) 液晶表示装置とその製造方法
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置
JP3536762B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2690404B2 (ja) アクティブマトリクス基板
US20060054889A1 (en) Thin film transistor array panel
KR100692717B1 (ko) 액정표시장치와 그 제조방법
JP4846227B2 (ja) 液晶表示装置とその製造方法
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JP4098692B2 (ja) Ｔｆｔアレイ基板の製造方法
JP2002076363A (ja) 液晶表示装置
KR20090114003A (ko) 미세 패턴의 형성방법
JP2005345612A (ja) 電気光学装置、その製造方法および電子機器
JPH06104435A (ja) 薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee