KR101064626B1 - 박막트랜지스터 액정표시장치의 에칭 조성물 - Google Patents

박막트랜지스터 액정표시장치의 에칭 조성물 Download PDF

Info

Publication number
KR101064626B1
KR101064626B1 KR1020040082378A KR20040082378A KR101064626B1 KR 101064626 B1 KR101064626 B1 KR 101064626B1 KR 1020040082378 A KR1020040082378 A KR 1020040082378A KR 20040082378 A KR20040082378 A KR 20040082378A KR 101064626 B1 KR101064626 B1 KR 101064626B1
Authority
KR
South Korea
Prior art keywords
etching
thin film
film transistor
liquid crystal
crystal display
Prior art date
Application number
KR1020040082378A
Other languages
English (en)
Other versions
KR20060033334A (ko
Inventor
이기범
조삼영
이민건
유지용
윤재석
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to KR1020040082378A priority Critical patent/KR101064626B1/ko
Priority to TW094133525A priority patent/TWI385804B/zh
Priority to CNA2005101128408A priority patent/CN1760742A/zh
Publication of KR20060033334A publication Critical patent/KR20060033334A/ko
Application granted granted Critical
Publication of KR101064626B1 publication Critical patent/KR101064626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 박막트랜지스터 액정표시장치의 에칭 조성물에 관한 것으로, 특히 인산, 질산, 초산, [H+] 이온 농도 조절제, 및 물을 포함하는 박막트랜지스터 액정표시장치의 에칭 조성물에 관한 것이다.
본 발명의 에칭 조성물은 동일한 조성물을 사용하여 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막에서 하부막인 Al-Nd의 언더컷(undercut) 현상이 없이 에칭하여 우수한 테이퍼를 수득할 수 있으며, 동시에 소스/드레인(source/drain) 배선재료인 Mo 단일막에서도 우수한 프로파일(profile)을 형성할 수 있는 효과가 있다.
에칭, 게이트 전극용 금속막, 소스/드레인 전극용 금속막

Description

박막트랜지스터 액정표시장치의 에칭 조성물 {ETCHING COMPOSITION FOR TFT LCD}
도 1은 본 발명의 일실시예에 따른 에칭 조성물을 Mo/Al-Nd 이중막 및 Mo 단일막에 적용한 결과를 나타낸 사진이다.
도 2는 종래 에칭 조성물을 Mo/Al-Nd 이중막 및 Mo 단일막에 적용한 결과를 나타낸 사진이다.
본 발명은 박막트랜지스터 액정표시장치의 에칭 조성물에 관한 것으로, 더욱 상세하게는 동일한 조성물을 사용하여 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막에서 하부막인 Al-Nd의 언더컷(undercut) 현상이 없이 습식 에칭하여 우수한 테이퍼를 수득할 수 있으며, 동시에 소스/드레인(source/drain) 배선재료인 Mo 단일막에서도 우수한 프로파일(profile)을 형성할 수 있는 에칭 조성물에 관한 것이다.
에칭 공정은 궁극적으로 기판 상에 미세회로를 형성하는 과정으로서 현상 공정을 통해 형성된 포토레지스트 패턴과 동일한 금속 패턴을 만든다.
에칭 공정은 그 방식에 따라 크게 습식 에칭과 건식 에칭으로 구분하는데, 습식 에칭은 금속 등과 반응하여 부식시키는 산(acid) 계열의 화학 약품을 이용하여 포토레지스트 패턴이 없는 부분을 녹여 내는 것이며, 건식 에칭은 이온(ion)을 가속시켜 노출 부위의 금속을 제거함으로써 패턴을 형성하는 것이다.
건식 에칭은 습식 에칭에 비하여 이방성 프로파일을 가지며 에칭 제어력이 우수하다는 장점이 있다. 그러나, 장비가 고가이며 대면적화의 어려움이 있고, 에칭 속도가 느리기 때문에 생산성(throughput)이 저하된다는 문제점이 있다.
반면, 습식 에칭은 건식 에칭에 비하여 대량 및 대형처리가 가능하고 에칭 속도가 빠르므로 생산성이 높으며, 장비가 저렴하다는 장점이 있다. 그러나, 에천트(ethcant) 및 순수 사용량이 많고, 폐액양이 많다는 문제점이 있다.
일반적으로 건식 에칭을 하는 경우 표면의 일부 경화된 포토레지스트(photoresist)를 제거하기 위하여 플라즈마 애싱(plasma ashing) 공정이 추가됨으로써 장비 가격, 공정 시간 손실 등의 생산성 저하 및 제품 경쟁력 약화의 요인으로 작용되기 때문에, 실제 현장에서는 습식 에칭을 주로 사용하고 있는 실정이다.
또한 습식 에칭에 사용되는 에천트는 보다 정밀한 미세회로가 요구됨에 따라 에칭하고자 하는 금속의 종류에 특정되게 적용되고 있다.
대한민국 특허출원 제2002-0017093호는 Mo/Al-Nd, Mo-W/Al-Nd, Mo/Al-Nd/Mo, Mo-W/Al-Nd/Mo-W, Mo 단일막, 및 Mo-W 단일막에 모두 적용 가능한 식각액으로 인산, 질산, 초산, 몰리브덴식각억제제(암모늄염), 및 물을 포함하는 식각액에 대하여 개시하고 있다.
그러나 상기 종래의 에칭 또는 식각액 조성물로 박막트랜지스터 액정표시장치의 TFT를 구성하는 게이트 전극용 금속막인 Mo/Al-Nd 이중막을 에칭하면 상부 Mo막의 돌출 현상과 하부 Al-Nd막의 언더컷 현상이 발생된다는 문제점이 있으며, 이 상부막의 돌출 현상은 추가의 공정을 실시하여 제거해야 하며, 하부막의 언더컷 현상은 경사면에서 상부막의 단선 또는 상하부 금속이 단락되는 문제점이 있다.
뿐만 아니라, 상기 종래의 에칭 조성물은 박막트랜지스터 액정표시장치를 구성하는 소스/드레인 전극용 금속막인 Mo막을 에칭할 경우에는 테이퍼(taper) 불량을 야기시켜 후속 공정에서 적층되는 상부막들의 스텝 커버리지(step coverage)에 불량을 발생시킬 수 있다는 문제점이 있다.
따라서, 종래 박막트랜지스터 액정표시장치의 TFT를 구성하는 게이트 및 소스/드레인 전극용 금속배선재료에 모두 일괄 적용이 가능할 뿐만 아니라, 각각에 적절한 종말점 검출(end point detection, EPD)을 구현하고 우수한 프로파일을 형성할 수 있는 에칭 용액에 대한 연구가 더욱 필요한 실정이다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 동일한 조성물을 사용하여 습식 공정만으로 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막에서 하부막인 Al-Nd의 언더컷(undercut) 현상이 없이 우수한 테이퍼를 수득할 수 있으며, 동시에 소스/드레인(source/drain) 배선재료인 Mo 단일막에서도 우수한 프로파일(profile)을 형성할 수 있는 에칭 조성물 및 이를 이용한 박막트랜지스터 액정표시장치의 제 조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 동일한 에칭 조성물을 사용하여 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막과 소스/드레인(source/drain) 배선재료인 Mo 단일막에 적용하여 우수한 에칭 효과를 나타냄으로써 장비의 효율성 증대 및 원가 절감이 가능한 에칭 조성물 및 이를 이용한 박막트랜지스터 액정표시장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 습식 에칭 후 추가의 건식 에칭을 실시하지 않고 습식 에칭만으로 게이트(gate) 배선재료인 Mo/Al-Nd 이중막과 소스/드레인(source/drain) 배선재료인 Mo 단일막에 적용하여 우수한 에칭 효과를 나타냄으로써 공정을 단순화할 수 있고, 원가 절감 및 생산성 향상에 효과적인 에칭 조성물 및 이를 이용한 박막트랜지스터 액정표시장치의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 에칭 조성물의 식각능력을 조절하여 게이트 및 소스/드레인 배선재료에 모두 적용할 수 있으며, 각각의 배선재료에 대한 에칭효과가 우수한 에칭 조성물 및 이를 이용한 박막트랜지스터 액정표시장치의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은
a) 인산 50 내지 75 중량%;
b) 질산 1 내지 15 중량%;
c) 초산 1 내지 15 중량%;
d) 양이온이 Li+, Na+, K+, Mg2+, Ca2+, Fe3+, 및 Cu2+으로 이루어지는 군으로부터 선택되는 [H+] 이온 농도 조절제 1 내지 5 중량%; 및
e) 잔량의 물
을 포함하는 박막트랜지스터 액정표시장치의 에칭 조성물을 제공한다.
또한 본 발명은 상기 에칭 조성물로 에칭하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법을 제공한다.
이하 본 발명을 상세하게 설명한다.
본 발명의 박막트랜지스터 액정표시장치의 에칭 조성물은 a) 인산 50 내지 75 중량%; b) 질산 1 내지 15 중량%; c) 초산 1 내지 15 중량%; d) 양이온이 Li+, Na+, K+, Mg2+, Ca2+, Fe3+, 및 Cu2+으로 이루어지는 군으로부터 선택되는 [H+] 이온 농도 조절제 1 내지 5 중량%; 및 e) 잔량의 물을 포함하는 것을 특징으로 한다.
본 발명에 사용되는 인산, 질산, 초산, 및 물은 반도체 공정용으로 사용가능한 순도의 것을 사용하는 것이 좋으며, 시판되는 것을 사용하거나 공업용 등급을 당업계에 통상적으로 공지된 방법에 따라 정제하여 사용할 수도 있다.
본 발명에 사용되는 상기 a)의 인산은 알루미늄 옥사이드를 분해하는 작용을 한다.
상기 인산은 에칭 조성물에 50 내지 75 중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 64 내지 72 중량%로 포함되는 것이다. 그 함량이 상기 범위내일 경우에는 질산과 알루미늄과 반응하여 형성된 알루미늄 옥사이드가 적절히 분해되어 에칭 속도가 빨라져 생산성이 향상되는 효과가 있다.
본 발명에 사용되는 상기 b)의 질산은 알루미늄과 반응하여 알루미늄 옥사이드를 형성시킨다.
상기 질산은 에칭 조성물에 1 내지 15 중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 4 내지 8 중량%로 포함되는 것이다. 그 함량이 상기 범위내일 경우에는 상부막인 Mo막 및 하부막인 Al-Nd막으로 구성된 게이트 금속막과 다른 층들 사이의 선택비를 효과적으로 조절할 수 있다는 효과가 있으며, 특히 상기 질산이 1 중량% 미만일 경우에는 Mo/Al-Nd 이중막에서 언더컷 현상이 발생된다는 문제점이 있다.
본 발명에 사용되는 상기 c)의 초산은 반응 속도를 조절하는 완충제의 작용을 한다.
상기 초산은 에칭 조성물에 1 내지 15 중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 5 내지 10 중량%로 포함되는 것이다. 그 함량이 상기 범위내일 경우에는 반응 속도를 적절히 조절하여 에칭 속도를 향상시키고, 이에 따라 생산성을 향상시킬 수 있는 효과가 있다.
본 발명에 사용되는 상기 d)의 [H+] 이온 농도 조절제는 몰리브데늄(molybdenum)과 알루미늄(aluminium) 금속의 식각속도를 조절하는 작용을 한다. 상기 [H+] 이온 농도 조절제는 이온성 염으로, 양이온은 Li+, Na+, K+ 등의 알칼리 금속 양이온, Mg2+, Ca2+ 등의 알칼리-토금속(alkail-earth metals) 양이온, 또는 Fe3+, Cu2+ 등의 전이금속(transition metal) 양이온 등이 사용될 수 있으며, 음이온으로 NO3 -, CH3COO-, PO4 -, 또는 OH- 등이 사용될 수 있다.
삭제
상기 [H+] 이온 농도 조절제는 에칭 조성물에 1 내지 5 중량%로 포함되는 것이 바람직하다. 그 함량이 상기 범위일 경우에는 Mo/Al-Nd 이중막에서 하부막인 Al-Nd의 언더컷 현상을 발생시키지 않을 뿐만 아니라, 동시에 Mo 단일막에서도 우수한 프로파일을 형성시킬 수 있는 효과가 있다.
본 발명에 사용되는 상기 e)의 물은 에칭 조성물에 잔량으로 포함되어 질산과 알루미늄이 반응하여 생성된 알루미늄 옥사이드를 분해하고, 에칭 조성물을 희석하는 작용을 한다.
상기 물은 잔량의 이온교환수지를 통하여 여과한 순수를 사용하는 것이 바람직하며, 특히 비저항이 18 메가오옴(㏁) 이상인 초순수를 사용하는 것이 더욱 바람직하다.
또한 본 발명은 상기와 같은 성분으로 이루어지는 에칭 조성물로 에칭하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법을 제공한다. 본 발명의 박막트랜지스터 액정표시장치의 제조방법에서 상기와 같은 에칭 조성물을 이용한 에칭공정 전후에는 박막트랜지스터 액정표시장치의 제조방법에 적용되는 통상적인 공정들이 적용될 수 있음은 물론이다.
본 발명의 박막트랜지스터 액정표시장치의 제조방법은 상기와 같은 성분을 포함하는 본 발명의 에칭 조성물을 사용하여 습식 에칭 후 추가의 건식 에칭을 실시하지 않고도 동일한 조성물을 사용하여 습식 공정만으로 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막을 하부막인 Al-Nd의 언더컷(undercut) 현상이 없이 우수한 테이퍼를 수득함으로써 후속공정시 경사면에서 단선되는 불량을 방지할 수 있으며, 동시에 소스/드레인(source/drain) 배선재료인 Mo 단일막에서도 역테이퍼 현상을 막아 상/하층이 단락되는 불량을 방지할 수 있는 장점이 있다. 또한, 동일한 에칭 조성물을 사용하여 게이트(gate) 배선재료인 Mo/Al-Nd 이중막과 소스/드레인(source/drain) 배선재료인 Mo 단일막에 적용함으로써 공정의 단순화, 장비의 효율성 증대 및 원가 절감이 가능할 뿐만 아니라, 에칭 조성물의 표면장력을 낮추어 에칭 조성물이 잘 퍼지게 함으로써 대형기판에서 에칭 균일성(unifomity)을 증가시킬 수 있는 효과가 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
실시예 1
인산 68 중량%, 질산 5 중량%, 초산 10 중량%, [H+]이온 농도 조절제 KOH (Potassium Hydroxide) 1 중량%, 및 잔량의 물을 균일하게 혼합하여 에칭 조성물을 제조하였다.
실시예 2∼4, 및 비교예 1∼4
상기 실시예 1에서 하기 표 1에 나타낸 성분과 조성비로 사용한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 실시하여 에칭 조성물을 제조하였다. 이때, 하기 표 1의 단위는 중량%이다.
구분 실시예 비교예
1 2 3 4 1 2 3 4
인산 68 64 67 65 68 64 67 65
질산 5 6 6 8 5 6 6 8
초산 10 10 10 10 10 10 10 10
[H+]이온 농도 조절제 1 2 2 2 - - - -
물 100 중량% 까지
상기 실시예 1 내지 4, 및 비교예 1 내지 4에서 제조한 에칭 조성물의 성능은 하기와 같은 방법에 따라 평가하였다.
먼저, 유리 기판상에 Mo/Al-Nd 이중막 및 Mo 단일막을 형성시킨 후, 포토레지스트를 코팅하고 현상을 통하여 패턴을 형성시킨 시편에 상기 실시예 1 내지 4, 및 비교예 1 내지 4에서 제조한 에칭 조성물을 스프레이하여 에칭 처리하였다. 그 다음, 에칭 후 EPD(end point detection)를 측정하고, 30 %와 60 % 오버 에칭을 통하여 금속 배선의 프로파일을 측정하고 그 결과를 하기 표 2에 나타내었다.
또한 상기 실시예 1 및 비교예 1의 에칭 조성물을 Mo/Al-Nd 이중막과 Mo 단일막에 적용한 후, 단면을 주사전자현미경(SEM, S-4100, 히다찌사)으로 관찰하고, 그 결과를 도 1 및 도 2에 각각 나타내었다.
구분 실시예 비교예
1 2 3 4 1 2 3 4
EPD 매우양호 양호 매우양호 양호 매우양호 매우양호 매우양호 양호
프로파일 30 % 매우양호 매우양호 매우양호 매우양호 불량 불량 불량 불량
60 % 매우양호 매우양호 매우양호 매우양호 매우불량 매우불량 불량 불량
상기 표 2를 통하여, 본 발명에 따라 제조한 실시예 1 내지 4의 에칭 조성물이 비교예 1 내지 4와 비교하여 Mo/Al-Nd 이중막 및 Mo 단일막에서 모두 우수한 에칭 효과를 나타냄을 확인할 수 있었다.
또한 에칭단면의 주사현미경 사진인 도 1에 나타낸 바와 같이 본 발명에 따라 제조한 실시예 1의 에칭 조성물을 적용한 Mo/Al-Nd 이중막에서는 언더컷 현상이 발생하지 않았으며, 동시에 Mo 단일막에서도 우수한 프로파일을 형성하였음을 확인할 수 있었다. 반면, 종래 에칭 조성물을 적용한 경우에는 도 2에 나타낸 바와 같이 Mo/Al-Nd 이중막에서 언더컷 현상이 발생하였으며, Mo 단일막에서도 프로파일 형성이 불량함을 확인할 수 있었다.
본 발명에 다른 에칭 조성물은 습식 에칭 후 추가의 건식 에칭을 실시하지 않고도 동일한 조성물을 사용하여 습식 공정만으로 박막트랜지스터 액정표시장치의 TFT(thin film transistor)을 구성하는 게이트(gate) 배선재료인 Mo/Al-Nd 이중막 을 하부막인 Al-Nd의 언더컷(undercut) 현상이 없이 우수한 테이퍼를 수득할 수 있으며, 동시에 소스/드레인(source/drain) 배선재료인 Mo 단일막에서도 우수한 프로파일(profile)을 형성할 수 있는 장점이 있다. 또한, 동일한 에칭 조성물을 사용하여 게이트(gate) 배선재료인 Mo/Al-Nd 이중막과 소스/드레인(source/drain) 배선재료인 Mo 단일막에 적용함으로써 공정의 단순화, 장비의 효율성 증대 및 원가 절감이 가능할 뿐만 아니라, 에칭 조성물의 표면장력을 낮추어 에칭 조성물이 잘 퍼지게 함으로써 대형기판에서 에칭 균일성(unifomity)을 증가시킬 수 있는 효과가 있다.

Claims (5)

  1. a) 인산 50 내지 75 중량%;
    b) 질산 1 내지 15 중량%;
    c) 초산 1 내지 15 중량%;
    d) 양이온이 Li+, Na+, K+, Mg2+, Ca2+, Fe3+, 및 Cu2+으로 이루어지는 군으로부터 선택되는 [H+] 이온 농도 조절제 1 내지 5 중량%; 및
    e) 잔량의 물
    을 포함하는 박막트랜지스터 액정표시장치의 에칭 조성물.
  2. 제1항에 있어서,
    상기 박막트랜지스터 액정표시장치가 TFT LCD의 게이트막(Mo/Al-Nd 이중막)인 것인 박막트랜지스터 액정표시장치의 에칭 조성물.
  3. 제1항에 있어서,
    상기 박막트랜지스터 액정표시장치가 TFT LCD의 소스/드레인(source/drain)막(Mo 단일막)인 것인 박막트랜지스터 액정표시장치의 에칭 조성물.
  4. 삭제
  5. 제1항 기재의 에칭조성물로 에칭하는 단계를 포함하는 박막트랜지스터 액정표시장치의 제조방법.
KR1020040082378A 2004-10-14 2004-10-14 박막트랜지스터 액정표시장치의 에칭 조성물 KR101064626B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040082378A KR101064626B1 (ko) 2004-10-14 2004-10-14 박막트랜지스터 액정표시장치의 에칭 조성물
TW094133525A TWI385804B (zh) 2004-10-14 2005-09-27 薄膜電晶體液晶顯示裝置之蝕刻組成物（二）
CNA2005101128408A CN1760742A (zh) 2004-10-14 2005-10-14 薄膜晶体管液晶显示器的蚀刻组合物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040082378A KR101064626B1 (ko) 2004-10-14 2004-10-14 박막트랜지스터 액정표시장치의 에칭 조성물

Publications (2)

Publication Number Publication Date
KR20060033334A KR20060033334A (ko) 2006-04-19
KR101064626B1 true KR101064626B1 (ko) 2011-09-15

Family

ID=36706861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082378A KR101064626B1 (ko) 2004-10-14 2004-10-14 박막트랜지스터 액정표시장치의 에칭 조성물

Country Status (3)

Country Link
KR (1) KR101064626B1 (ko)
CN (1) CN1760742A (ko)
TW (1) TWI385804B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006480A (ko) 2015-07-08 2017-01-18 동우 화인켐 주식회사 다층막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
CN115948746A (zh) * 2022-12-30 2023-04-11 浙江奥首材料科技有限公司 一种Al/Mo蚀刻液、其制备方法与应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000063024A (ko) * 1999-03-26 2000-10-25 가나이 쓰토무 액정 표시 장치와 그 제조 방법
KR100423251B1 (ko) * 1998-12-22 2004-03-19 가부시끼가이샤 도시바 박막의 패터닝방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423251B1 (ko) * 1998-12-22 2004-03-19 가부시끼가이샤 도시바 박막의 패터닝방법
KR20000063024A (ko) * 1999-03-26 2000-10-25 가나이 쓰토무 액정 표시 장치와 그 제조 방법

Also Published As

Publication number Publication date
TWI385804B (zh) 2013-02-11
CN1760742A (zh) 2006-04-19
TW200616233A (en) 2006-05-16
KR20060033334A (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
KR101216651B1 (ko) 에칭 조성물
KR101299131B1 (ko) 박막트랜지스터 액정표시장치의 식각 조성물
TWI431162B (zh) 供用於圖案化薄膜電晶體－液晶裝置中之電路的蝕刻組成物
KR20090059961A (ko) 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
KR101226546B1 (ko) 에칭 조성물
JP4864434B2 (ja) 薄膜トランジスタ液晶表示装置用エッチング組成物
KR101026983B1 (ko) 박막트랜지스터 액정표시장치의 에칭 조성물
KR20080045403A (ko) 식각액 조성물 및 이를 이용한 식각방법
KR20070053957A (ko) 투명도전막 식각조성물
KR101064626B1 (ko) 박막트랜지스터 액정표시장치의 에칭 조성물
KR100639594B1 (ko) 평판디스플레이의 박막트랜지스터 형성을 위한 금속 전극용식각액 조성물
KR101247246B1 (ko) 박막트랜지스터 액정표시장치의 에칭 조성물
KR101284390B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101236133B1 (ko) 금속 식각액 조성물
KR20110025378A (ko) 금속막 식각용 조성물
KR20050065708A (ko) 에칭 조성물
KR101329824B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR100424946B1 (ko) 아연 인듐 산화막의 식각용액 및 그 식각방법
KR101356907B1 (ko) 평판표시장치의 제조방법, 및 상기 방법에 이용되는 식각액조성물
KR100639299B1 (ko) 평판디스플레이의 박막트랜지스터 형성을 위한 금속 전극용식각액 조성물
KR20110135841A (ko) 금속 식각액 조성물
JP2009218601A (ja) 薄膜トランジスタ液晶表示装置用エッチング組成物
KR102254562B1 (ko) 몰리브덴계 금속막 또는 알루미늄계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
CN116144364A (zh) 一种面板行业用igzo/铝兼容蚀刻液及其制备方法
KR20100027513A (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 7