JP5452343B2 - 表示装置およびその製造方法 - Google Patents

Description

本発明は表示装置に係り、特に、画素に薄膜トランジスタをスイッチング素子として用いた、液晶表示装置あるいは有機ＥＬ表示装置に関する。

液晶表示装置、あるいは、有機ＥＬ表示装置では、走査線が第１の方向に延在し、第２の方向に配列している。また、映像信号線が第２の方向に延在して第１の方向に配列している。走査線と映像信号線とで囲まれた領域には、画素が形成され、各画素には薄膜トランジスタ（ＴＦＴ）が形成されている。このような構成はアクティブマトリクスと呼ばれている。液晶表示装置でも有機ＥＬ表示装置でもアクティブマトリクスを使用しているので、以後液晶表示装置を例にとって説明する。

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

表示領域では、映像信号線（ドレイン電極、ソース電極）と走査線（ゲート電極）等が絶縁膜を介して立体交差している。このとき、下側配線の端部断面が急峻であったり、逆テーパであったりすると、絶縁膜のステップカバレッジが十分でなくなり、上側の配線が断線したり、上側配線と下側配線の絶縁の問題が生じたりする。

「特許文献１」には、ＴＦＴのゲート電極を下層であるＡｌ合金と上層であるＭｏ合金で形成する場合、上層のＭｏ合金と下層のＡｌ合金を第１のエッチングによって加工した後、レジストにアッシング工程を加えることによって、レジストを後退させ、その後、第２のエッチングをすることによって、上層であるＭｏ合金に順テーパを形成する構成が記載されている。

「特許文献２」には、ゲート電極をＡｌで形成し、Ａｌをアモルファス透明電極で覆うことによって、Ａｌのヒロックを抑え、かつ、透明電極をエッチングする際、Ａｌ配線が腐食されることを防止する技術が記載されている。

特開２００７−２９４６７２号公報 特開２００５−２０８６７８号公報

アクティブマトリクスでは、走査線の抵抗を小さくして信号の歪みを小さくするために、抵抗の小さいＡｌあるいはＡｌ合金が使用される。Ａｌは高温プロセスを経るとヒロックが成長し、絶縁物を挟んで上層に形成されている配線との間に絶縁不良を生じさせる。この問題を対策するために、Ａｌ合金と積層してＭｏＣｒ合金等が形成される場合がある。なお、ＴＦＴが形成されている部分では、走査線はＴＦＴのゲート電極としての役割を兼ねる。

スパッタリングによって、Ａｌ合金膜およびＭｏ合金膜を基板に形成した後、フォトリソグラフィ工程によって走査線あるいはゲート電極を形成する。つまり、Ｍｏ合金の上にレジストを形成し、Ｍｏ合金、Ａｌ合金をエッチングによってパターニングし、その後、現像液によってレジストを剥離する。

エッチングの後、剥離液としてモノエタノールアミン等によってレジストを剥離するが、水洗時に、水にモノエタノールアミン等が混入すると、この水洗液は強いアルカリ性を呈する。アルカリ性の水はＡｌを溶解するので、レジスト剥離工程において、走査線１０あるいはゲート電極１０１の端面おいて、Ａｌ合金層１０１１はサイドエッチングされ、図９に示すように上層のＭｏ合金１０１２に対して後退する。そうすると、走査線１０あるいはゲート電極１０１としては、実質的に逆テーパ状となる。

走査線１０は、映像信号線２０とゲート絶縁膜１０２およびａ−Ｓｉ膜１０３を介して交差する。この時、走査線１０の端部が図９のように急峻な形状、あるいは逆テーパであると、走査線１０の上に形成されるゲート絶縁膜１０２、あるいはａ−Ｓｉ膜１０３によるステップカバレッジが十分でなくなり、ゲート絶縁膜１０２およびａ−Ｓｉ膜１０３の上に形成される映像信号線２０が断線する。この状態を図１０に示す。

図１０において、走査線１０の断面が実質的に逆テーパとなっているので、この部分において、ＳｉＮで形成されたゲート絶縁膜１０２に凹部８０が形成され、さらにゲート絶縁膜１０２の上にステップカバレッジを向上するために形成されるａ−Ｓｉ膜１０３にも凹部８０が形成される。これらの絶縁膜の凹部８０のために、ａ−Ｓｉ膜１０３の上に形成される映像信号線２０における断線の確率がこの部分において大きくなる。

以上の説明は、走査線１０と映像信号線２０との関係で説明したが、ＴＦＴにおけるゲート電極１０１とソース電極１０５との間においても同様な問題が生ずる。本発明の課題は、走査線あるいはゲート電極の断面の端部を順テーパとすることによって、ゲート絶縁膜１０２あるいはａ−Ｓｉ膜１０３によるステップカバレッジを向上させ、映像信号線２０あるいはソース電極１０５の断線を防止することである。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、Ａｌ合金層およびＭｏＣｒ合金層の積層構造による走査線を形成する場合、レジストを形成して、ＭｏＣｒ合金層、Ａｌ合金層の順にエッチングし、パターニングを行う。このエッチングにおいては、Ａｌ合金層の端部には順テーパが形成されている。

Ａｌ合金層をエッチングした後、レジストを剥離する前に、チャンバー内に基板を投入し、窒素プラズマ処理を行う。そうすると、Ａｌ合金層の端部にＡｌＮ層が形成される。ＡｌＮ層は、レジスト剥離時の水洗工程における剥離液と水とによって形成されるアルカリに耐えることが出来るので、Ａｌ合金層の端部の順テーパを維持することが出来る。

Ａｌ合金層の端部は順テーパが維持されているので、走査線の上に形成されるゲート絶縁膜、ａ−Ｓｉによる半導体層等もゲート電極端部において順テーパが維持され、良好なステップカバレッジが形成される。したがって、ａ−Ｓｉによる半導体層の上に形成される映像信号線に断線が生ずることが無い。

この手段は、走査線が、Ａｌ合金層、ＭｏＣｒ合金層の積層構造によって形成されている場合のみでなく、下層がＡｌ、上層がＭｏＷ等によって形成されている場合にも適用することが出来る。さらに、この手段は、走査線がＡｌ合金層１層のみによって形成される場合にも適用することが出来る。

以上の手段は、液晶表示装置に対しても有機ＥＬ表示装置に対しても適用することが出来る。

走査線と映像信号線との交点、あるいは、ＴＦＴにおけるゲート電極の端部とソース電極との交点における映像信号線の断線あるいはソース電極の断線を防止することが出来るので、信頼性の高い液晶表示装置、あるいは、有機ＥＬ表示装置を高い製造歩留まりによって実現することが出来る。

液晶表示装置の画素部の平面図である。 液晶表示装置の断面図である。 本発明による走査線と映像信号線との交点における断面図である。 本発明による走査線を形成する第１のプロセスを示す断面図である。 本発明による走査線を形成する第２のプロセスを示す断面図である。 本発明による走査線を形成する第３のプロセスを示す断面図である。 本発明による走査線を形成する第４のプロセスを示す断面図である。 本発明による走査線を形成する第５のプロセスを示す断面図である。 従来例による走査線またはゲート電極の断面図である。 従来例の問題点を示す断面図である。

図１は、液晶表示装置の画素部の断面図である。以下では、視野角特性の優れたＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置を例にとって説明するが、本発明はＩＰＳに限らず、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）等、他方式の液晶表示装置に対しても適用することが出来る。

図１において、走査線１０が横方向に延在して、縦方向に配列しており、映像信号線２０が縦方向に延在して、横方向に配列している。走査線１０と映像信号線２０とで囲まれた領域が画素となっている。画素内には櫛歯状画素電極１１０が形成されている。画素電極１１０の下層には、絶縁膜を介して図示しない対向電極が形成されている。

画素の右下には、画素電極１１０に映像信号を供給するためのスイッチング素子としてＴＦＴが形成されている。ＴＦＴは半導体層１０３、ドレイン電極１０４、ソース電極１０５から構成されている。半導体層１０３はａ−Ｓｉによって形成されている。ドレイン電極１０４は映像信号線２０からの分岐で形成され、ソース電極１０５は、映像信号線２０と同層で同時に形成されている。ソース電極１０５の上方に形成される図示しない有機パッシベーション膜あるいは無機パッシベーション膜にはスルーホール１３０が形成され、画素電極１１０とソース電極１０５を接続している。

ａ−Ｓｉ膜１０３はＴＦＴ部のみでなく、走査線１０と映像信号線２０が交差する部分にも形成されている。走査線１０による段差を緩和して、よりステップカバレッジを向上させるためである。しかし、従来は、「本発明の課題」で述べたように、ゲート電極１０の端部の断面が実質的に逆テーパとなっていたので、この部分にａ−Ｓｉ膜１０３を形成してもステップカバレッジは十分ではなかった。本発明は、後で述べるプロセスによって走査線１０あるいはゲート電極１０１の端部の形状を改善し、ステップカバレッジを向上させている。

図２は液晶表示装置のＴＦＴ部分における断面図である。図２において、ＴＦＴ基板１００の上にはゲート電極１０１が形成されている。ゲート電極１０１は下層がＡｌ合金１０１１によって、上層がＭｏＣｒ合金１０１２によって形成されている。ゲート電極１０１は走査線１０が兼ねているので、走査線１０も同じ構成である。Ａｌ合金１０１１の厚さは例えば２００ｎｍ〜３００ｎｍであり、ＭｏＣｒ合金１０１２の厚さは、４０ｎｍ〜８０ｎｍである。ゲート電極１０１の抵抗を小さくするためにＡｌ合金１０１２が使用されている。高温プロセスを経ると、Ａｌからヒロックが成長し、絶縁破壊を生ずる。これを防止するために、キャップメタルとして、上層にＭｏＣｒ合金１０１２が使用されている。なお、上層金属１０１２としては、ＭｏＣｒに限らず、ＭｏＷ等も使用することが出来る。本実施例においては、ゲート電極１０１が端部において、実質的に逆テーパとならないよう、Ａｌ合金１０１１の側面にＡｌＮ層１０１３が形成されている。この状態は図３に詳細に記載されている。この構成が本発明の特徴となっている。

図２において、ゲート電極１０１を覆って、ゲート絶縁膜１０２がＳｉＮによって形成されている。ＳｉＮは例えばＣＶＤによって形成され、厚さは３００ｎ程度である。ゲート絶縁膜１０２の上には、ＴＦＴのチャンネル部を形成する半導体膜１０３がａ−Ｓｉによって形成される。半導体膜１０３のドレイン部あるいは、ソース部に対応する部分には、ドレイン電極１０４あるいはソース電極１０５とオーミックコンタクトを取るための図示しないｎ＋Ｓｉ層が形成されている。

ドレイン電極１０４とソース電極１０５が対向している部分の半導体層１０３がチャンネル部を形成する。ＴＦＴ全体を覆って無機パッシベーション膜１０６が形成される。無機パッシベーション膜１０６を覆って有機パッシベーション膜１０７が形成されている。有機パッシベーション膜１０７は平坦化膜も兼ねているので、２〜３μｍと、厚く形成される。

有機パッシベーション膜１０７の上には、対向電極１０８が平面ベタでＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成されている。対向電極１０８を覆って層間絶縁膜１０９がＳｉＮによって形成されている。層間絶縁膜１０９の上に画素電極１１０が櫛歯状に形成されている。画素電極１１０に印加された電圧は対向電極１０８との間で、液晶層３００内に図２に示すような電界を形成して、液晶分子３０１を回転させ、液晶層３００を通過する光の量を制御する。画素電極１１０を覆って、液晶分子３０１を初期配向させるための配向膜１１１が形成されている。

対向基板２００の内側には、カラー画像を形成するためのカラーフィルタ２０１が形成され、カラーフィルタ２０１とカラーフィルタ２０１の間はブラックマトリクス２０２が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３を覆って液晶分子３０１を初期配向させるための配向膜１１１が形成されている。ＩＰＳでは、対向電極１０８はＴＦＴ基板１００に形成され、対向基板２００には、電極は形成されていない。したがって、対向基板を通して外部からの電界の影響が液晶層３００に及ぶことを防止するために、対向基板２００の外側に外部導電膜２１０が形成され、外部導電膜２１０を所定の電位に保つことによって液晶表示パネルの内部の電界を安定化している。

図３は図１のＡ−Ａ断面であり、本発明におけるゲート電極１０１あるいは走査線１０の端部の断面図である。以後、の説明では、図３等は走査線１０と映像信号線２０との関係で代表して説明するが、ゲート電極１０１とソース電極１０５の関係としても同様である。図３において、走査線１０はＡｌ合金層１０１１とＭｏＣｒ合金層１０１２の積層構造となっている。後で述べるプロセスによって、Ａｌ合金層１０１１の端部側面にはＡｌＮ層１０１３が形成されている。このＡｌＮ層１０１３が形成されていることによって、フォトリソグラフィにおけるレジスト剥離工程の現像液によってＡｌ合金層１０１１がサイドエッチングされることを免れ、Ａｌ合金層１０１１には順テーパθが維持されている。

Ａｌ合金層１０１１の厚さは例えば、２００ｎｍ〜３００ｎｍ、ＭｏＣｒ合金層１０１２の厚さは４０ｎｍ〜８０ｎｍである。Ａｌ合金層１０１１とＭｏＣｒ合金層１０１２による走査線２０を覆って、ゲート絶縁膜１０２がＣＶＤ等によって３００ｎｍ程度の厚さに形成される。ゲート絶縁膜１０２の上には、半導体層１０３であるａ−Ｓｉが１５０ｎｍ程度の厚さに形成されている。半導体層１０３は、ＴＦＴのために形成されるものであるが、走査線１０と映像信号線２０との交点にも形成されている。ステップカバレッジを良好にするためである。

ａ−Ｓｉで形成される半導体層１０３の上に映像信号線２０が形成されている。図３においては、映像信号線２０はＭｏＣｒの単層によって形成されている。映像信号線２０の電気抵抗を小さくしたい場合は、Ａｌ合金を主体とし、Ａｌ合金の下に例えば、ＭｏＣｒ合金によるベースメタル、Ａｌ合金の上に例えば、ＭｏＣｒ合金によるキャップメタルを形成した３層構造が用いられる場合もある。

図３において、Ａｌ合金層１０１１に順テーパが形成されているので、ゲート絶縁膜１０２、ａ−Ｓｉによる半導体層１０３にも順テーパが形成されている。したがって、映像信号線２０はなだらかに形成された半導体層１０３の上に形成されるので、ゲート電極１０１の端部に対応する部分においても断線を生ずることは無い。これは、図１におけるソース電極１０５と走査線１０（ゲート電極１０１）の端部が交差する部分についても同様である。つまり、図３に示すような構成は、走査線１０の端部において、ＡｌＮ層１０１３が形成されていることによって形成されている。

図４以下に本発明による走査線１０の形成方法について説明する。図４において、ＴＦＴ基板１００上に、Ａｌ合金層１０１１、ＭｏＣｒ合金層１０１２が連続してスパッタリング等によって形成される。ＭｏＣｒ合金層１０１２の上に、パターニングのためのレジスト５０を形成する。

この状態で、図５に示すように、まず、ＭｏＣｒ合金層１０１２をエッチングによってパターニングする。図５において、ＭｏＣｒ合金層１０１２にはわずかながらサイドエッチングが形成されている。その後、Ａｌ合金層１０１１をりん酸、硝酸、酢酸の混合液によってエッチングする。

Ａｌ合金層１０１１は２００ｎｍ〜３００ｎｍと厚いので、図６に示すように、Ａｌ合金層１０１１にはエッチング後、テーパθが形成される。この順テーパは、後で形成されるゲート絶縁膜１０２、ａ−Ｓｉによる半導体膜１０３によるステップカバレッジには好都合である。しかし、従来は、レジスト５０を剥離するときの現像液と水によって形成される強アルカリによって、Ａｌ合金層１０１１が再びエッチングされ、Ａｌ合金層１０１１に大きなサイドエッチングが形成されるために、図９に示すように実質的に逆テーパが形成され、良好なステップカバレッジが出来ておらず、映像信号線２０の断線を引き起こしていた。

本発明は、図７に示すように、レジスト５０を剥離する前に、基板をチャンバーに投入して窒素プラズマをかける。そうすると、Ａｌ合金層１０１１の側面にＡｌＮ層１０１３が形成される。このＡｌＮ層１０１３は、１０ｎｍ程度以上となるよう形成することが望ましい。ＡｌＮ層１０１３は薄く形成されるが、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）あるは、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｉｐｅｒｓｉｖｅ Ｘ−ｒａｙ）によって計測することが出来る。

ＡｌＮはアルカリ性の剥離液に対する耐性が強い。つまり、レジスト剥離における水洗時に、水にモノエタノールアミン等の剥離液が混入しても、走査線１０のテーパ部は、ＡｌＮ層１０１３によって覆われているので、エッチングされることが無い。したがって、図８に示すように、レジスト５０を剥離した後も、走査線１０の端部の断面は順テーパθを保つことが出来る。

図８のようにして形成した走査線１０の上に、ゲート絶縁膜１０２、ａ−Ｓｉによる半導体膜１０３等を形成しても、これらの膜は順テーパを保つことが出来るので、図３に示すように、その上に形成される映像信号線２０が断線を生ずることは無い。したがって、信頼性の高い、液晶表示装置を歩留まりよく製造することが出来る。

以上の説明では、走査線１０と映像信号線２０との間にゲート絶縁膜１０２とａ−Ｓｉによる半導体層１０３が形成されているとして説明したが、走査線１０と、映像信号線２０との間にゲート絶縁膜１０２のみが形成されている場合も全く同様にして本発明を適用することが出来る。

また、Ａｌ合金層１０１１の上にはＭｏＣｒ合金層１０１２が形成されているとして説明したが、ＭｏＣｒ合金層１０１２の代わりにＭｏＷ合金層等が形成されている場合にも本発明は全く同様にして適用することが出来る。さらには、Ａｌ合金層１０１１の代わりに。Ａｌ層が使用されている場合も同様である。

さらに、ゲート電極１０１がＡｌ合金層１層のみの場合であっても、以上で説明した内容を適用することが出来る。すなわち、Ａｌ合金層１０１１をレジスト５０を用いてパターニングし、その後、レジスト５０を剥離する際、剥離液と水とで、アルカリが形成されると、Ａｌ合金層１０１１の側部がサイドエッチングされ、逆テーパが形成されることは同様だからである。

以上は液晶表示装置を例にとって説明した、しかし、有機ＥＬ表示装置も走査線と映像信号線とが交差しており、走査線と映像信号線とで囲まれた領域に画素が形成され、画素内にＴＦＴが形成されていることは液晶表示装置と同様である。したがって、以上で説明した構成は有機ＥＬ表示装置についても適用することが出来る。

１０…走査線、 ２０…映像信号線、 ５０…レジスト、 ７０…窒素プラズマ、 ８０…凹部、 ９０…断線、 １００…ＴＦＴ基板、 １０１…ゲート電極、 １０２…ゲート絶縁膜、 １０３…半導体層、 １０４…ドレイン電極、 １０５…ソース電極、 １０６…無機パッシベーション膜、 １０７…有機パッシベーション膜、 １０８…コモン電極、 １０９…層間絶縁膜、 １１０…画素電極、 １１１…配向膜、 １３０…スルーホール、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…外部導電膜、 ３００…液晶層、 ３０１…液晶分子、 １０１１…Ａｌ合金層、 １０１２…ＭｏＣｒ合金層、 １０１３…ＡｌＮ層。

Claims (6)

1. 走査線が第１の方向に延在して第２の方向に配列し、前記走査線の上に絶縁膜が形成され、前記絶縁膜の上に、映像信号線が第２の方向に延在して第１の方向に配列し、前記映像信号線と前記走査線とで囲まれた領域に画素が形成されている表示装置であって、
   前記走査線は、Ａｌを含む第１の合金層と、第２の合金層とがこの順で積層された積層構造であり、
   前記走査線のＡｌを含む第１の合金層の側部にはＡｌＮ層が形成されており、前記第２の合金層の上面にはＡｌＮ層が形成されていないことを特徴とする表示装置。
2. 前記Ａｌを含む第１の合金層の端部は順テーパであることを特徴とする請求項１に記載の表示装置。
3. 前記絶縁膜の上には、ａ−Ｓｉによる半導体層が形成され、前記映像信号線は前記半導体層の上に形成されていることを特徴とする請求項１に記載の表示装置。
4. 走査線が第１の方向に延在して第２の方向に配列し、前記走査線の上に絶縁膜が形成され、前記絶縁膜の上に、映像信号線が第２の方向に延在して第１の方向に配列し、前記映像信号線と前記走査線とで囲まれた領域に画素が形成されている表示装置であって、
   前記走査線は、ＡｌまたはＡｌを含む合金層によって形成され、
   前記走査線側部にはＡｌＮ層が形成されており、前記走査線の上面にはＡｌＮ層が形成されていないことを特徴とする表示装置。
5. 前記走査線の端部は順テーパであることを特徴とする請求項４に記載の表示装置。
6. 走査線が第１の方向に延在して第２の方向に配列し、前記走査線の上に絶縁膜が形成され、前記絶縁膜の上に、映像信号線が第２の方向に延在して第１の方向に配列し、前記映像信号線と前記走査線とで囲まれた領域に画素が形成されている表示装置の製造方法であって、
   基板上にＡｌを含む第１の合金層と、第２の合金層を積層して形成する工程と、
   前記第２の合金層の上にレジストパターンを形成し、前記第２の合金層と前記第１の合金層をエッチングする工程と、
   前記第１の合金層をエッチングした後、前記第１の合金層の端部側面に対して、窒素プラズマ処理によってＡｌＮ層を形成する工程と、
   その後、前記レジストを剥離する工程とによって、前記走査線を形成することを特徴とする表示装置の製造方法。

Images