JP2862737B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2862737B2 JP2862737B2 JP23497792A JP23497792A JP2862737B2 JP 2862737 B2 JP2862737 B2 JP 2862737B2 JP 23497792 A JP23497792 A JP 23497792A JP 23497792 A JP23497792 A JP 23497792A JP 2862737 B2 JP2862737 B2 JP 2862737B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- electrode wiring
- gate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
基板に用いられる薄膜トランジスタ（以下ＴＦＴと称す
る）およびその製造方法に関する。
基板に用いられる薄膜トランジスタ（以下ＴＦＴと称す
る）およびその製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置の大画面化、高精細
化が要望されている。このため、アクティブマトリック
ス基板に用いられるＴＦＴのゲート電極配線およびソー
ス電極配線などの電極配線は、細く、かつ、長くされる
必要がある。この場合に、上記電極配線の抵抗が増大し
ないように、ゲート電極配線の材料として、比抵抗の小
さい材料を使用することが必要である。
化が要望されている。このため、アクティブマトリック
ス基板に用いられるＴＦＴのゲート電極配線およびソー
ス電極配線などの電極配線は、細く、かつ、長くされる
必要がある。この場合に、上記電極配線の抵抗が増大し
ないように、ゲート電極配線の材料として、比抵抗の小
さい材料を使用することが必要である。
【０００３】例えば、Ａｌ薄膜の比抵抗は約４μΩ・ｃ
ｍであり、現在ＴＦＴのゲート電極材料の主力となって
いるＴａ薄膜の比抵抗の約２４μΩ・ｃｍに比べ、６分
の１以下と非常に小さい。しかし、Ａｌをゲート電極の
材料として用いた場合に、Ａｌ上に、直接ＳｉＮxまた
はＳｉＯ2からなる絶縁膜を形成したのでは、絶縁膜の
形成過程でＡｌが変質し、Ａｌのヒロックによる層間短
絡、あるいは、ＳｉＮxまたはＳｉＯ2のピンホールによ
る層間短絡によって、歩留まりの低下が起こる。その問
題を解決する手段の一つとしてＡｌ膜表面を陽極酸化し
てＡｌ2Ｏ3膜を形成し、その上に上記絶縁膜を形成する
方法がある。
ｍであり、現在ＴＦＴのゲート電極材料の主力となって
いるＴａ薄膜の比抵抗の約２４μΩ・ｃｍに比べ、６分
の１以下と非常に小さい。しかし、Ａｌをゲート電極の
材料として用いた場合に、Ａｌ上に、直接ＳｉＮxまた
はＳｉＯ2からなる絶縁膜を形成したのでは、絶縁膜の
形成過程でＡｌが変質し、Ａｌのヒロックによる層間短
絡、あるいは、ＳｉＮxまたはＳｉＯ2のピンホールによ
る層間短絡によって、歩留まりの低下が起こる。その問
題を解決する手段の一つとしてＡｌ膜表面を陽極酸化し
てＡｌ2Ｏ3膜を形成し、その上に上記絶縁膜を形成する
方法がある。
【０００４】一般に、Ａｌ膜の表面をを陽極酸化したＡ
ｌ2Ｏ3膜は、多孔質なため、絶縁膜としての性能が良く
ないが、特開平２−８５８２６号公報では、平坦で欠陥
のないＡｌ2Ｏ3膜が得られたとしている。
ｌ2Ｏ3膜は、多孔質なため、絶縁膜としての性能が良く
ないが、特開平２−８５８２６号公報では、平坦で欠陥
のないＡｌ2Ｏ3膜が得られたとしている。
【０００５】
【発明が解決しようとする課題】しかし、上記方法で
は、Ａｌ2Ｏ3膜の膜厚を厚くするために、陽極酸化する
時の化成電圧を８０〜１５０Ｖ以上にすると、レジスト
がはがれるなどの難点があり、その結果、無孔質で厚膜
な機械的強度の強いＡｌ2Ｏ3膜を作成するのは困難であ
った。
は、Ａｌ2Ｏ3膜の膜厚を厚くするために、陽極酸化する
時の化成電圧を８０〜１５０Ｖ以上にすると、レジスト
がはがれるなどの難点があり、その結果、無孔質で厚膜
な機械的強度の強いＡｌ2Ｏ3膜を作成するのは困難であ
った。
【０００６】本発明は、上記問題点を解決するものであ
り、大画面化、高精細化された液晶表示装置のアクティ
ブマトリックス基板に好適に使用される薄膜トランジス
タおよびその製造方法を提供することを目的とする。
り、大画面化、高精細化された液晶表示装置のアクティ
ブマトリックス基板に好適に使用される薄膜トランジス
タおよびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート電極を有するゲート電極配線上にゲート絶
縁膜が形成され、該ゲート絶縁膜上に該ゲート電極と対
向する状態で半導体層が形成されていると共に、該半導
体層の上で分断されてソース電極配線の一部であるソー
ス電極とドレイン電極とが設けられた薄膜トランジスタ
において、該ゲート電極配線がＡｌまたはＡｌを含む合
金からなり、該ゲート電極配線と該ゲート絶縁膜との間
に、少なくとも該ゲート電極配線を覆ってＡｌＮからな
る絶縁膜が形成されており、そのことにより上記目的が
達成される。本発明の薄膜トランジスタは、ゲート電極
を有するゲート電極配線上にゲート絶縁膜が形成され、
該ゲート絶縁膜上に該ゲート電極と対向する状態で半導
体層が形成されていると共に、該半導体層の上で分断さ
れてソース電極配線の一部であるソース電極とドレイン
電極とが設けられた薄膜トランジスタにおいて、該ゲー
ト電極配線がＡｌまたはＡｌを含む合金からなり、該ゲ
ート電極配線と該ゲート絶縁膜との間に、該ゲート電極
と、ゲート電極を除くゲート電極配線部分およびソース
電極配線の交差部分と、のうち少なくとも一方を覆っ
て、ＡｌＮからなる絶縁膜が形成されており、そのこと
により上記目的が達成される。前記ゲート電極配線の前
記ＡｌＮからなる絶縁膜で覆われた部分の下に、該ゲー
ト電極配線を陽極酸化してなる陽極酸化膜が形成されて
いてもよい。本発明の薄膜トランジスタの製造方法は、
ゲート電極を有するゲート電極配線上にゲート絶縁膜が
形成され、該ゲート絶縁膜上に該ゲート電極と対向する
状態で半導体層が形成されていると共に、該半導体層の
上で分断されてソース電極配線の一部であるソース電極
とドレイン電極とが設けられ、該ゲート電極配線と該ゲ
ート絶縁膜との間に少なくとも該ゲート電極配線を覆っ
て絶縁膜が形成された薄膜トランジスタの製造方法であ
って、ＡｌまたはＡｌを含む合金からなるゲート電極配
線用配線層を形成する工程と、該配線層の表層部に対し
て窒素を注入して、該ゲート電極配線を覆った状態でＡ
ｌＮからなる該絶縁膜を形成する工程と、を含み、その
ことにより上記目的が達成される。本発明の薄膜トラン
ジスタの製造方法は、ゲート電極を有するゲート電極配
線 上にゲート絶縁膜が形成され、該ゲート絶縁膜上に該
ゲート電極と対向する状態で半導体層が形成されている
と共に、該走査線の上で分断されてソース電極配線の一
部であるソース電極とドレイン電極とが設けられ、該ゲ
ート電極配線と該ゲート絶縁膜との間に少なくとも該ゲ
ート電極配線を覆って絶縁膜が形成された薄膜トランジ
スタの製造方法であって、ＡｌまたはＡｌを含む合金か
らなる該ゲート電極配線を形成する工程と、該ゲート電
極配線の上にＡｌＮからなる該絶縁膜を形成する工程と
を含み、そのことにより上記目的が達成される。前記Ａ
ｌＮからなる該絶縁膜を形成する工程の前に、前記ゲー
ト電極配線を陽極酸化して陽極酸化膜を形成する工程を
さらに含んでいてもよい。
タは、ゲート電極を有するゲート電極配線上にゲート絶
縁膜が形成され、該ゲート絶縁膜上に該ゲート電極と対
向する状態で半導体層が形成されていると共に、該半導
体層の上で分断されてソース電極配線の一部であるソー
ス電極とドレイン電極とが設けられた薄膜トランジスタ
において、該ゲート電極配線がＡｌまたはＡｌを含む合
金からなり、該ゲート電極配線と該ゲート絶縁膜との間
に、少なくとも該ゲート電極配線を覆ってＡｌＮからな
る絶縁膜が形成されており、そのことにより上記目的が
達成される。本発明の薄膜トランジスタは、ゲート電極
を有するゲート電極配線上にゲート絶縁膜が形成され、
該ゲート絶縁膜上に該ゲート電極と対向する状態で半導
体層が形成されていると共に、該半導体層の上で分断さ
れてソース電極配線の一部であるソース電極とドレイン
電極とが設けられた薄膜トランジスタにおいて、該ゲー
ト電極配線がＡｌまたはＡｌを含む合金からなり、該ゲ
ート電極配線と該ゲート絶縁膜との間に、該ゲート電極
と、ゲート電極を除くゲート電極配線部分およびソース
電極配線の交差部分と、のうち少なくとも一方を覆っ
て、ＡｌＮからなる絶縁膜が形成されており、そのこと
により上記目的が達成される。前記ゲート電極配線の前
記ＡｌＮからなる絶縁膜で覆われた部分の下に、該ゲー
ト電極配線を陽極酸化してなる陽極酸化膜が形成されて
いてもよい。本発明の薄膜トランジスタの製造方法は、
ゲート電極を有するゲート電極配線上にゲート絶縁膜が
形成され、該ゲート絶縁膜上に該ゲート電極と対向する
状態で半導体層が形成されていると共に、該半導体層の
上で分断されてソース電極配線の一部であるソース電極
とドレイン電極とが設けられ、該ゲート電極配線と該ゲ
ート絶縁膜との間に少なくとも該ゲート電極配線を覆っ
て絶縁膜が形成された薄膜トランジスタの製造方法であ
って、ＡｌまたはＡｌを含む合金からなるゲート電極配
線用配線層を形成する工程と、該配線層の表層部に対し
て窒素を注入して、該ゲート電極配線を覆った状態でＡ
ｌＮからなる該絶縁膜を形成する工程と、を含み、その
ことにより上記目的が達成される。本発明の薄膜トラン
ジスタの製造方法は、ゲート電極を有するゲート電極配
線 上にゲート絶縁膜が形成され、該ゲート絶縁膜上に該
ゲート電極と対向する状態で半導体層が形成されている
と共に、該走査線の上で分断されてソース電極配線の一
部であるソース電極とドレイン電極とが設けられ、該ゲ
ート電極配線と該ゲート絶縁膜との間に少なくとも該ゲ
ート電極配線を覆って絶縁膜が形成された薄膜トランジ
スタの製造方法であって、ＡｌまたはＡｌを含む合金か
らなる該ゲート電極配線を形成する工程と、該ゲート電
極配線の上にＡｌＮからなる該絶縁膜を形成する工程と
を含み、そのことにより上記目的が達成される。前記Ａ
ｌＮからなる該絶縁膜を形成する工程の前に、前記ゲー
ト電極配線を陽極酸化して陽極酸化膜を形成する工程を
さらに含んでいてもよい。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【作用】本発明のＴＦＴにおいては、ＡｌＮからなる絶
縁膜が、ゲート電極配線を覆うように形成されている。
ＡｌＮは熱的、化学的に安定であり、耐酸性に優れ、機
械的強度がモース強度９程度であり強い。また、絶縁特
性はＡｌ2Ｏ3膜と変わらず、熱膨張率はＳｉと変わらな
いという優れた性質を持っている。
縁膜が、ゲート電極配線を覆うように形成されている。
ＡｌＮは熱的、化学的に安定であり、耐酸性に優れ、機
械的強度がモース強度９程度であり強い。また、絶縁特
性はＡｌ2Ｏ3膜と変わらず、熱膨張率はＳｉと変わらな
いという優れた性質を持っている。
【００１４】上記ＡｌＮからなる絶縁膜は、スパッタリ
ングにより形成することができる。また、ＡｌまたはＡ
ｌを含む合金の表面から、窒素を含むイオンシャワーを
注入して形成することもできる。よって、ＴＦＴのゲー
ト電極として、ＡｌまたはＡｌを含む合金を用いた場合
に、無孔質で厚膜で機械的強度が強いＡｌＮからなる絶
縁膜が容易に形成できる。
ングにより形成することができる。また、ＡｌまたはＡ
ｌを含む合金の表面から、窒素を含むイオンシャワーを
注入して形成することもできる。よって、ＴＦＴのゲー
ト電極として、ＡｌまたはＡｌを含む合金を用いた場合
に、無孔質で厚膜で機械的強度が強いＡｌＮからなる絶
縁膜が容易に形成できる。
【００１５】上記ＡｌＮからなる絶縁膜の上にＳｉＮx
またはＳｉＯ2からなる絶縁膜を形成すると、Ａｌのヒ
ロックによる層間短絡やＳｉＮxまたはＳｉＯ2のピンホ
ールによる層間短絡が生じることがない。このため、ゲ
ート電極配線とソース電極配線およびドレイン電極との
絶縁不良が生じない良好なゲート絶縁層を形成すること
ができ、歩留まりよくアクティブマトリックス基板を製
造することができる。
またはＳｉＯ2からなる絶縁膜を形成すると、Ａｌのヒ
ロックによる層間短絡やＳｉＮxまたはＳｉＯ2のピンホ
ールによる層間短絡が生じることがない。このため、ゲ
ート電極配線とソース電極配線およびドレイン電極との
絶縁不良が生じない良好なゲート絶縁層を形成すること
ができ、歩留まりよくアクティブマトリックス基板を製
造することができる。
【００１６】
【実施例】以下、本発明を実施例により詳細に説明す
る。
る。
【００１７】（実施例１）図１（ａ）は本発明の一実施
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図であり、図１（ｂ）は図１（ａ）のＩ−Ｉ断
面図である。
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図であり、図１（ｂ）は図１（ａ）のＩ−Ｉ断
面図である。
【００１８】このアクティブマトリックス基板は、絶縁
性基板１の上に、ＡｌまたはＡｌを含んだ合金からなる
ゲート電極１２を有するゲート電極配線２が設けられて
いる。このゲート電極１２の上に、ＴＦＴ本体部１１が
形成されている。上記ゲート電極配線２を覆うように、
ＡｌＮからなる絶縁膜３が設けられている。その状態
で、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４が基板を覆
うように積層されている。絶縁膜４上には、ゲート電極
２と対向するように、アモルファスシリコン（ａ−Ｓ
ｉ）半導体層５が形成され、半導体層５の中央部分に、
ＳｉＮxまたはＳｉＯ2からなる絶縁膜６が形成されてい
る。さらに、リン（Ｐ）ドープａ−Ｓｉ半導体層７、ド
レイン電極８ａ、ソース電極配線８ｂの一部であるソー
ス電極８ｂが形成されている。ここで、ＴＦＴ本体部１
１は、ゲート電極１２と、半導体層５と、絶縁膜３と、
絶縁膜４と、半導体層７と、ドレイン電極８ａと、ソー
ス電極８ｂとから主として構成されている。また、ＴＦ
Ｔは、ＴＦＴ本体部１１の他に、ゲート電極１２を除く
ゲート電極配線２部分と、ソース電極１８ｂを含むソー
ス電極配線８ｂ部分とを有した構成となっている。さら
に、ゲート電極配線２およびソース電極配線８ｂに囲ま
れた矩形の領域内には絵素電極９が形成され、ドレイン
電極８ａと電気的に接続されている。さらに保護層10が
積層されて、アクティブマトリックス基板とされてい
る。尚、ＡｌＮからなる絶縁膜３は、ゲート電極配線２
の一部であるゲート電極１２部分を覆うように設けられ
ていてもよく、ゲート電極１２を除くゲート電極配線２
部分とソース電極配線８ｂとの交差部分を覆うように設
けられていてもよい。また、ゲート電極配線２全体を覆
って、設けられていてもよい。
性基板１の上に、ＡｌまたはＡｌを含んだ合金からなる
ゲート電極１２を有するゲート電極配線２が設けられて
いる。このゲート電極１２の上に、ＴＦＴ本体部１１が
形成されている。上記ゲート電極配線２を覆うように、
ＡｌＮからなる絶縁膜３が設けられている。その状態
で、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４が基板を覆
うように積層されている。絶縁膜４上には、ゲート電極
２と対向するように、アモルファスシリコン（ａ−Ｓ
ｉ）半導体層５が形成され、半導体層５の中央部分に、
ＳｉＮxまたはＳｉＯ2からなる絶縁膜６が形成されてい
る。さらに、リン（Ｐ）ドープａ−Ｓｉ半導体層７、ド
レイン電極８ａ、ソース電極配線８ｂの一部であるソー
ス電極８ｂが形成されている。ここで、ＴＦＴ本体部１
１は、ゲート電極１２と、半導体層５と、絶縁膜３と、
絶縁膜４と、半導体層７と、ドレイン電極８ａと、ソー
ス電極８ｂとから主として構成されている。また、ＴＦ
Ｔは、ＴＦＴ本体部１１の他に、ゲート電極１２を除く
ゲート電極配線２部分と、ソース電極１８ｂを含むソー
ス電極配線８ｂ部分とを有した構成となっている。さら
に、ゲート電極配線２およびソース電極配線８ｂに囲ま
れた矩形の領域内には絵素電極９が形成され、ドレイン
電極８ａと電気的に接続されている。さらに保護層10が
積層されて、アクティブマトリックス基板とされてい
る。尚、ＡｌＮからなる絶縁膜３は、ゲート電極配線２
の一部であるゲート電極１２部分を覆うように設けられ
ていてもよく、ゲート電極１２を除くゲート電極配線２
部分とソース電極配線８ｂとの交差部分を覆うように設
けられていてもよい。また、ゲート電極配線２全体を覆
って、設けられていてもよい。
【００１９】図１に示すようなアクティブマトリックス
基板の製造方法を図４を参照して説明する。
基板の製造方法を図４を参照して説明する。
【００２０】まず、図４（ａ）に示すように、ガラス、
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金をスパッタリングにより全面に積層
する。この層厚は、１０００〜５０００オングストロー
ムであり、好ましくは、２５００〜３５００オングスト
ロームである。その後、表面に、ホトリソグラフィーに
より、ホトレジスト膜を形成し、エッチングすることに
より、パターン化されたゲート電極配線用金属配線層２
ａを形成する。
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金をスパッタリングにより全面に積層
する。この層厚は、１０００〜５０００オングストロー
ムであり、好ましくは、２５００〜３５００オングスト
ロームである。その後、表面に、ホトリソグラフィーに
より、ホトレジスト膜を形成し、エッチングすることに
より、パターン化されたゲート電極配線用金属配線層２
ａを形成する。
【００２１】次に、図４（ｂ）に示すように、ゲート電
極配線２を覆うようにＡｌＮからなる絶縁膜３を形成す
る。例えば、ゲート電極配線用金属配線層２ａの表面か
ら、イオンシャワーによって窒素を注入する方法を用い
ることができる。入力電圧は２０ｋＶから３００ｋＶ、
好ましくは５０ｋＶ〜２００ｋＶ、さらに好ましくは８
０ｋＶ〜１５０ｋＶであり、注入ドーズ量は１．０×１
０15から１．０×１０20Ｎ／ｃｍ2、好ましくは１．０
×１０17から１．０×１０19Ｎ／ｃｍ2である。この方
法で、絶縁特性に優れた無孔質のＡｌＮからなる絶縁膜
３を、３００オングストロームから３０００オングスト
ロームに形成することができる。これにより、ゲート電
極配線２の厚みは、１００〜３０００オングストローム
となる。
極配線２を覆うようにＡｌＮからなる絶縁膜３を形成す
る。例えば、ゲート電極配線用金属配線層２ａの表面か
ら、イオンシャワーによって窒素を注入する方法を用い
ることができる。入力電圧は２０ｋＶから３００ｋＶ、
好ましくは５０ｋＶ〜２００ｋＶ、さらに好ましくは８
０ｋＶ〜１５０ｋＶであり、注入ドーズ量は１．０×１
０15から１．０×１０20Ｎ／ｃｍ2、好ましくは１．０
×１０17から１．０×１０19Ｎ／ｃｍ2である。この方
法で、絶縁特性に優れた無孔質のＡｌＮからなる絶縁膜
３を、３００オングストロームから３０００オングスト
ロームに形成することができる。これにより、ゲート電
極配線２の厚みは、１００〜３０００オングストローム
となる。
【００２２】その後、図４（ｃ）に示すように、スパッ
タリングまたはプラズマＣＶＤ法によりＳｉＮxまたは
ＳｉＯ2からなる絶縁膜４を１０００オングストローム
から５０００オングストロームの膜厚で、基板の全面に
わたって連続的に積層する。
タリングまたはプラズマＣＶＤ法によりＳｉＮxまたは
ＳｉＯ2からなる絶縁膜４を１０００オングストローム
から５０００オングストロームの膜厚で、基板の全面に
わたって連続的に積層する。
【００２３】次に、図４（ｄ）に示すように、プラズマ
ＣＶＤ法により、ａ−Ｓｉ半導体層５を１００オングス
トロームから１０００オングストロームの層厚で、ま
た、ＳｉＮxまたはＳｉＯ2からなる絶縁膜６を１０００
オングストロームから５０００オングストロームの膜厚
で、基板の全面にわたって連続的に積層する。その後、
ホトエッチングにより、パターン化された絶縁膜６に形
成する。
ＣＶＤ法により、ａ−Ｓｉ半導体層５を１００オングス
トロームから１０００オングストロームの層厚で、ま
た、ＳｉＮxまたはＳｉＯ2からなる絶縁膜６を１０００
オングストロームから５０００オングストロームの膜厚
で、基板の全面にわたって連続的に積層する。その後、
ホトエッチングにより、パターン化された絶縁膜６に形
成する。
【００２４】その後、図４（ｅ）に示すように、プラズ
マＣＶＤ法によりＰをドープしたａ−Ｓｉ半導体層７を
５００オングストロームから２０００オングストローム
の層厚で、基板の全面にわたって積層する。その後、ホ
トエッチングにより、半導体層７と半導体層５の両側部
を除去して、パターン化された半導体層７およびパター
ン化された半導体層５を形成する。
マＣＶＤ法によりＰをドープしたａ−Ｓｉ半導体層７を
５００オングストロームから２０００オングストローム
の層厚で、基板の全面にわたって積層する。その後、ホ
トエッチングにより、半導体層７と半導体層５の両側部
を除去して、パターン化された半導体層７およびパター
ン化された半導体層５を形成する。
【００２５】さらに、図４（ｆ）に示すように、スパッ
タリングによって、Ｍｏを１０００オングストロームか
ら５０００オングストロームに積層した後、ホトエッチ
ングにより、Ｍｏ層の間のａ−Ｓｉ層７の中央部などを
除去して、パターン化されたドレイン電極８ａおよびソ
ース電極配線８ｂを形成する。ドレイン電極８ａおよび
ソース電極配線８ｂの材料としては、Ｔｉを用いてもよ
い。以上により、ＴＦＴが形成される。
タリングによって、Ｍｏを１０００オングストロームか
ら５０００オングストロームに積層した後、ホトエッチ
ングにより、Ｍｏ層の間のａ−Ｓｉ層７の中央部などを
除去して、パターン化されたドレイン電極８ａおよびソ
ース電極配線８ｂを形成する。ドレイン電極８ａおよび
ソース電極配線８ｂの材料としては、Ｔｉを用いてもよ
い。以上により、ＴＦＴが形成される。
【００２６】その後、図４（ｇ）に示すように、ドレイ
ン電極８ａおよびソース電極配線８ｂに一部重なるよう
に、絶縁膜４上に、スパッタリングにより酸化インジウ
ム膜を積層した後、ホトエッチングにより絵素電極９お
よび酸化インジウム膜９’を形成する。
ン電極８ａおよびソース電極配線８ｂに一部重なるよう
に、絶縁膜４上に、スパッタリングにより酸化インジウ
ム膜を積層した後、ホトエッチングにより絵素電極９お
よび酸化インジウム膜９’を形成する。
【００２７】最後に、図４（ｈ）に示すように、ＳｉＮ
xをプラズマＣＶＤによって積層して、保護膜10を形成
する。保護膜の材料としては、ＳｉＯ2、Ａｌ2Ｏ3を用
いてもよい。以上により、アクティブマトリックス基板
が製造される。
xをプラズマＣＶＤによって積層して、保護膜10を形成
する。保護膜の材料としては、ＳｉＯ2、Ａｌ2Ｏ3を用
いてもよい。以上により、アクティブマトリックス基板
が製造される。
【００２８】このアクティブマトリックス基板では、ゲ
ート電極配線２の比抵抗が小さいため、アクティブマト
リックス基板が大型化された場合に、ゲート電極配線２
が細く長くなっても、抵抗を小さくすることができる。
また、ゲート電極配線２は無孔質で絶縁特性に優れたＡ
ｌＮからなる絶縁膜３により覆われている。よって、そ
の上に絶縁膜４を形成すると、層間短絡が生じることが
ない。このため、ゲート電極配線２とソース電極配線８
ｂおよびドレイン電極８ａとの絶縁不良が生じない。
ート電極配線２の比抵抗が小さいため、アクティブマト
リックス基板が大型化された場合に、ゲート電極配線２
が細く長くなっても、抵抗を小さくすることができる。
また、ゲート電極配線２は無孔質で絶縁特性に優れたＡ
ｌＮからなる絶縁膜３により覆われている。よって、そ
の上に絶縁膜４を形成すると、層間短絡が生じることが
ない。このため、ゲート電極配線２とソース電極配線８
ｂおよびドレイン電極８ａとの絶縁不良が生じない。
【００２９】（実施例２）図２（ａ）は本発明の一実施
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図であり、図２（ｂ）は図２ａのＩ−Ｉ断面図
である。
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図であり、図２（ｂ）は図２ａのＩ−Ｉ断面図
である。
【００３０】このアクティブマトリックス基板は、絶縁
性基板１の上に、ＡｌまたはＡｌを含んだ合金からなる
ゲート電極１２を有するゲート電極配線２が設けられて
おり、ゲート電極配線２を含む基板全体を覆うようにＡ
ｌＮからなる絶縁膜３が設けられている。その状態で、
ＳｉＮxまたはＳｉＯ2からなる絶縁膜４が基板を覆うよ
うに積層されている。絶縁膜４上には、ゲート電極１２
と対向するように、アモルファスシリコン（ａ−Ｓｉ）
半導体層５が形成され、半導体層５の中央部分に、Ｓｉ
ＮxまたはＳｉＯ2からなる絶縁膜６が形成されている。
さらに、リン（Ｐ）ドープａ−Ｓｉ半導体層７、ドレイ
ン電極１８ａ、ソース電極配線８ｂの一部であるソース
電極１８ｂが形成されてＴＦＴ本体部１１とされてい
る。ここで、ＴＦＴは、ＴＦＴ本体部分１１の他に、ゲ
ート電極１２を除くゲート電極配線１２と、ソース電極
１８ｂを含むソース電極配線８ｂとを有した構成となっ
ている。ゲート電極配線２とソース電極配線８ｂとに囲
まれた矩形の領域内には絵素電極９が形成され、ＴＦＴ
と電気的に接続されている。さらに保護層10が積層され
て、アクティブマトリックス基板とされている。
性基板１の上に、ＡｌまたはＡｌを含んだ合金からなる
ゲート電極１２を有するゲート電極配線２が設けられて
おり、ゲート電極配線２を含む基板全体を覆うようにＡ
ｌＮからなる絶縁膜３が設けられている。その状態で、
ＳｉＮxまたはＳｉＯ2からなる絶縁膜４が基板を覆うよ
うに積層されている。絶縁膜４上には、ゲート電極１２
と対向するように、アモルファスシリコン（ａ−Ｓｉ）
半導体層５が形成され、半導体層５の中央部分に、Ｓｉ
ＮxまたはＳｉＯ2からなる絶縁膜６が形成されている。
さらに、リン（Ｐ）ドープａ−Ｓｉ半導体層７、ドレイ
ン電極１８ａ、ソース電極配線８ｂの一部であるソース
電極１８ｂが形成されてＴＦＴ本体部１１とされてい
る。ここで、ＴＦＴは、ＴＦＴ本体部分１１の他に、ゲ
ート電極１２を除くゲート電極配線１２と、ソース電極
１８ｂを含むソース電極配線８ｂとを有した構成となっ
ている。ゲート電極配線２とソース電極配線８ｂとに囲
まれた矩形の領域内には絵素電極９が形成され、ＴＦＴ
と電気的に接続されている。さらに保護層10が積層され
て、アクティブマトリックス基板とされている。
【００３１】上記のようなアクティブマトリックス基板
の製造方法を図５を参照して説明する。
の製造方法を図５を参照して説明する。
【００３２】まず、図５（ａ）に示すように、ガラス、
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金からなるパターン化されたゲート電
極配線２を形成する。形成方法としては、実施例１に記
載した方法を用いることができる。この厚みは、１００
０〜５０００オングストロームであり、好ましくは、２
５００〜３５００オングストロームである。
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金からなるパターン化されたゲート電
極配線２を形成する。形成方法としては、実施例１に記
載した方法を用いることができる。この厚みは、１００
０〜５０００オングストロームであり、好ましくは、２
５００〜３５００オングストロームである。
【００３３】次に、図５（ｂ）に示すように、ゲート電
極配線２上を含む基板を覆うように、ＡｌＮからなる絶
縁膜３を形成する。例えば、スパッタ電力０．１ｋｗ
（０．２ｗ／ｃｍ2）〜３．０ｋＷ（６．２Ｗ／ｃ
ｍ2）、Ｎ2とＡｒの流量比１／５以上、基板温度１００
℃〜５００℃の条件でスパッタリングすることにより形
成することができる。この場合、Ｎ2の流量が大きいほ
ど、スパッタ電力を大きくすることができる。この方法
で絶縁特性に優れた無孔質のＡｌＮからなる絶縁膜３を
５００オングストロームから４０００オングストローム
に形成することができる。
極配線２上を含む基板を覆うように、ＡｌＮからなる絶
縁膜３を形成する。例えば、スパッタ電力０．１ｋｗ
（０．２ｗ／ｃｍ2）〜３．０ｋＷ（６．２Ｗ／ｃ
ｍ2）、Ｎ2とＡｒの流量比１／５以上、基板温度１００
℃〜５００℃の条件でスパッタリングすることにより形
成することができる。この場合、Ｎ2の流量が大きいほ
ど、スパッタ電力を大きくすることができる。この方法
で絶縁特性に優れた無孔質のＡｌＮからなる絶縁膜３を
５００オングストロームから４０００オングストローム
に形成することができる。
【００３４】その後、図５（ｃ）〜（ｆ）に示すよう
に、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４、パターン
化されたａ−Ｓｉ半導体層５、パターン化されたＳｉＮ
xまたはＳｉＯ2からなる絶縁膜６、パターン化された、
Ｐドープａ−Ｓｉ半導体層７、パターン化されたドレイ
ン電極８ａおよびソース電極配線８ｂを形成する。形成
方法としては、実施例１に記載した方法を用いることが
できる。ドレイン電極８ａおよびソース電極配線８ｂの
材料としては、Ｍｏ、Ｔｉ、Ａｌを用いることができ
る。以上により、ゲート電極１２を含むゲート電極配線
２と、ドレイン電極８ａと、ソース電極１８ｂを含むソ
ース電極配線８ｂとを有するＴＦＴが形成される。
に、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４、パターン
化されたａ−Ｓｉ半導体層５、パターン化されたＳｉＮ
xまたはＳｉＯ2からなる絶縁膜６、パターン化された、
Ｐドープａ−Ｓｉ半導体層７、パターン化されたドレイ
ン電極８ａおよびソース電極配線８ｂを形成する。形成
方法としては、実施例１に記載した方法を用いることが
できる。ドレイン電極８ａおよびソース電極配線８ｂの
材料としては、Ｍｏ、Ｔｉ、Ａｌを用いることができ
る。以上により、ゲート電極１２を含むゲート電極配線
２と、ドレイン電極８ａと、ソース電極１８ｂを含むソ
ース電極配線８ｂとを有するＴＦＴが形成される。
【００３５】その後、図５（ｇ）および図５（ｈ）に示
すように、絵素電極９、酸化インジウム膜９’および保
護膜10を形成する。形成方法としては、実施例１に記載
した方法を用いることができ、保護膜の材料としては、
ＳｉＮXを用いることができる。以上により、アクティ
ブマトリックス基板が製造される。
すように、絵素電極９、酸化インジウム膜９’および保
護膜10を形成する。形成方法としては、実施例１に記載
した方法を用いることができ、保護膜の材料としては、
ＳｉＮXを用いることができる。以上により、アクティ
ブマトリックス基板が製造される。
【００３６】この実施例でも、ゲート電極配線２の比抵
抗が小さいため、アクティブマトリックス基板が大型化
された場合に、ゲート電極配線２が細く長くなっても、
抵抗を小さくすることができる。また、ゲート電極配線
２が、無孔質で絶縁特性に優れたＡｌＮからなる絶縁膜
３により覆われている。よって、その上に絶縁膜４を形
成すると、層間短絡が生じることがない。このため、ゲ
ート電極配線２とソース電極配線８ｂおよびドレイン電
極８ａとの絶縁不良が生じない。
抗が小さいため、アクティブマトリックス基板が大型化
された場合に、ゲート電極配線２が細く長くなっても、
抵抗を小さくすることができる。また、ゲート電極配線
２が、無孔質で絶縁特性に優れたＡｌＮからなる絶縁膜
３により覆われている。よって、その上に絶縁膜４を形
成すると、層間短絡が生じることがない。このため、ゲ
ート電極配線２とソース電極配線８ｂおよびドレイン電
極８ａとの絶縁不良が生じない。
【００３７】（実施例３）図３（ａ）は本発明の一実施
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図、図３（ｂ）は図３（ａ）のＩ−Ｉ断面図で
ある。
例であるＴＦＴを用いたアクティブマトリックス基板を
示す平面図、図３（ｂ）は図３（ａ）のＩ−Ｉ断面図で
ある。
【００３８】本実施例では、ＡｌまたはＡｌを含む合金
からなるゲート電極配線２を陽極酸化して、Ａｌ2Ｏ3膜
11が形成されており、その上を覆うようにしてＡｌＮか
らなる絶縁膜３が形成されている。
からなるゲート電極配線２を陽極酸化して、Ａｌ2Ｏ3膜
11が形成されており、その上を覆うようにしてＡｌＮか
らなる絶縁膜３が形成されている。
【００３９】上記のようなアクティブマトリックス基板
の製造方法を図６を参照して説明する。
の製造方法を図６を参照して説明する。
【００４０】まず、図６（ａ）に示すように、ガラス、
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金からなるパターン化されたゲート電
極配線２を形成する。形成方法としては、実施例１に記
載した方法を用いることができる。この厚みは、１００
０〜５０００オングストロームであり、好ましくは、２
５００〜３５００オングストロームである。
石英、プラスチックなどからなる基板１上に、Ａｌまた
はＡｌを含んだ合金からなるパターン化されたゲート電
極配線２を形成する。形成方法としては、実施例１に記
載した方法を用いることができる。この厚みは、１００
０〜５０００オングストロームであり、好ましくは、２
５００〜３５００オングストロームである。
【００４１】次に、図６（ｂ）に示すように、ゲート電
極配線２を化成電圧８０Ｖで陽極酸化し、Ａｌ2Ｏ3膜11
を形成する。この膜厚は、５０〜２０００オングストロ
ームであり、好ましくは、１２００オングストロームで
ある。
極配線２を化成電圧８０Ｖで陽極酸化し、Ａｌ2Ｏ3膜11
を形成する。この膜厚は、５０〜２０００オングストロ
ームであり、好ましくは、１２００オングストロームで
ある。
【００４２】その後、図６（ｃ）に示すように、Ａｌ2
Ｏ3膜11上を含む基板全体を覆うように無孔質のＡｌＮ
からなる絶縁膜３を、５００オングストロームから４０
００オングストロームに形成する。
Ｏ3膜11上を含む基板全体を覆うように無孔質のＡｌＮ
からなる絶縁膜３を、５００オングストロームから４０
００オングストロームに形成する。
【００４３】ＡｌＮからなる絶縁膜３を形成する方法と
しては、実施例２で記載した、スパッタリングによりＡ
ｌＮからなる絶縁膜３を形成する方法が挙げられる。
しては、実施例２で記載した、スパッタリングによりＡ
ｌＮからなる絶縁膜３を形成する方法が挙げられる。
【００４４】さらに、図６（ｄ）〜（ｇ）に示すよう
に、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４、パターン
化されたａ−Ｓｉ半導体層５、パターン化されたＳｉＮ
xまたはＳｉＯ2からなる絶縁膜６、パターン化された、
Ｐドープａ−Ｓｉ半導体層７、パターン化されたドレイ
ン電極８ａおよびソース電極配線８ｂを形成する。形成
方法としては、実施例１に記載した方法を用いることが
できる。ドレイン電極８ａおよびソース電極配線８ｂの
材料としては、Ｍｏ、Ｔｉ、Ａｌを用いることができ
る。以上により、ゲート電極１２を含むゲート電極配線
２と、ドレイン電極８ａと、ソース電極１８ｂを含むソ
ース電極配線８ｂとを有するＴＦＴが形成される。
に、ＳｉＮxまたはＳｉＯ2からなる絶縁膜４、パターン
化されたａ−Ｓｉ半導体層５、パターン化されたＳｉＮ
xまたはＳｉＯ2からなる絶縁膜６、パターン化された、
Ｐドープａ−Ｓｉ半導体層７、パターン化されたドレイ
ン電極８ａおよびソース電極配線８ｂを形成する。形成
方法としては、実施例１に記載した方法を用いることが
できる。ドレイン電極８ａおよびソース電極配線８ｂの
材料としては、Ｍｏ、Ｔｉ、Ａｌを用いることができ
る。以上により、ゲート電極１２を含むゲート電極配線
２と、ドレイン電極８ａと、ソース電極１８ｂを含むソ
ース電極配線８ｂとを有するＴＦＴが形成される。
【００４５】その後、図６（ｈ）および図６（ｉ）に示
すように、絵素電極９、酸化インジウム膜９’および保
護膜10を形成する。形成方法としては、実施例１に記載
した方法を用いることができ、保護膜の材料としては、
ＳｉＮXを用いることができる。以上により、アクティ
ブマトリックス基板が製造される。
すように、絵素電極９、酸化インジウム膜９’および保
護膜10を形成する。形成方法としては、実施例１に記載
した方法を用いることができ、保護膜の材料としては、
ＳｉＮXを用いることができる。以上により、アクティ
ブマトリックス基板が製造される。
【００４６】この実施例でも、ゲート電極配線２の比抵
抗が小さいため、アクティブマトリックス基板が大型化
された場合に、ゲート電極配線２が細く長くなっても、
抵抗を小さくすることができる。また、ゲート電極配線
２を陽極酸化して形成されたＡｌ2Ｏ3膜11が、無孔質で
絶縁特性に優れたＡｌＮからなる絶縁膜３により覆われ
ている。よって、その上に絶縁膜４を形成すると、層間
短絡が生じることがない。このため、ゲート電極配線２
とソース電極配線８ｂおよびドレイン電極８ａとの絶縁
不良が生じない。
抗が小さいため、アクティブマトリックス基板が大型化
された場合に、ゲート電極配線２が細く長くなっても、
抵抗を小さくすることができる。また、ゲート電極配線
２を陽極酸化して形成されたＡｌ2Ｏ3膜11が、無孔質で
絶縁特性に優れたＡｌＮからなる絶縁膜３により覆われ
ている。よって、その上に絶縁膜４を形成すると、層間
短絡が生じることがない。このため、ゲート電極配線２
とソース電極配線８ｂおよびドレイン電極８ａとの絶縁
不良が生じない。
【００４７】この実施例では、さらに、Ａｌ2Ｏ3膜11が
ゲート電極１２とＡｌＮからなる絶縁膜３との間に設け
られているので、より絶縁性が高く、機械的強度が強く
なっている。
ゲート電極１２とＡｌＮからなる絶縁膜３との間に設け
られているので、より絶縁性が高く、機械的強度が強く
なっている。
【００４８】上記実施例１〜３では、いずれもａ−Ｓｉ
半導体層５とＭｏからなるソース電極配線８ｂおよびド
レイン電極８ａとの間に、Ｐをドープしたａ−Ｓｉ半導
体層７が設けられているので、これらの間でオーミック
コンタクトをとることができる。また、ソース電極配線
８ｂおよびドレイン電極８ａが形成される前に絶縁膜６
が形成されているので、この膜をホトエッチングの際の
エッチングストッパーとして、歩留まり良くアクティブ
マトリックス基板を形成することができる。
半導体層５とＭｏからなるソース電極配線８ｂおよびド
レイン電極８ａとの間に、Ｐをドープしたａ−Ｓｉ半導
体層７が設けられているので、これらの間でオーミック
コンタクトをとることができる。また、ソース電極配線
８ｂおよびドレイン電極８ａが形成される前に絶縁膜６
が形成されているので、この膜をホトエッチングの際の
エッチングストッパーとして、歩留まり良くアクティブ
マトリックス基板を形成することができる。
【００４９】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、絶縁特性に優れた絶縁層に覆われた、抵抗が低
いゲート電極配線を有するＴＦＴを、歩留まり良く生産
できる。よって、大画面化、高精細化された液晶表示装
置に使用されるアクティブマトリックス基板の製造が容
易となる。
よれば、絶縁特性に優れた絶縁層に覆われた、抵抗が低
いゲート電極配線を有するＴＦＴを、歩留まり良く生産
できる。よって、大画面化、高精細化された液晶表示装
置に使用されるアクティブマトリックス基板の製造が容
易となる。
【図１】（ａ）は本発明の実施例１のＴＦＴを用いたア
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
【図２】（ａ）は本発明の実施例２のＴＦＴを用いたア
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
【図３】（ａ）は本発明の実施例３のＴＦＴを用いたア
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
クティブマトリックス基板を示す平面図であり、（ｂ）
は（ａ）のＩ−Ｉ断面図である。
【図４】本発明の実施例１のＴＦＴを用いたアクティブ
マトリックス基板の製造方法を示す図である。
マトリックス基板の製造方法を示す図である。
【図５】本発明の実施例２のＴＦＴを用いたアクティブ
マトリックス基板の製造方法を示す図である。
マトリックス基板の製造方法を示す図である。
【図６】本発明の実施例３のＴＦＴを用いたアクティブ
マトリックス基板の製造方法を示す図である。
マトリックス基板の製造方法を示す図である。
１ 絶縁性基板 ２ ゲート電極配線 １２ ゲート電極 ３ ＡｌＮからなる絶縁膜 ４ 絶縁膜 ５ ａ−Ｓｉ半導体層 ６ 絶縁膜 ７ Ｐをドープしたａ−Ｓｉ半導体層 ８ａ ドレイン電極 ８ｂ ソース電極配線 １８ｂ ソース電極 ９ 絵素電極 ９’酸化インジウム膜 10 保護膜 11 陽極酸化膜
Claims (6)
- 【請求項１】 ゲート電極を有するゲート電極配線上に
ゲート絶縁膜が形成され、該ゲート絶縁膜上に該ゲート
電極と対向する状態で半導体層が形成されていると共
に、該半導体層の上で分断されてソース電極配線の一部
であるソース電極とドレイン電極とが設けられた薄膜ト
ランジスタにおいて、 該ゲート電極配線がＡｌまたはＡｌを含む合金からな
り、該ゲート電極配線と該ゲート絶縁膜との間に、少な
くとも該ゲート電極配線を覆ってＡｌＮからなる絶縁膜
が形成された薄膜トランジスタ。 - 【請求項２】 ゲート電極を有するゲート電極配線上に
ゲート絶縁膜が形成され、該ゲート絶縁膜上に該ゲート
電極と対向する状態で半導体層が形成されていると共
に、該半導体層の上で分断されてソース電極配線の一部
であるソース電極とドレイン電極とが設けられた薄膜ト
ランジスタにおいて、 該ゲート電極配線がＡｌまたはＡｌを含む合金からな
り、該ゲート電極配線と該ゲート絶縁膜との間に、 該ゲート電極と、ゲート電極を除くゲート電極配線部分
およびソース電極配線の交差部分と、のうち少なくとも
一方を覆って、ＡｌＮからなる絶縁膜が形成された薄膜
トランジスタ。 - 【請求項３】 前記ゲート電極配線の前記ＡｌＮからな
る絶縁膜で覆われた部分の下に、該ゲート電極配線を陽
極酸化してなる陽極酸化膜が形成された請求項１および
請求項２に記載の薄膜トランジスタ。 - 【請求項４】 ゲート電極を有するゲート電極配線上に
ゲート絶縁膜が形成され、該ゲート絶縁膜上に該ゲート
電極と対向する状態で半導体層が形成されていると共
に、該半導体層の上で分断されてソース電極配線の一部
であるソース電極とドレイン電極とが設けられ、該ゲー
ト電極配線と該ゲート絶縁膜との間に少なくとも該ゲー
ト電極配線を覆って絶縁膜が形成された薄膜トランジス
タの製造方法であって、 ＡｌまたはＡｌを含む合金からなるゲート電極配線用配
線層を形成する工程と、該配線層の表層部に対して窒素
を注入して、該ゲート電極配線を覆った状態でＡｌＮか
らなる該絶縁膜を形成する工程と、 を含む薄膜トランジスタの製造方法。 - 【請求項５】 ゲート電極を有するゲート電極配線上に
ゲート絶縁膜が形成され、該ゲート絶縁膜上に該ゲート
電極と対向する状態で半導体層が形成されていると共
に、該走査線の上で分断されてソース電極配線の一部で
あるソース電極とドレイン電極とが設けられ、該ゲート
電極配線と該ゲート絶縁膜との間に少なくとも該ゲート
電極配線を覆って絶縁膜が形成された薄膜トランジスタ
の製造方法であって、 ＡｌまたはＡｌを含む合金からなる該ゲート電極配線を
形成する工程と、 該ゲート電極配線の上にＡｌＮからなる該絶縁膜を形成
する工程と、 を含む薄膜トランジスタの製造方法。 - 【請求項６】 前記ＡｌＮからなる該絶縁膜を形成する
工程の前に、前記ゲート電極配線を陽極酸化して陽極酸
化膜を形成する工程をさらに含む請求項５に記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23497792A JP2862737B2 (ja) | 1992-09-02 | 1992-09-02 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23497792A JP2862737B2 (ja) | 1992-09-02 | 1992-09-02 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685255A JPH0685255A (ja) | 1994-03-25 |
| JP2862737B2 true JP2862737B2 (ja) | 1999-03-03 |
Family
ID=16979218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23497792A Expired - Lifetime JP2862737B2 (ja) | 1992-09-02 | 1992-09-02 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862737B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| KR20010035157A (ko) * | 2001-01-08 | 2001-05-07 | 장진 | 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법 |
| JP5452343B2 (ja) * | 2010-04-27 | 2014-03-26 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
-
1992
- 1992-09-02 JP JP23497792A patent/JP2862737B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685255A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW519763B (en) | Active matrix LCD panel | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JP2905032B2 (ja) | 金属配線の製造方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| JPH03274029A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JPH04133035A (ja) | 光弁基板用単結晶薄膜半導体装置 | |
| JPS62235784A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH04366924A (ja) | アクティブマトリクス基板 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JPH06132536A (ja) | 薄膜トランジスタ | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPS62239579A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10142624A (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 14 |