KR20010035157A - 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법 - Google Patents

알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20010035157A
KR20010035157A KR1020010000907A KR20010000907A KR20010035157A KR 20010035157 A KR20010035157 A KR 20010035157A KR 1020010000907 A KR1020010000907 A KR 1020010000907A KR 20010000907 A KR20010000907 A KR 20010000907A KR 20010035157 A KR20010035157 A KR 20010035157A
Authority
KR
South Korea
Prior art keywords
aluminum nitride
thin film
film transistor
nitride film
manufacturing
Prior art date
Application number
KR1020010000907A
Other languages
English (en)
Inventor
장진
우인근
이상욱
Original Assignee
장진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장진 filed Critical 장진
Priority to KR1020010000907A priority Critical patent/KR20010035157A/ko
Publication of KR20010035157A publication Critical patent/KR20010035157A/ko
Priority to US09/927,362 priority patent/US6562668B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Abstract

유리 기판 위에 증착되는 금속 박막의 경우, 온도에 따른 열 팽창계수가 유리와 다르고 접착상태가 좋지 않을 경우 박막 격리현상이 일어난다. 또한 금속 성분이 다른 박막으로 확산되어 박막의 특성을 저하시키기도 한다. 본 발명은 금속 박막의 위 아래에 얇은 알루미늄 질화막(AlN)을 형성하여 박막 격리를 방지하는 것이다. 유리 기판과 게이트 금속사이에 알루미늄 질화막(AlN)(1차 알루미늄 질화막 이라 칭함)을 형성하고 또한 게이트 금속의 패턴 후, 다시 알루미늄 질화막(AlN)막(2차 알루미늄 질화막 이라 칭함)을 형성하여 플라즈마에 의한 금속의 변형및 온도에 의한 금속의 확산을 방지함이다. 기존의 알루미늄 질화막은 금속 합금을 증착후 이를 질소를 첨가하면서 열 처리시키므로 금속의 특성이 저하된다. 본 발명은 알루미늄 질화막을 전체적으로 증착하여 형성한다. 형성된 알루미늄 질화막은 패턴형성을 하지 않고 남겨둔 상태에서 다른 금속(게이트 금속)을 증착한다. 알루미늄 질화막은 다른 박막에 전혀 영향을 주지 않으면서 쉽게 제거가 가능하다. 이러한 방법에 의해 복잡한 공정과 금속의 특성 저하없이 유리와 금속의 접착력을 향상시키고, 금속의 확산도 막을 수 있다. 본 발명은 새로운 게이트 금속 물질인 APC(Ag-Pd-Cu)합금과 구리의 접착력 향상과 확산 방지에 알루미늄 질화막을 사용하여 박막 트랜지스터를 제조함을 포함한다.

Description

알루미늄 질화막을 완충층으로 이용한 액정디스플레이용 박막 트랜지스터의 제조 방법{TFT fabrication method using the aluminum nitride buffer layer for liquid-crystal display}
현재 박막 트랜지스터 액정 디스플레이 ( [TFT-LCD : Thin Film Transistor - Liquid Crystal Display] : 이하 패널이라 칭함) 패널에서 사용되는 박막 트랜지스터는 주로 역스테거드 방식이다. 역스테거드 방식의 박막 트랜지스터에서는 금속이 유리 기판 위에 증착된다. 금속의 경우 유리 기판과의 열팽창 계수 차이와 스트레스에 의해 금속의 박리 등 그 신뢰도가 떨어지게 된다. 따라서 대부분 경우에 유리 기판 위에 다른 박막을 완충층으로 입히고 게이트 금속을 증착하게 된다. 실리콘 나이트라이드와 실리콘 옥사이드가 그 대표적인 물질이다. 그러나 이러한 방법도 금속의 접착력이 좋은 경우에 사용될 수 있고 금속에 따라서 큰 향상을 보이기 어려운 경우가 존재한다. 금속의 적층구조는 이러한 단점을 해결하기 위한 방법으로 사용된다. 적층구조는 금속의 확산및 접착력 향상에 큰 기여를 하지만 공정이 복잡하다. 다른 방법인 금속 혼합방법은 다른 금속의 혼용으로 저항이 증가하는 단점이 있다. 공정의 복잡성은 생산성과 직결되므로 지양해야 할 방법이며, 저항의 증가는 저 저항 금속사용의 취지에서 벗어나게 된다.
저 저항금속들의 경우 금속이 약해서 쉽게 긁히는 경우가 있다. 공정시 습기와 식각액 등 금속이 약할 경우엔 고려해야 할 것이 많다. 박막의 증착에는 큰 에너지를 가지는 플라즈마(plasma)가 이용된다. 가장 큰 문제는 플라즈마, 사용되는 가스와의 반응으로 인한 금속막의 거칠기 증가, 저항의 증가 등 특성저하, 온도와 확산도에 따른 금속의 확산 등이 있다. 상기 문제는 금속의 상부에 완충층(buffer)이 존재해야 함을 말해준다. 완충층은 크게 세 가지로 나누어진다. 안정적인 금속(Mo, Cr, W, Ti)을 사용하는 방법과 금속을 열 처리하여 산화막(Cr2O3, Al2O3)을 사용하는 경우, 금속을 질소가 공급 되는 곳에서 열 처리하여 질화막(Al-N, Ti-N)을 이용하는 경우이다. 금속박막을 사용하는 경우는 안정적인 완충을 위해서 게이트 금속의 패턴시 두 번의 사진 식각이 필요하게 되어 공정이 복잡하다. 산화막, 질화막의 경우는 열 처리과정에서 저항 증가로 특성이 저하될 수 있다. 본 발명에서 사용하는 알루미늄 질화막(AlN)막(2차 알루미늄 질화막)은 게이트 금속과 무관하게 사용될 수 있기 때문에 특성저하가 없고, 한 번의 사진 식각 공정에 의해 게이트 패턴을 형성할 수 있기 때문에 적합한 방법이다.
현재 TFT-LCD 패널이 대면적화 되면서 저 저항의 금속이 필요하게 되었고, 구리(1.67 μΩcm)와 APC(2.2 μΩcm)는 저 저항의 조건을 가지고 있지만, 유리 기판과의 접착력이 좋지 않은 것이 가장 큰 단점이었다. 구리의 경우 상기의 접착력이 좋지 않은 문제와 증착시 사용되는 가스와의 반응, 실리콘 박막으로의 확산으로 사용하기가 힘든 금속이다. 낮은 저항을 가지고 있으면서도 사용되기 힘든 금속이다. 지금까지는 구리에 다른 금속(Cr, Mg등)과의 혼합물을 형성후 산화시키는 방법을 사용했으나, 저항이 증가하는 문제가 야기 되었다. APC는 확산은 없으나, 접착력이 매우 좋지 않아서 박막이 격리되는 문제가 있었다. 본 발명의 실시 예에서 이 두 금속의 증착에 알루미늄 질화막(1차 알루미늄 질화막)을 사용할 경우 접착력이 뛰어나게 향상되어 신뢰도를 높일 수 있었다. 게이트 금속의 상부에 다시 알루미늄 질화막(2차 알루미늄 질화막)을 형성해 금속의 확산및 변질을 막았다. 이를 이용해 박막 트랜지스터를 제작할 경우 앞으로의 TFT-LCD 패널의 요구 조건을 만족시킬 수 있었다.
유리 기판 상에 구리, APC 등의 저 저항 금속을 증착할 경우에 유리 기판과 게이트 금속사이의 접착성과 나쁜 것이 큰 문제이다. 구리, APC는 플라즈마에 의해 변형 되기도 한다. 이 문제를 해결하기 위하여 실리콘 질화막, 실리콘 다이옥사이드 등의 버퍼(buffer)층을 사용하지만 큰 효과가 없다. 본 발명에서는 이와 같은 문제를 알루미늄 질화막의 증착으로 해결하였다.
알루미늄 질화막은 RF 마그네트론 스퍼터(Radio Frequency magnetron sputter : 이하 스퍼터라 칭함)에서 증착한다. 증착된 질화막은 높은 투과도를 보인다.
알루미늄 질화막을 형성후 유리표면 위에 그대로 남겨둔 상태로 후속공정을 진행하게 되고, 게이트 금속의 변형을 초래하지 않는다. 후속공정이 끝나거나 알루미늄 질화막의 소용 용도가 없어지게 되면 쉽게 제거가 가능하다. 이것이 알루미늄 질화막의 특징이자 장점이되겠다. 알루미늄 질화막은 수산화 나트륨(NaOH) 수용액에서 쉽게 제거가 가능하다. 반도체 공정에서 잘 알려져 있는 디벨로퍼(developer)가 수산화 나트륨 수용액이다. 다른 박막의 손상이나 변형없이 제거가 가능하다.
도 1은 본 발명의 실시 예에 따른 유리 기판 위에 1차 알루미늄 질화막을 이용한 박막 트랜지스터의 게이트 금속의 패턴 순서도
도 2는 본 발명의 실시예에 따른 유리 기판 위에 1, 2차 알루미늄 질화막을 이용한 박막 트랜지스터의 게이트 금속 패턴 형성 순서도
도 3은 본 발명의 실시예에 따른 박막 트랜지스터에서의 실리콘 질화막, 활성층, 불순물이 첨가된 실리콘층과 소스 및 드레인 금속의 증착 순서도
도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 식각 순서도
도 5는 본 발명의 실시예에 따라 제작한 비정질 실리콘 박막 트랜지스터의 출력 특성을 나타낸 그래프
도 6는 본 발명의 실시예에 따라 제작한 비정질 실리콘 박막 트랜지스터의 전이 특성을 나타낸 그래프
※ 도면의 주요 부분에 대한 부호의 설명
(1) 유리 기판 (2) 알루미늄 질화막
(3) 게이트 금속(구리, APC) (4) 게이트 절연막(실리콘 질화막)
(5) 활성층(비정질 실리콘층) (6) 불순물이 첨가된 실리콘층
(7) 소스 및 드레인 금속
(8) 소스 및 드레인 금속 패턴, 채널의 식각
(9) 고립 및 게이트 금속의 개방을 위한 식각
상기와 같은 목적을 달성하기 위한 본 발명에 따른 알루미늄 질화막은 역스테거드형 박막 트랜지스터를 제작하는 공정에서 게이트의 접착력 향상, 금속의 변형, 금속의 확산을 방지하기 위해 사용된다. 도 1은 1차 알루미늄 질화막을 이용하여 게이트 금속으로 구리와 APC를 사용한 구조를 도시한 것이다. 1차 알루미늄은 박막의 유리 기판과의 접착력을 향상시키기 위해서 사용한다.
유리 기판(1) 위에 알루미늄 질화막(2)을 10 nm 이하, 바람직하게는 3 ~ 5 nm 증착한다. 게이트 금속으로 사용될 구리(3) 혹은 APC(3) 금속을 증착한다. 마스크를 이용하여 증착된 금속을 게이트 패턴화 한다.
도 2는 금속의 상부 박막으로의 확산을 막으려 하는 경우 혹은 금속의 플라즈마에 의한 변형 방지를 목적으로 게이트 금속패턴 위에 알루미늄 질화막을 형성한다.
도 3은 2차 알루미늄 질화막을 형성 후, 박막 트랜지스터 제작에 필요한 박막 층을 형성하는 그림이다. 도 2의 과정후, 연속으로 게이트 절연막(4), 활성층(5), 불순물이 첨가된 실리콘층(6), 소스(Source)와 드레인(Drain) 금속(7)을 증착한다. 게이트 절연막으로는 실리콘 질화막을 사용하며, 활성층은 비정질 실리콘을 사용한다. 불순물이 첨가된 실리콘층은 n형 실리콘층이며, 불순물층은 PH3과 SiH4혼합가스를 사용해 증착한다.
도 4는 박막의 증착후, 각 박막층을 식각하여 트랜지스터를 완성하여 그 특성 측정이 가능하게 박막을 가공하는 그림이다. 마스크를 이용 소스(Source)와 드레인(Drain) 금속을 패턴하고 연속으로 불순물이 첨가된 실리콘층(6)을 식각하여 채널을 형성한다. 활성층을 고립시키기 위해 패턴을 하고, 게이트 금속 위의 박막을 제거하여 측정이 가능하게 한다. 소오스 트레인 상의 니켈 실리사이드를 형성하기 위해 240OC에서 2시간 동안 열처리를 한다. 니켈 실리사이드는 불순물이 첨가된 실리콘층(6)과 금속간의 접촉저항을 현저히 줄여서 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
상기한 바와 같은 구조를 갖는 본 발명의 실시 예에 따른 알루미늄 질화막을 완충층으로 이용한 박막 트랜지스터의 제조 방법을 설명하면 다음과 같다. 먼저 기판으로 사용될 유리를 세정한 후, 알루미늄을 RF 마그네트론 스퍼터(Radio Frequency magnetron sputter : 이하 스퍼터라 칭함)방법으로 증착한다. 알루미늄 질화막(3~5 nm)은 상온에서 RF Power는 100W, 가스 압력은 20 mTorr에서 증착한다. 스퍼터 타겟은 순수한 알루미늄이고, 일반적으로 사용하는 아르곤(Ar)가스 대신에 질소가스를 사용하여 스퍼터를 하게 된다. 알루미늄은 질소에 의해 질화되어 시료을 놓은 곳에 증착되게 된다(Reactive sputtering). 알루미늄 질화막 위에 게이트 금속(구리, APC 등)을 상기 알루미늄 질화막을 스퍼터하는 방법과 동일한 조건( 단 질소를 아르곤 가스로 대체)에서 실시한다. 게이트 형성을 위해 노광 방식을 사용하여 게이트를 형성한다. 2차 알루미늄 질화막을 상기와 동일한 방법으로 형성한다. 연속으로 게이트 절연막(4), 활성층(5), 불순물이 첨가된 실리콘층(6), 소스(Source)와 드레인(Drain) 금속(7)을 증착한다. 이 연속증착은 피이씨브이디( PECVD : plasma enhanced chemical vapor deposition)를 사용하여 각 박막층 간을 공기와의 노출없이 증착한다.
먼저 실리콘 질화막(200 nm ~ 300 nm 의 두께를 가짐)의 경우, 기판온도 240OC ~270OC, RF 전력은 30W, 가스 압력은 400 mTorr인 조건에서 증착한다. 다음 활성층인 비정질 실리콘 막(120 nm ~ 150 nm 의 두께를 가짐)은 사일렌(SiH4) 가스유량이 1.0 sccm, 기판온도 240OC ~270OC, RF 전력은 10W, 가스 압력은 400 mTorr인 조건에서 증착한다. 불순물이 첨가된 실리콘층은 상기 비정질 실리콘 막을 증착후, 플라즈마를 끄지 않고 연속으로 증착한다. 상기 비정질 실리콘 막을 증착하기 위한 가스유량에 PH3를 2sccm 더 넣어준다. 연속으로 증착하기 때문에 접촉저항이 낮아지게 된다. 불순물이 첨가된 실리콘층의 증착후, 스퍼터에서 소스와 드레인 금속(니켈 : Nickel)을 증착한다. 증착이 끝난 시료는 사진 식각 작업을 가져서 먼저 소스와 드레인 금속을 패턴한다. 포지티브 피알(Positive Photo resist : 이하 피알이라 칭함)은 UV(ultra violet)를 조사당한 부분이 현상시에 식각이 된다. 그 후에 원하는 박막의 식각이 이루어 진다. 피알을 3000~4500 rpm(Round Per Minute)으로 스핀 코팅하고, UV를 조사전 약 90도에서 20~30분간 소프트 베이킹을 한다. 이는 용액인 피알에서 고체의 형태로 변화시키기 위해 피알에 존재하는 휘발성분을 증발시키는 과정이다. 소프트 베이킹이 끝나고, 얼라이너(UV range : 300 ~ 500 nm)에서 마스크에 시료의 인덱스를 맞추고 UV를 조사한다. 현상기 (Developer)에서 조사한 부분을 식각하고, 박막의 식각전 피알을 좀더 단단히 하기위해 110도에서 20분간 하드 베이킹을 한다. 준비가 끝난 시료는 원하는 박막을 식각한다.
식각의 순서는 소스및 드레인 금속을 식각후, 채널에 남아 있는 불순물이 첨가된 실리콘층을 식각한다(8). 도 4의 a)에 식각 후의 모양이 나와 있다. 피알은 원하는 박막의 식각이 끝난 후 제거된다. 피알의 제거는 리무버를 사용한다. 리무버를 약 80도 정도로 유지하고, 시료를 담그면 피알이 깨끗이 제거된다. 이제 두번째 식각공정을 위해 피알을 다시 코팅하고 상기 제시한 바의 순서를 그대로 적용해 실시한다. 식각(9)은 시료의 활성층을 고립시키는 목적(island)과 게이트를 오픈하여 측정을 가능케하는 두 가지 목적을 갖는다. 그러므로 식각은 활성층과 실리콘 질화막이 대상이며, 게이트가 완전히 오픈되면 멈추게 된다. 2차 알루미늄 질화막을 연속적으로 식각한다. 도 4의 b)는 식각이 끝난후의 모습이다. 피알을 제거하면 측정이 가능해 진다. 니켈-실리사이드 형성은 금속과 불순물이 첨가된 실리콘층 간의 접촉저항을 감소시켜 전류량 향상에 기여한다. 열처리는 240~270도의 온도에서 1시간 40분을 해준다. 이 온도에서 니켈과 실리콘은 NiSi상을 형성하게 되고, 실리콘과 경계면에서 형성되어 접촉저항을 줄여준다. 열처리는 채널의 뒷면이 노출 되어 있으므로 헬륨이나 수소, 또는 질소분위기에서 하게 된다.
측정은 HP-4156B (휴렛 패커드 제품)으로 박막 트랜지스터의 출력 특성및 전이 특성을 측정한다.
도 5, 도 6은 본 발명의 실시 예로서 구리를 사용하여 박막 트랜지스터를 제작, 그 특성을 측정한 결과이다. 상기 제시한 조건에서 구리를 게이트 금속으로 니켈을 소스 및 드레인 금속으로 사용하여 그 특성을 보인다.
도 5는 본 발명의 실시예에 따라 알루미늄 질화막을 완충층으로 이용한 박막 트랜지스터의 출력특성을 보여주고 있다. 도시된 바와 같이 박막 트랜지스터의 W/L(여기서 W는 박막트랜지스터의 채널(Channel)의 폭을, L은 길이를 나타냄)은 78 μm/14 μm이며, 게이트 전압 5V, 10V, 15V, 20V를 가하여 드레인 전압에 따른 드레인 전류를 측정하였다. 낮은 드레인 전압 영역에서는 전류밀집(current crowding) 현상이 없는 선형성을 볼 수 있다. 높은 드레인 전압에서의 전류 포화상태, 그리고 게이트 전압의 증가에 따른 드레인 전류 폭이 큼을 나타내고 있다.
도 6은 본 발명의 실시예에 따라 알루미늄 질화막을 완충층으로 이용한 박막 트랜지스터의 로그 드레인 전류-게이트 전압 전이 특성을 나타낸 그래프이다. 드레인 전압이 5V, 10V 일 때 게이트 전압 -5V에서의 오프 전류는 각각 1×10-13A, 2.3×10-13A를 나타내었다.
본 발명은 접착력, 확산및 금속의 변형이 우려되는 금속을 알루미늄 질화 버퍼층을 이용하여 유리 기판 위에 증착하여 후속 공정시의 신뢰도를 높일 수 있다. 알루미늄 질화막을 사용하여 대부분의 금속의 특성변화 없이 게이트 금속 사용을 가능하게 한다. 향후 박막 트랜지스터-LCD 패널에서 요구되어지는 저 저항 금속들 중의 일부인 구리와 APC의 경우 접착력이 좋지 않았으나 본 발명의 실험으로 유리 기판에 접착력이 우수한 금속 특성을 보였다.

Claims (13)

  1. 유리 기판 위에 1차 알루미늄 질화막을 형성하는 단계와,
    상기의 알루미늄 질화막 상에 게이트 금속을 형성하는 단계와,
    상기의 게이트 금속을 식각하는 단계와,
    상기의 패턴된 게이트 금속 상에 2차 알루미늄 질화막을 형성하는 단계와,
    상기의 알루미늄 질화막 상에 게이트 절연막, 반도체막, 고농도로 불순물이
    첨가된 반도체막을 형성하는 단계를 포함하는
    박막 트랜지스터를 형성하는 것을 특징으로 하는 박막 트랜지스터 형성 방법
  2. 청구항 1항에 있어서,
    게이트 금속이 구리인 것을 특징으로 하는 박막 트랜지스터 제조 방법
  3. 청구항 1항에 있어서,
    게이트 금속이 APC(Ag-Pd-Cu)인 것을 특징으로 하는 박막 트랜지스터 제조 방법
  4. 청구항 1항에 있어서,
    1차 알루미늄 질화막의 두께가 10nm 이하인 것을 특징으로 하는 박막 트랜지스터 제조 방법
  5. 청구항 4항에 있어서,
    1차 알루미늄 질화막의 두께가 3~5nm인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  6. 청구항 1항에 있어서,
    1차, 2차 알루미늄 질화막을 형성하는데 있어서,
    순수한 알루미늄 타겟 (target)과 질소가스를 사용하여 반응성 스퍼터(Reactive sputter)방법을 사용하는 것을 특징으로 하는 박막 트랜지스터 제조 방법
  7. 청구항 1항에 있어서,
    고농도로 불순물이 포함된 반도체막이 비정질 실리콘인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
  8. 청구항 1항에 있어서,
    2차 알루미늄 질화막의 두께가 20nm 이하인 것을 특징으로 하는 박막 트랜지스터 의 제조 방법
  9. 청구항 8항에 있어서,
    2차 알루미늄 질화막의 두께가 5-10nm 인 것을 특징으로 하는 박막 트랜지스터의
    제조 방법
  10. 청구항 1항에 있어서,
    반도체막이 비정질 실리콘인 것을 특징으로 하는 박막트랜지스터 제조 방법
  11. 청구항 1항에 있어서,
    1차 알루미늄 질화막의 두께가 0nm 인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
  12. 청구항 1항에 있어서,
    2차 알루미늄 질화막의 두께가 0nm 인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
  13. 청구항 1항에 있어서,
    게이트 절연막이 실리콘 질화막인 것을 특징으로 하는 비정질 실리콘 박막 트랜지스터의 제조 방법
KR1020010000907A 2000-08-12 2001-01-08 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법 KR20010035157A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010000907A KR20010035157A (ko) 2001-01-08 2001-01-08 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법
US09/927,362 US6562668B2 (en) 2000-08-12 2001-08-13 Method of fabricating thin film transistor using buffer layer and the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000907A KR20010035157A (ko) 2001-01-08 2001-01-08 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010035157A true KR20010035157A (ko) 2001-05-07

Family

ID=19704358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000907A KR20010035157A (ko) 2000-08-12 2001-01-08 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010035157A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140176A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0685255A (ja) * 1992-09-02 1994-03-25 Sharp Corp 薄膜トランジスタ及びその製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JP2000058864A (ja) * 1993-02-10 2000-02-25 Semiconductor Energy Lab Co Ltd 絶縁ゲ―ト型半導体装置の作製方法
KR20000025629A (ko) * 1998-10-13 2000-05-06 김영환 알루미늄질화막을 확산방지막으로 사용한 반도체 소자 제조방법및 그를 이용한 캐패시터 하부 전극 형성방법
KR20000072231A (ko) * 2000-08-19 2000-12-05 장 진 알루미늄 산화막을 이중 완충층으로 이용한액정디스플레이용 박막 트랜지스터의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140176A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0685255A (ja) * 1992-09-02 1994-03-25 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2000058864A (ja) * 1993-02-10 2000-02-25 Semiconductor Energy Lab Co Ltd 絶縁ゲ―ト型半導体装置の作製方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
KR20000025629A (ko) * 1998-10-13 2000-05-06 김영환 알루미늄질화막을 확산방지막으로 사용한 반도체 소자 제조방법및 그를 이용한 캐패시터 하부 전극 형성방법
KR20000072231A (ko) * 2000-08-19 2000-12-05 장 진 알루미늄 산화막을 이중 완충층으로 이용한액정디스플레이용 박막 트랜지스터의 제조 방법

Similar Documents

Publication Publication Date Title
US6562668B2 (en) Method of fabricating thin film transistor using buffer layer and the thin film transistor
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
TW449929B (en) Structure and manufacturing method of amorphous-silicon thin film transistor array
US5976988A (en) Etching material and etching method
JPS6281764A (ja) 炭化シリコン電界効果トランジスタの製造方法
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
KR20010035157A (ko) 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법
KR20000072231A (ko) 알루미늄 산화막을 이중 완충층으로 이용한액정디스플레이용 박막 트랜지스터의 제조 방법
JP2007184517A (ja) 交互に配置されたソース／ドレイン及び薄いチャネルのｔｆｔ構造及びその製造方法
JP2000124457A (ja) 多結晶シリコン薄膜の平坦化方法
JPH06260644A (ja) 半導体装置の製造方法
CN1316770A (zh) 多晶硅薄膜的制造方法
TW540117B (en) Method for improving the roughness of the sidewall of a polysilicon layer in an etching process
JPH0282578A (ja) 薄膜トランジスタの製造方法
KR20000072181A (ko) 알루미늄 산화막을 완충층으로 이용한 박막 트랜지스터의제조 방법
JPH0888363A (ja) 半導体装置及びその製造方法
JPH04313273A (ja) マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置
JPH04106954A (ja) 液相ｃｖｄ法を用いた半導体装置の製造方法
KR100367638B1 (ko) ＣｅＯ₂박막과 반사방지막을 이용한 다결정 실리콘ＴＦＴ의 제조방법
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
KR0156216B1 (ko) 박막트랜지스터 제조방법
JPH0669503A (ja) 薄膜トランジスタおよびその製造方法
JPH04328872A (ja) 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application