JPS61140176A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61140176A
JPS61140176A JP26328084A JP26328084A JPS61140176A JP S61140176 A JPS61140176 A JP S61140176A JP 26328084 A JP26328084 A JP 26328084A JP 26328084 A JP26328084 A JP 26328084A JP S61140176 A JPS61140176 A JP S61140176A
Authority
JP
Japan
Prior art keywords
film
aluminum nitride
gate electrode
silicon oxide
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26328084A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP26328084A priority Critical patent/JPS61140176A/ja
Publication of JPS61140176A publication Critical patent/JPS61140176A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野j 本発明は、絶縁ゲイト型電界効果半導体装置(IGFと
いう)であって、ディト絶縁膜として窒化アルミニュー
ムまたは酸化珪素膜上に窒化アルミニュームを光化学反
応を用いたCVD (気相反応)方法により設けたもの
である。
r従来の技術」 IGFのゲイト絶縁膜の作製方法として塩酸酸化法が知
られている。しかしIGFのチャネル長が短くなるにつ
れてこのIGFのゲイト絶縁膜も単に酸化珪素のみでは
不十分であることが判明した。そしてその材料として、
1−00〜300人の厚さの酸化珪素とその上面に設け
られた窒化珪素被膜とよりなる二相構造が用いられるよ
うになった。
しかし窒化珪素をプラズマ気相法で作らんとすると、絶
縁膜としてwA縁耐圧がI X10’V/cm程度の小
さい被膜となってしまう。そのため、この点を解決する
ため、酸化珪素上に減圧気相法により窒化珪素膜を作る
ことが試みられた。
しかしこの減圧気相法の窒化珪素膜を形成するとMIS
構造のC−■特性においてヒステリシス特性が見られ、
スレッシュホールド電圧のドリフトがおきてしまった。
さらにこれらを解決する方法として酸化珪素膜をアンモ
ニア中で1150〜1200℃の高温で窒化珪素に変成
させる方法が知られている。するとこの窒化珪素がヒス
テリシス特性もなく下地酸化珪素の損傷もなく好ましい
ものであり、さらに高融点金属のゲイト電極の密着性に
も優れたものである。
しかし、かかる高温処理は基板材料の劣化をもたらし、
超LSIにおいて不十分といわざるを得ない。
r問題を解決するための手段」 本発明はこれらの問題を解決するため、ヒステリシス特
性を本質的に有さない窒化アルミニューム被膜または酸
化珪素膜とその上に窒化アルミニュームを設けた二層膜
を形成させんとしたものである。
「作用」 この窒化アルミニューム(以下AINという)は窒素と
金属アルミニュームとの反応のため窒化珪素の如き可逆
的なヒステリシスを有さない。高融点金属の密着性に関
しては、窒化物であるため、窒化珪素と同様に酸化珪素
よりはるかにすぐれたものである。加えて、エネルギバ
ンド巾も7 、 OeVと窒化珪素の5eVよりも2e
Vも大きいため、より絶縁性である。
そのAINの作製方法として、光CVD法を用いるなら
ば、30〜400人の厚さのきわめて薄い膜を下地の酸
化珪素膜に何等の損傷を与えることなく作ることができ
る。
これらの特性のため、チャネル長が1μまたはそれ以下
のショートチャネルMIS、FETにおいてもパターニ
ングを何等の問題なく処理することができる。
実施例1 第1図に本発明のIGFの縦断面図を示す。
図面において、基板(1)、フィールド絶縁物(2)。
酸化珪素膜(3)、窒化アルミニューム膜(4)よりな
るディト絶縁物(5)、ゲイト電極(6)、ソース(7
)、ドレイン(8)、チャネルカット(9)、チャネル
形成領域(10)よりなっている。
図面はNチャネルIGFであり、基板(1)上にP(1
0)のチャネル形成領域を有し、チャネル長は1.5μ
チヤネル巾10μとした。ゲイト電極は金属タングステ
ンとした。酸化珪素膜(3)は300人の厚さを有せし
め、塩酸酸化法による熱酸化膜である。
さらにその上の窒化アルミニュームはその製造方法につ
いて詳細を実施例2に示す。光化学反応により30〜4
00人の厚さ例えば100人の厚さに形成した。
ゲイト電極を形成した後、ソース(7)、ドレイン(8
)をセルファライン法により作製した。
かかるIGFにおいては、もしAINを形成しない即ち
酸化珪素のみにはみられない耐熱性金属であるMo、T
i、W、WSiz+ Mo5iz+Ti5iz等のリー
ド金属が下地絶縁膜と優れた密着性を有していた。絶縁
耐圧はAINのみでも4 X 10’V/cmを有し、
酸化珪素の8 X 10’V/cm、窒化珪素のI X
10’V/cmの中間を有し、特に窒化珪素膜に比べて
4倍もの耐圧を有していた。
さらに±3 X10”V/cmの電界に相当する電圧を
加えても、スレッシュホールド電圧の+1vより士 ・
0.2v以下の範囲でしかドリフトをしなかった。これ
はこの上側の被膜層して窒化珪素膜ではまった(考えら
れない優れた値であった。
実施例2 以下第2図に示した図面に基づき本発明のAINの製造
の詳細を記す。
第2図において、被形成面を有するシリコン基板(1)
はホルダ(1゛)に保持され、反応室(12)内のハロ
ゲンヒータ(13) (上面を水冷(31))に近接し
て設けられている。反応室(12)、紫外光源が配設さ
れた光源室(35)及びヒータ(13)が配設された加
熱室(30)は、それぞれの圧力を10torr以下の
概略同一の真空度に保持した。このために反応に支障の
ない気体(窒素、アルゴンまたはアンモニア)を(28
)より(36)に供給し、または(36’)より排気す
ることにより成就した。また透光性遮蔽板である石英窓
(40)により、光源室(35)と反応室(12)とが
仕切られている:この窓(40)の上側にはノズル(3
4)が設けられ、このノズルはアンモニア(NHa)。
弗化窒素(NF:+)用のノズル(34”)が噴出口を
下向き(窓向き) (32)に、またメチルアルミニュ
ーム(AI (CH3) :l)用のノズル(34’)
が噴出口を上向き(基板向き) (33)に設けている
。このノズル(34)はプラズマエッチにおける高周波
電源(15) (周波数13.56+1H2)の一方の
電極となっている。
光源室の排気に際し逆流により反応性気体の光源室まで
の混入防止のためヒータ(29)を配設した。
これにより反応性気体のうちの分解後固体となる成分を
トラップし気体のみの進入とさせた。
移動に関し、圧力差が生じないようにしたロード・ロッ
ク方式を用いた。まず、予備室(14)にて基板(1)
、ホルダ(1°)および基板および基板おさえ(1”)
(熱を効率よく基板に伝導させる)を挿入配設し、真空
引きをした後、ゲート弁(16)を開とし、反応室(1
2)に移し、またゲート弁(16)を閉として、反応室
(12)、予備室(14)を互いに仕切った。
ドーピング系(37)は、バルブ(22) 、流量計(
21)よりなり、反応後固体生成物を形成させる反応性
気体は(23) 、 (24)より、また反応後気体生
成物は(25) 、 (26)より反応室(12)へ供
給させた。反応室の圧力制御は、コントロールパルプ(
17) 、コック(20)を経てターボ分子ポンプ(大
阪真空製PG550を使用)(18) 、ロータリーポ
ンプ(19)を経、排気させた。
排気系(38)はコック(20)により予備室(14)
を真空引きをする際はそちら側を開とし、反応室(12
)側を閉とする。また反応室を真空引きする際は反応室
を開とし、予備室側を閉とした。
か(して基板を反応室に図示の如く挿着した。
この反応室の真空度はlfl’torr以下とした。こ
の後(28)より窒素を導入しさらに反応性気体を(3
7)より反応室に導入して被膜形成を行った。
反応用光源は低圧水銀灯(34)とし、水冷(31”)
を設けた。その紫外光源は、低圧水銀灯(185nm。
254nmの波長を発光する発光長40cm、照射強度
15mW/cm”、ランプ電力40讐)ランプ数16本
である。
この紫外光は、透光性遮蔽板である石英(40)を経て
反応室(12)の基板(1)の被形成面(1)上を照射
する。
ヒータ(13)は反応室の上側に位置した「ディボジッ
ション・アップ」方式とし、フレークが被形成面に付着
してピンホールの原因を作ることを避けた。
反応室はステンレスであり、光源室、加熱室(30)も
ともに真空引きをし、それぞれの圧力差を10torr
以下とした。その結果、従来例に示される如く、大面積
の照射用に石英板の面積を大きくすると圧力的に耐えら
れないという欠点を本発明は有していない。即ち、紫外
光源も真空下に保持された光源室と反応室とを囲んだス
テンレス容器内に真空に保持されている。このため、5
インチまたは6インチのウェハの大きさではなく 30
cm x 30cmの大きさの基板をも何等の工業的な
問題もなく作ることができ得る。
図面の場合の被形成有効面積は30cm X 30cm
であり、直径5インチの基板(1)5枚がホルダ(1″
)に配設され得る構成とし、基板の温度はハロゲンヒー
タ(13)により加熱し、室温〜500℃までの所定の
温度とした。
At(CH3):lを代表例とするメチルアルミニュー
ムをバブラを(23)に連結し、10cc/分で供給し
た。
(25)よりアンモニアを30cc/分で供給した。す
ると、メチルアルミニュームは光源室に水銀を用いるこ
となく分解し、窒化アルミニューム膜を30〜400人
の厚さに作ることができた。被膜形成速度は6人/分(
圧力3torr、温度350℃)を得ることができた。
かくしてAINのみをゲイト絶縁膜または酸化珪素とそ
の上にAINを形成する二層膜等に対し所定の厚さの被
膜を形成させることが可能となった。エチルアルミニュ
ームAI (CzHs) 3 等の他のアルキル化合物
でもよい。
被膜形成後の窓のプラズマエツチングは(26)よりC
Cl4を供給してプラズマ反応を行った。加えて(24
)より水素を供給した。かくして窒化アルミニュームを
除去させることができた。
この被膜形成を10回繰り返しても、同じ膜厚を同一条
件で得ることができた。
「効果」 本発明は以上の説明より明らかなどと(、ゲイト絶縁膜
として光CVD法を用いた窒化アルミニューム膜を形成
したものである。
その結果、高融点金属の密着性に優れ、かつ絶縁耐圧を
高くかつ比誘電率も酸化珪素より大きい6を有するため
、ゲイト電極に加えた電圧を有効に半導体(1)のチャ
ネル形成領域(10) (第1図)に印加でき、空乏層
を設けることができた。
本発明において、窒化アルミニュームの作製方法として
光CVD法を用いた。しかしTMAとアンモニアとの反
応による減圧気相法を500〜900℃の温度(圧力0
.1〜3 torr)として行ってもよいことはいうま
でもない。
かかる場合には第2図に示すCVD装置において基板温
度を例えば700℃とし、紫外線照射を行うことなく、
単に熱の印加のみで被膜形成をさせればよい。
その他のプロセスは実施例2と同様である。
本発明は、以上の説明より明らかなごとく、大面積の基
板上に被膜を形成するにあたり、窓上の不要反応生成被
膜をプラズマエツチングより完全に除去することができ
る。このため窓上面にオイルをまったく用いる必要がな
い。故に、被膜内には炭素等の不純物がはいりに<(、
かつ、排圧を1O−7torrと高真空にし得、オイル
フリーの高純度の被膜作製が可能となった。
さらにこの光CVD法による被膜形成に加えて、この上
に重ねて同じまたは異なる被膜を他のCVD法で形成さ
せることも可能である。そして不揮発性メモリのゲイト
絶縁膜(基板−酸化珪素−珪素のフローティングゲイト
−^1−ゲイト電極)を設けることは有効である。
また本発明において、チャネル形成領域は珪素にあって
はゲイト絶縁物は酸化珪素およびAINの二層膜が優れ
ていた。しかしGaAs、 InP等の■−■化合物に
あっては、これらの半導体と酸化珪素とが高温動作テス
トにおいて反応し劣化するため、AINのみとする方が
好ましかった。即ち半導体にAINを直接密接させてゲ
イト電極の構造とせしめればよい。
なお本発明において、ゲイト電極の材料は不純物が添加
された珪素、珪素を主成分とする化合物(MoSiz、
WSiz、Ti5iz)またはMo、W、 Tiを示し
た。しかしその他の導体を用いてもよい。またこれらの
ゲイト電極をも同じ反応炉または連結した反応炉を用い
AINの表面を大気にふれさせることなく形成させるこ
とはその密着性向上にさらに優れたものであった。
前記した実験例において、光CVD用の光源として低圧
水銀灯ではな(エキシマレーザ(波長100〜400n
m) 、アルゴンレーザ、窒素レーザ等を用いてもよい
ことはいうまでもない。
【図面の簡単な説明】
第1図は本発明の絶縁ゲイト型電界効果半導体装置を示
す。 第2図は本発明のCVD装置である。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁ゲイト型電界効果半導体装置におけるゲイト絶
    縁膜として、半導体上に窒化アルミニュームまたは酸化
    珪素膜と該膜上に窒化アルミニューム膜とが積層して設
    けられたことを特徴とする半導体装置。 2、特許請求の範囲第1項において、窒化アルミニュー
    ムは30〜400Åの厚さを有することを特徴とする半
    導体装置。
JP26328084A 1984-12-13 1984-12-13 半導体装置 Pending JPS61140176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26328084A JPS61140176A (ja) 1984-12-13 1984-12-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26328084A JPS61140176A (ja) 1984-12-13 1984-12-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS61140176A true JPS61140176A (ja) 1986-06-27

Family

ID=17387270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26328084A Pending JPS61140176A (ja) 1984-12-13 1984-12-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS61140176A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027834A (ja) * 1988-06-27 1990-01-11 Shindengen Electric Mfg Co Ltd バッテリ充電装置
KR20010035157A (ko) * 2001-01-08 2001-05-07 장진 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법
WO2004095572A1 (en) * 2003-04-22 2004-11-04 National University Of Singapore A method of fabricating a cmos device with dual metal gate electrodes
US7488640B2 (en) 2001-01-08 2009-02-10 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi
JPS5972142A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi
JPS5972142A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027834A (ja) * 1988-06-27 1990-01-11 Shindengen Electric Mfg Co Ltd バッテリ充電装置
KR20010035157A (ko) * 2001-01-08 2001-05-07 장진 알루미늄 질화막을 완충층으로 이용한 액정디스플레이용박막 트랜지스터의 제조 방법
US7488640B2 (en) 2001-01-08 2009-02-10 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
WO2004095572A1 (en) * 2003-04-22 2004-11-04 National University Of Singapore A method of fabricating a cmos device with dual metal gate electrodes

Similar Documents

Publication Publication Date Title
US7011866B1 (en) Method and apparatus for film deposition
EP1422752B1 (en) Forming method and forming system for insulation film
JP3067003B2 (ja) 半導体装置
JPS61127121A (ja) 薄膜形成方法
KR20060047185A (ko) 필름 형성 전구체를 제어함으로써 실리콘 질화물의 특성 및균일성을 제어하는 방법 및 실리콘 질화물을 포함하는tft 소자
JPS61140175A (ja) 被膜作製方法
US20140342575A1 (en) Method for Forming an Interfacial Layer on a Semiconductor Using Hydrogen Plasma
US6777354B2 (en) Semiconductor device and method of manufacturing the same
JP2004039990A (ja) 被処理体の酸化方法
JP2001189275A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JPS61140176A (ja) 半導体装置
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
KR20010063463A (ko) 반도체 소자의 제조 방법
KR101121055B1 (ko) 에너지 조절이 가능한 질소원자빔을 이용한 질화막 형성장치 및 방법
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
JP2639681B2 (ja) 炭素膜の形成された電子装置の作製方法
JP3320701B2 (ja) 配線保護膜の作製方法
JP2747556B2 (ja) 絶縁ゲート型電界効果半導体メモリ装置の作製方法
JPS61152026A (ja) 半導体装置作製方法
WO2005022624A1 (ja) 絶縁膜形成方法
JPH06120355A (ja) 半導体装置の製造方法
JP4719166B2 (ja) 半導体装置の製造方法
JPS61152024A (ja) 半導体装置作製方法
KR100451507B1 (ko) 반도체 소자의 제조방법