JPS61140175A - 被膜作製方法 - Google Patents

被膜作製方法

Info

Publication number
JPS61140175A
JPS61140175A JP59263279A JP26327984A JPS61140175A JP S61140175 A JPS61140175 A JP S61140175A JP 59263279 A JP59263279 A JP 59263279A JP 26327984 A JP26327984 A JP 26327984A JP S61140175 A JPS61140175 A JP S61140175A
Authority
JP
Japan
Prior art keywords
film
reaction chamber
chamber
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59263279A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59263279A priority Critical patent/JPS61140175A/ja
Publication of JPS61140175A publication Critical patent/JPS61140175A/ja
Priority to US07/563,855 priority patent/US5094966A/en
Priority to US08/379,763 priority patent/US6784033B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野ｊ 本発明は、絶縁ゲイト型電界効果半導体装置（ＩＧＦと
いう）であって、ディト絶縁膜の一部または全部として
窒化物被膜を光化学反応を用いたＣＶＤ（気相反応）方
法により形成する作製方法に関する。
「従来の技術Ｊ ＩＧＦのゲイト絶縁膜の作製方法として塩酸酸化法が知
られている。しかしＩＧＦのチャネル長が短くなるにつ
れてこのＩＧＦのゲイト絶縁膜も単に酸化珪素のみでは
不十分であることが判明した。そしてその材料として、
１００〜３００人の厚さの酸化珪素とその上面に設けら
れた窒化珪素被膜とよりなる二相構造が用いられるよう
になった。
しかし窒化珪素をプラズマ気相法で作らんとすると、絶
縁膜として絶縁耐圧がＩ　Ｘ１０’Ｖ／ｃｍ程度の小さ
い被膜となってしまう。そのため、この点を解決するた
め、酸化珪素上に減圧気相法により窒化珪素膜を作るこ
とが試みられた。
しかしこの減圧気相法の窒化珪素膜を形成するとＭＩＳ
構造のＣ−ｖ特性においてヒステリシス特性が見られ、
スレッシュホールド電圧のドリフトがおきてしまった。
さらにこれらを解決する方法として酸化珪素膜をアンモ
ニア中で１１５０〜１２００℃の高温で窒化珪素に変成
させる方法が知られている。するとこの窒化珪素がヒス
テリシス特性もなく下地酸化珪素の損傷もなく好ましい
ものであり、さらに高融点金属のゲイト電極の密着性に
も優れたものである。
しかし、かかる高温処理は基板材料の劣化をもたらし、
超ＬＳＩにおいて不十分といわざるを得ない。
ｒ問題を解決するための手段ｊ 本発明はこれらの問題を解決するため、下地の酸化珪素
膜にまったく損傷を与えることない安定な窒化物被膜を
光ＣＶＤ法で形成せしめたものである。特にその窒化物
被膜は窒化珪素または窒化アルミニュームよりなり、こ
れらを半導体基板上またはこの半導体上に予め形成され
た膜上に二層膜を構成して形成させんとしたものである
。
「作用Ｊ この窒化アルミニューム（以下ＡＩＮという）または窒
化珪素（以下ＳｉＮという）は光ＣＶＯ法で作ることに
より形成された被膜内にアルミニュームまたはシリコン
のクラスタを有さず、化学量論的に不対結合手が殆どな
い窒化物を作ることができる。このため、その上に形成
されるゲイト電極およびリードとしての高融点金属の密
着性に関しては、窒化物であるため、酸化珪素よりはる
かにすぐれたものである。
そのＡＩＮまたはＳｉＮの作製方法として、光ＣＶＤ法
を用いるため、３０〜４００人の厚さのきわめて薄い膜
をその厚さを高精度に制御して下地の酸化珪素膜に何等
の損傷を与えることな−く作ることができる。
これらの特性のため、チャネル長が１μまたはそれ以下
のショートチャネル旧Ｓ、ＦＥＴにおいても超ＬＳＩの
パターニングを何等の問題なく処理することができる。
実施例１ 第１図に本発明のＩＧＦの縦断面図を示す。
図面において、基板（１）、フィールド絶縁物（２）。
酸化珪素膜（３）、窒化物被膜（４）よりなるゲイト絶
縁物（５）、ゲイト電極（６）、ソース（７）、ドレイ
ン（８）。
チャネルカット（９）、チャネル形成領域（１０）より
なっている。
図面はＮチャネルＩＧＦであり、基板（１）上にＰ（１
０）のチャネル形成領域を有し、チャネル長は１．５μ
チヤネル巾１０μとした。ゲイト電極は金属タングステ
ンとした。酸化珪素膜（３）は３００人の厚さを有せし
め、塩酸酸化法による熱酸化膜である。
さらにその上の窒化物被膜はその製造方法について詳細
を実施例２に示す。光化学反応により３０〜４００人の
厚さ例えば１００人の厚さに形成した。
ゲイト電極を形成した後、ソース（７）、ドレイン（８
）をセルファライン法により作製した。
かかるＩＧＦにおいては、ＡＩＮまたはＳｉＮを形成し
ない即ち酸化珪素のみにはみられない耐熱性金属である
Ｍｏ、ＴｉＪ、ＷＳｉｚ、　Ｍｏ５ｉｚ、Ｔｉ５ｉｚ等
のリード金属が下地絶縁膜と優れた密着性を有していた
。
絶縁耐圧は、ＡＩＮのみでも光ＣＶＤ法による４×１０
”Ｖ／ｃｍを有し、光ＣＶＤ法による窒化珪素の２．５
×１０’Ｖ／ｃｍはプラズマＣＶＤ法による窒化珪素の
１×１０”Ｖ／ｃｍよりも２．５〜４倍も高い耐圧を有
していた。
さらに±３　Ｘ　１０’Ｖ／ｃｍの電界に相当する電圧
を加えても、スレッシュホールド電圧の＋１ｖより±０
．２ｖ以下の範囲でしかドリフトをしなかった。
実施例２ 以下第２図に示した図面に基づき本発明のＡＩＮまたは
ＳｉＮの製造の詳細を記す。
第２図において、被形成面を有するシリコン基板（１）
はホルダ（１”）に保持され、反応室（１２）内のハロ
ゲンヒータ（１３）　（上面を水冷（３１））に近接し
て設けられている。反応室（１２）　、紫外光源が配設
された光源室（３５）及びヒータ（１３）が配設された
加熱室（３０）は、それぞれΦ圧力を１０　ｔｏｒｒ以
下の概略同一の真空度に保持した。このために反応に支
障のない気体（窒素、アルゴンまたはアンモニア）を（
２８）より（３６）に供給し、または（３６’）より排
気することにより成就した。また透光性遮蔽板である石
英窓（４０）により、光源室（３５）と反応室（１２）
とが仕切られている。この窓（４０）の上側にはノズル
（３４）が設けられ、このノズルは光ＣＶＤ法に用いる
アンモニア（ＮＨ３）　、プラズマエッチに用いる弗化
窒素（ＮＦ３）用のノズル（３４”）が噴出口を下向き
（窓向き）　（３２）に、またＡＩＮの作製に用いるメ
チルアルミニューム（ＡＩ　（ＣＩり　３）用のノズル
およびＳｉＮの作製に用いるＳｉＨ４，５ｉｚＦ６．５
ｉｚＨｉ用のノズル（３４”）が噴出口を上向き（基板
向き）　（３３）に設けている。
このノズル（３４）は光ＣＶＤ法で被膜を形成してしま
うた後、窓（４０）上に形成される不要物のプラズマエ
ッチ法による除去を行う際の高周波電源（１５）（周波
数１３．５６ＭＨｚ）の一方の電極となっている。
光源室の排気に際し逆流により反応性気体の光源室まで
の混入防止のためヒータ（２９）を配設した。
これにより反応性気体のうちの分解後固体となる成分を
トラップし気体のみの逆火とさせた。
移動に関し、圧力差が生じないようにしたロード・ロッ
ク方式を用いた。まず、予備室（１４）にて基板（１）
、ホルダ（１”）および基板および基板おさえ（１”）
（熱を効率よく基板に伝導させる）を挿入・配設し、真
空引きをした後、ゲート弁（１６）を開とし、反応室（
１２）に移し、またゲート弁（１６）を閉として、反応
室（１２）、予備室（１４）を互いに仕切った。
ドーピング系（３７）は、パルプ（２２）　、流量計（
２１）よりなり、反応後固体生成物を形成させる反応性
気体は（２３）　、　（２４）より、また反応後気体生
成物は（２５）　、　（２６）より反応室（１２）へ供
給させた。反応室の圧力制御は、コントロールパルプ（
１７）、コック（２０）を経てターボ分子ポンプ（大阪
真空製ＰＧ５５０を使用）　（１８）　、ロータリーポ
ンプ（１９）を経、排気させた。
排気系（３８）はコック（２０）により予備室（１４）
を真空引きをする際はそちら側を開とし、反応室（１２
）側を閉とする。また反応室を真空引きする際は反応室
を開とし、予備室側を閉とした。
か（して基板を反応室に図示の如く挿着した。
この反応室の真空度は１０−’ｔｏｒｒ以下とした。こ
の後（２８）より窒素を導入しさらに反応性気体を（３
７）より反応室に導入して被膜形成を行った。
反応用光源は低圧水銀灯（３４）とし、水冷（３１′）
を設けた。その紫外光源は、低圧水銀灯（１８５ｎｎ＋
。
２５４ｎｍの波長を発光する発光長４０ｃｍ、照射強度
１５ｍＷ／ｃｍ”＋ランプ電力４０Ｗ）ランプ数１６本
である。
この紫外光は、透光性遮蔽板である石英（４０）を経て
反応室（１２）の基板（１）の被形成面（１）上を照射
する。
ヒータ（１３）は反応室の上側に位置した「ディポジッ
ション・アップ」方式とし、フレークが被形成面に付着
してピンホールの原因を作ることを避けた。
反応室はステンレスであり、光源室、加熱室（３０）も
ともに真空引きをし、それぞれの圧力差を１０　ｔｏｒ
ｒ以下とした。その結果、従来例に示される如く、大面
積の照射用に石英板の面積を大きくすると圧力的に耐え
られないという欠点を本発明は有していない。即ち、紫
外光源も真空下に保持された光源室と反応室とを囲んだ
ステンレス容器内に真空に保持されている。このため、
５インチまたは６インチのウェハの大きさではなく　３
０ｃｍ　Ｘ　３０ｃｍの大きさの基板をも何等の工業的
な問題もな（作ることができ得る。
図面の場合の被形成を効面積は３０ｃｍ　Ｘ　３０ｃｍ
であり、直径５インチの基板（１）５枚がホルダ（１゛
）に配設され得る構成とし、基板の温度はハロゲンヒー
タ（１３）により加熱し、室温〜５００℃までの所定の
温度とした。
以下にＡＩＮ、ＳｉＮの実施例を示す。
実験例Ｉ　　ＡＩＮ被膜の作製 ＡＩ　（ＣＨｓ）　ｓを代表例とするメチルアルミニュ
ームをバプラを（２３）に連結し、１０ｃｃ／分で供給
した。
（２５）よりアンモニアを３０ｃｃ／分で供給した。す
ると、メチルアルミニュームは光源室に水銀を用いるこ
とな（分解し、窒化アルミニューム膜を３０〜４００人
の厚さに作ることができた。被膜形成速度は６人／分（
圧力３ｔｏｒｒ、温度３５０℃）を得ることができた。
かくしてＡＩＮのみをゲイト絶縁膜または酸化珪素とそ
の上にＡＩＮを形成する二層膜等に対し所定の厚さの被
膜を形成させることが可能となった。エチルアルミニュ
ームＡＩ　（ＣＪｓ）　３等の他のアルキル化合物でも
よい。
被膜形成後の窓のプラズマエツチングは（２６）よりＣ
Ｃ１，を供給してプラズマ反応を行った。加えて（２４
）より水素を供給した。か（して窒化アルミニュームを
除去させることができた。
この被膜形成を１０回繰り返しても、同じ膜厚を同一条
件で得ることができた。
給した。（２５）よりアンモニアを３０ｃｃ／分で供給
した。すると、これらは紫外光源（３４）より１８４ｎ
ｍの光を受けて水銀を用いることなく光分解し、アンモ
ニアと反応し、ＳｉＮ被膜を基板（１）の被形成面に形
成させることができた。即ち、第１図に示したごとき酸
化珪素（３）上に窒化珪素を１００人の厚さで形成させ
ることができた。
この後第１図に示すプロセスを経て、ＩＧＦを作った。
ディト電圧は±ＩＯＶになっても、スレッシュホールド
電圧のドリフトはまったく見られなかった。プラズマ二
フチはＮＦ３を用いて基板を取り出した後（１３）より
８０−の高周波エネルギを加えて行った。
ｒ効果Ｊ 本発明は以上の説明より明らかなどと（、ゲイト絶縁膜
として光ＣＶＤ法を用いた窒化物被膜を形成したもので
ある。
その結果、高融点金属の密着性に優れ、かつ絶縁耐圧を
高くかつ比誘電率も酸化珪素より大きい６を有するため
、ゲイト電極に加えた電圧を有効に半導体（１）のチャ
ネル形成領域（１０）　（第１図）に印加でき、空乏層
を設けることができた。
本発明において、窒化アルミニュームまたは窒化珪素の
作製方法として光ＣＶＤ法を用いた。しかしその際の温
度を水素の被膜内への残存を防ぐため５００〜９００℃
の高温度（圧力０．１〜３ｔｏｒｒ）として行ってもよ
いことはいうまでもない。
本発明は、以上の説明より明らかなごとく、大面積の基
板上に被膜を形成するにあたり、窓上の不要反応生成被
膜が形成されても、それにより光形成が中断される前に
３０〜４００人のきわめて薄い膜をディト絶縁膜として
作製してしまうことができる。このため、第２図の装置
ではこの被膜形成が完了して基板を取り出して後窓上の
不要物をプラズマエツチングより完全に除去し、次の新
たな面の被膜形成を行うことが可能となった。
さらにこの光ＣＶＤ法による被膜形成に加えて、この上
に重ねて同じまたは異なる被膜を他のＣＶＤ法で形成さ
せることも可能である。そして不揮発性メモリのゲイト
絶縁膜（基板−酸化珪素−珪素のフローティングゲイト
−Ａ１−ゲイト電極）を設けることは有効である。
また本発明において、チャネル形成領域は珪素にあって
はディト絶縁物は酸化珪素および窒化物被膜の二層膜が
優れていた。しかしＧａＡｓ、　ＩｎＰ等のｍ−ｖ化合
物にあっては、これらの半導体と酸化珪素とが高温動作
テストにおいて反応し劣化するため、ＡＩＮまたはＳｉ
Ｎのみとする方が好ましかった。即ち半導体にＡＩＮま
たはＳｉＮを直接密接させてゲイト電極の構造とせしめ
ればよい。
なお本発明において、ゲイト電極の材料は不純物が添加
された珪素、珪素を主成分とする化合物（ＭｏＳｉｚ、
ＷＳｉｚ、Ｔｉ５ｉｚ）または門ｏ、Ｗ、　Ｔｉを示し
た。しかしその他の導体を用いてもよい。またこれらの
ゲイト電極をも同じ反応炉または連結した反応炉を用い
窒化物被膜の表面を大気にふれさせることなく形成させ
ることはその密着性向上にさらに優れたものであった。
前記した実験例において、光ＣＶＤ用の光源として低圧
水銀灯ではなくエキシマレーザ（波長１００〜４００ｎ
ｍ）　、アルゴンレーザ、窒素レーザ等を用いてもよい
ことはいうまでもない。
【図面の簡単な説明】
第１図は本発明の絶縁ゲイト型電界効果半導体装置を示
す。 第２図は本発明のＣＶＤ装置である。

Claims (1)

  1. 【特許請求の範囲】 １、絶縁ゲイト型電界効果半導体装置におけるゲイト絶
    縁膜の一部または全部の被膜として、窒化物被膜を光気
    相反応法により形成することを特徴とする半導体装置作
    製方法。 ２、特許請求の範囲第１項において、窒化物被膜は窒化
    アルミニュームまたは窒化珪素よりなることを特徴とす
    る半導体装置作製方法。
JP59263279A 1984-02-15 1984-12-13 被膜作製方法 Pending JPS61140175A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59263279A JPS61140175A (ja) 1984-12-13 1984-12-13 被膜作製方法
US07/563,855 US5094966A (en) 1984-12-13 1990-08-07 Method for the manufacture of an insulated gate field effect semiconductor device using photo enhanced CVD
US08/379,763 US6784033B1 (en) 1984-02-15 1995-01-27 Method for the manufacture of an insulated gate field effect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59263279A JPS61140175A (ja) 1984-12-13 1984-12-13 被膜作製方法

Publications (1)

Publication Number Publication Date
JPS61140175A true JPS61140175A (ja) 1986-06-27

Family

ID=17387255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263279A Pending JPS61140175A (ja) 1984-02-15 1984-12-13 被膜作製方法

Country Status (2)

Country Link
US (1) US5094966A (ja)
JP (1) JPS61140175A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6786997B1 (en) 1984-11-26 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus
JPH0752718B2 (ja) 1984-11-26 1995-06-05 株式会社半導体エネルギー研究所 薄膜形成方法
KR940006696B1 (ko) * 1991-01-16 1994-07-25 금성일렉트론 주식회사 반도체 소자의 격리막 형성방법
US5324675A (en) * 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
US5445999A (en) * 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6495409B1 (en) * 1999-01-26 2002-12-17 Agere Systems Inc. MOS transistor having aluminum nitride gate structure and method of manufacturing same
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
US6541829B2 (en) * 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US6831339B2 (en) * 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
DE10120877A1 (de) * 2001-04-27 2002-10-31 Philips Corp Intellectual Pty Anordnung mit einem Halbleiterbauelement
US9246099B1 (en) 2014-11-12 2016-01-26 Intermolecular, Inc. Low-temperature deposition of nitrides by UV-assisted ALD or CVD

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi
JPS5928345A (ja) * 1982-08-09 1984-02-15 Nec Corp 半導体装置の製造方法
JPS5972142A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
JPS59215732A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 窒化珪素被膜作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5161265A (en) * 1974-11-25 1976-05-27 Handotai Kenkyu Shinkokai 335 zokukagobutsuhandotaisoshi
JPS5928345A (ja) * 1982-08-09 1984-02-15 Nec Corp 半導体装置の製造方法
JPS5972142A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5094966A (en) 1992-03-10

Similar Documents

Publication Publication Date Title
TWI406337B (zh) 用於半導體裝置之氧化的方法
KR100794864B1 (ko) 붕소 확산 배리어 층을 포함하는 반도체 소자 및 반도체 소자의 제조 방법
TW565892B (en) Method and system for forming insulating films
JPS61140175A (ja) 被膜作製方法
JPS61127121A (ja) 薄膜形成方法
JP2005019650A (ja) 処理装置、製造装置、処理方法及び電子装置の製造方法
JPH07118855A (ja) 複合被膜を沈積する方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JPH06208992A (ja) 半導体装置
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
JP2004039990A (ja) 被処理体の酸化方法
US6551947B1 (en) Method of forming a high quality gate oxide at low temperatures
JPS61140176A (ja) 半導体装置
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
US6306212B1 (en) Gallium arsenide semiconductor devices fabricated with insulator layer
JPS5994829A (ja) 半導体装置の製造方法
JP2747556B2 (ja) 絶縁ゲート型電界効果半導体メモリ装置の作製方法
JPS61152026A (ja) 半導体装置作製方法
JPH06120355A (ja) 半導体装置の製造方法
JP2639672B2 (ja) 炭素膜の形成された半導体装置の作製方法
JPS61152024A (ja) 半導体装置作製方法
KR100451507B1 (ko) 반도체 소자의 제조방법
JP2616759B2 (ja) 薄膜形成方法
JPH0978245A (ja) 薄膜形成方法