JPS5972142A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5972142A
JPS5972142A JP57182176A JP18217682A JPS5972142A JP S5972142 A JPS5972142 A JP S5972142A JP 57182176 A JP57182176 A JP 57182176A JP 18217682 A JP18217682 A JP 18217682A JP S5972142 A JPS5972142 A JP S5972142A
Authority
JP
Japan
Prior art keywords
film
surface protective
protective film
aln
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57182176A
Other languages
English (en)
Inventor
Shohei Shima
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57182176A priority Critical patent/JPS5972142A/ja
Publication of JPS5972142A publication Critical patent/JPS5972142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の属する技術分野］ 本発明は耐環境性を必要とする半導体素子において、配
線金属層上にすぐれた特性を有する表面保護膜を形成す
る技術に関する。
［従来技術とその問題点］ 半導体素子は現在広い範囲に応用され、従って半導体素
子が使われている環境も様々である。低温から高温まで
耐え、高温度においても正常な動作をすることが望まれ
ている。パッケージ材料においても高価なセラミックパ
ッケージでなく安価なプラスチック材料が多く用いられ
る方向にある。
このような事情によって素子形成、配線が完了した半導
体素子上に形成される表面保護膜（パシベーシ冒ン膜）
は上記の要求に充分こたえられる性能を有する必要があ
る。
表面保護膜の形成方法の従来技術を第１図（ａ）〜（Ｃ
）によって説明する。素子が形成された基板１１上には
、素子間の接続のための金属配線】２が形成される。（
第１図（ａ））次いで第１図（ｂ）に示す様に素子表面
全体を覆うようにＣＶＤあるいはスパッタリングなどの
方法で表面保護膜１３を形成する。現在、この表面保護
膜としてリンドープトガラス、シリコン窒化膜が多く用
いられている。又、配線金属はＡＩが一般に採用されて
いる。それぞれの膜厚はパシベーシ目ン膜が〜１．０μ
、　Ａｌ配線層が〜１．０μ前後である。
このように表面保護膜１３が形成された素子は様々な環
境のもとで使用される。この素子は、例えば温度変化が
ある所で用いられた場合、半導体基板、　Ａ／配線層、
表面保護膜の各層で熱膨張率が異なる為に応力が加わる
ことによって、第１図（ｃ）に承ｔように表面保護膜１
３に微細なりラック１４が発生するこ吉がある。クラッ
クができるとそこから湿気などが浸入し、Ａｌ配線の腐
食工５が起こり、ついには断線という事態にまで進行し
てしまう。
上記現象は外部からの熱応力で発生するのみでなく　、
　ＡＩＪ配線中を電流が流れることによって発生するジ
ュール熱による局部的な熱応力によっても起きる。又、
この現象はｈｌのエレクトロマイグレー／！Ｉンを加速
して、ｈｌ配線の信頼性を低下させる。
しだがって、上に述べたＡｌ配線を充分保護できる表面
保護膜を製造するときが、信頼性の高い、耐環境性のあ
る素子を作る上で重要な技術である。
［発明の目的］ 本発明の目的は、半導体素子上に熱伝導性に慶れていて
、化学的にも安定な表面保護膜を形成して、信頼性の高
い半導体素子を形成することＫある０ 「発明の概要」 すなわち、本発明は素子が形成された半導体基板上にＡ
ｌＮ層を形成して表面保護膜として用いることを特徴と
するものである。
［発明の効果］ 本発明によれば、　ＡＩ窒化膜は優れた表面保護膜とし
ての機能を充分果し得ることから、信頼性の高い半導体
素子が実現できる。
［発明の実施例］ 実施例　（１） 本発明の実施例の１つを第２図に示す。まず素子の形成
された基板２工上に、ｈｌｌ配線層２２を形成する（第
２図（ａ））。次いで窒素をイオン注入法によってｋｌ
配線層中ｎに打ち込む。この窒素のイオン注入によって
Ａｄ配線層の表面は、Ａ４の窒化膜るで覆われる（第２
図（１１）　）。窒素のイオン注入の条件としては、加
速電圧０，５〜５ＫｅＶ、ビーム電流〜関Ａ金１−２　
　程度にすれば、熱処理をしなくてもＡＪ衣表面直接に
窒化されてｈｌＮ膜になる。
このようにして形成されたＡ４の窒化膜は大きなエネル
ギー・ギャップを有する絶縁膜であシ、熱伝導性が優れ
ておシ、化学的に高ａｔで安定であるこ吉から優れた表
面保護膜になる。
実施例　（２） 素子の形成された半導体基板３１上に金属配線層３２を
形成する（第３図（ａ））。しかる後に、半導体素子を
覆うようにしてｈＩｌの窒化膜３３を形成する（第３図
（ｂ））。この方法としては人ｌ化合物と窒素化合物の
混合ガスによって窒化膜を形成させる化学的気相成長法
でもよいし、窒素化合物のガス中でＮｅを蒸発させて形
成する反応性蒸着あるいは反応性スパッタ法によっても
よい。尚、窒化膜の膜厚は０．１〜０．５μ程度で充分
なパシベーション効果が得られる。
以上、２つの本発明の実施例で述べた様に、Ｊの窒化膜
は、表面保護膜として優れた特性を有しており、高い信
頼性の素子が実現できる。
【図面の簡単な説明】
第１図は従来のパシベーション膜を形成する工程図、第
２図、第３図は本発明の２つの実施例を説明するだめの
工程図である。 ２１　、３１・・・半導体基板。 ２２　、３２−ｈｅ　配線ＩＱ、 お、３３・・・Ａｌの窒化膜。 第１図 （Ｑ） Ｃｂ） ａ （Ｃ） 第２図 （ｌＬ３ （１５〕 第３図 （α） 、ム。

Claims (1)

    【特許請求の範囲】
  1. 素子の形成された半導体基板上にＡｌ配線層を形成する
    工程と、Ｍ配線層を覆うようにｈｌの窒化膜（ＡＩＩＮ
    ）を形成して、半導体素子の表面保護膜としてこの人ｌ
    の窒化膜を用いることを特徴とする半導体装置の製造方
    法。
JP57182176A 1982-10-19 1982-10-19 半導体装置の製造方法 Pending JPS5972142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57182176A JPS5972142A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57182176A JPS5972142A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5972142A true JPS5972142A (ja) 1984-04-24

Family

ID=16113666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182176A Pending JPS5972142A (ja) 1982-10-19 1982-10-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5972142A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140175A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS61140176A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 半導体装置
JPS63174335A (ja) * 1987-01-13 1988-07-18 Nec Corp 半導体装置の電極配線の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52151567A (en) * 1976-06-11 1977-12-16 Hitachi Ltd Protecting method of wiring layers
JPS5690536A (en) * 1979-12-21 1981-07-22 Mitsubishi Electric Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52151567A (en) * 1976-06-11 1977-12-16 Hitachi Ltd Protecting method of wiring layers
JPS5690536A (en) * 1979-12-21 1981-07-22 Mitsubishi Electric Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140175A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS61140176A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 半導体装置
JPS63174335A (ja) * 1987-01-13 1988-07-18 Nec Corp 半導体装置の電極配線の形成方法

Similar Documents

Publication Publication Date Title
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091407A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091406A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JP3221381B2 (ja) 半導体装置の製造方法
JPS62261155A (ja) 基板装置の製造方法
US3745428A (en) Semiconductor device having a composite film as a passivating film
JPS5972142A (ja) 半導体装置の製造方法
US5821174A (en) Passivation layer of semiconductor device and method for forming the same
JPS63120429A (ja) 半導体装置
JPS6128213B2 (ja)
JPS6079721A (ja) 半導体構造体の形成方法
Kanamori et al. Effects of titanium layer as diffusion barrier in Ti/Pt/Au beam lead metallization on polysilicon
JPS6339105B2 (ja)
JPS62166530A (ja) 半導体装置の製造方法
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
JPS6337624A (ja) 半導体装置
JPH01238126A (ja) 半導体装置の製造方法
JPS61119045A (ja) 半導体装置の製造方法
Kern et al. Combination glass/low temperature deposited Si w N x H y O z
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
JP2841457B2 (ja) アルミニウム膜の形成方法
JPS63281291A (ja) 磁気バブル素子
JPH02192402A (ja) 酸化物超伝導材料の保護膜の形成方法
Culver et al. Advanced Thin-Film Metallurgy for Beam-Leaded Integrated Circuits
JPS60134445A (ja) 半導体装置の製造方法