JPS6337624A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6337624A
JPS6337624A JP18130586A JP18130586A JPS6337624A JP S6337624 A JPS6337624 A JP S6337624A JP 18130586 A JP18130586 A JP 18130586A JP 18130586 A JP18130586 A JP 18130586A JP S6337624 A JPS6337624 A JP S6337624A
Authority
JP
Japan
Prior art keywords
film
sputtering
target
si3n4
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18130586A
Other languages
English (en)
Inventor
Yasuhiko Matsumoto
康彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18130586A priority Critical patent/JPS6337624A/ja
Publication of JPS6337624A publication Critical patent/JPS6337624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に素子の動作特性を安
定させる表面パッシベーション膜の構造に関する。
〔従来の技術〕
従来、半導体集積回路装置において、外部からのイオン
及び不純物が、各素子に与える影響を防ぐ表面保!(!
! (以下パッシベーションと呼ぶ)として、エミッタ
リン拡散時に形成されるリンガラス層や、減圧化学気相
成長法(以下LPGVD)によって形成するシリコン窒
化膜が用いられている。
【発明が解決しようとする問題点〕
上述した従来の二つのパッシベーション膜はそれぞれ固
有の問題点を持っている。
まずリンガラス層は、N a+のような可動イオンをト
ラップし、素子特性の変動をおさえるという働きがある
が、外部から水分が侵入してきたとき、リンガラス中の
リン原子と、水分が反応シリン酸(HPO3)ができて
、リンガラス層と接触しているAR配線を腐食させ断線
させるという問題がある。
またLPGVDによるシリコン窒化膜は、Na+のよう
な可動イオンや水分に対して侵入を阻止する優れたバリ
ア効果を有しているが、その製造過程において、発生す
る水素がシリコン)1(板とシリコン酸化膜の界面の界
面専位を減少させ、素子特性を変動させるという問題が
ある。
上述した従来のリンガラス層、LPGVDシリコン窒化
膜を用いるパッシベーション膜に対し 、本発明は、スパッタリングによるシリコン窒化膜をパ
ッシベーションに用いるという独創的内容を有する。
〔問題点を解決するための手段〕
本発明の半導体装置は、素子分離及び表面保護膜として
のンリコン酸化膜表面に、SiターゲットとN2あるい
はSiNターゲットとN2の反応性スパッタで形成した
スパッタシリコン窒化膜(スパッタS i 3 N4 
II)を有している〔実施例〕 次に本発明について図面を参照して説明する。第1図は
スパッタ5t3N+I1gをパッシベーション膜として
用いたバイポーラ型集積回路のNPN)ランジスタの断
面図である。
1はPSi基板、2はn+埋込層、3はH−xビタキシ
ャル層、4はPベース領域、5はn+エミッタ領域、6
は素子分離及び表面保=聾用SiO2,7は表面保護用
スパッタSi3N、、8はAR配線である。
従来、素子分離及び表面保護用5in2上にはリンガラ
ス層や、LPCVD法によるSi3N4膜がパッシベー
ション膜として用いられていたが、本発明の半導体装置
ではスパッタSi3N4膜を用いている。
スパッタ5isN+膜はSiターゲットや、SiNター
ゲットをArとN2でスパッタリングすることによって
得られる。SiターゲットのN2による反応性スパッタ
の一例について説明すると、反応室内へSi基板を入れ
た後、まず200℃まで温度を上げ3分間プリベークを
行ないながら真空引きを行なう。次に5. OX 10
−m b a rに相当するArと6. OX 10−
’ mbarに相当するN2を導入し、パワー0.25
kwでSiターゲットをスパッタリングする。
このときパワーは直流でなく高周波(RF)を用いる。
デポジションが行なわれている間は、Si基板上に形成
されるSi3N+膜の膜質を良くするために200 ’
Cの加熱を行なっているスパッタSi3N<膜の膜厚は
、500A〜2000八である。こうして形成したスパ
ッタSi3N4膜はL P CV D S i 3N 
4膜と同等の膜質を有しているためNa上のような可動
イオンや水分に対して優れた阻止能力を有しているだけ
でなく、SiとN2の反応であるため、Si H2Cl
 2 とNH3を用いたLPCVD法によるSi:+N
i膜と異なり水素の発生を全く伴なわない。
第2図は本発明の実施例2のツェナーダイオードの縦断
面図である。P−8i基板1上にn−エピタキシャル層
2を形成する。拡散法によりP+1層3とn+層4を形
成する。表面にパッシベーション膜としてSio2膜5
とスパッタ法によるSi:+N4膜6を被覆する。窓開
けを行ないAg配線7を形成する。n+拡散層4とpH
拡散層に逆バイアスをかけて、アバランシェブレークダ
ウンを起こさせシェナーダイオードとして働かせる。
従来はスパッタ法によるSi3N+膜6でなく、LPC
VD法により5iH2C1,、とNH3ガスから堆積し
たSi3N+膜を用いていたため成長中に水素が発生す
る。この水素は5iO25とシリコンの界面でトラップ
準位を形成する。このトラップ準位に、P”拡散層3と
n+拡散層4の接合面でのアバランシェブレークダウン
で発生するホットキャリアがトラップされる。この結果
ダイオードの動作中にブレークダウン電圧が変動すると
いう問題を生じる。
ところが本実施例のように、SiターゲットとN2ガス
との反応性スパッタによるSi3N、膜を用いると、膜
の形成中にも、また膜自体にも水素が存在しないため、
上述したような問題を発生しない。
〔発明の効果〕
以上説明したように本発明の半導体装置は、素子分離及
び表面保護用S i O2上にスパッタSi3N+膜を
形成し、パッシベーション膜として用いているため、可
動イオン、水素による特性変動が全くなり、シかも耐湿
性は非常に向上する。
【図面の簡単な説明】
第1図は、本発明の実施例を示す断面図である。第2図
は本発明の第2の実施例を示す断面図である。 1・・・I”S i基板。 2・・・n−エピタキシャル層。 3・・・P″?拡散層。 4・・・n+拡散層。 5・・・熱酸化法によるS iO21 6・・・スパッタ法によるSi3N+膜。 7・・・AR配線。

Claims (1)

    【特許請求の範囲】
  1. 拡散層を形成したシリコン基板上に熱酸化法で形成した
    シリコン酸化膜とスパッタ法で形成したシリコン窒化膜
    を有し、このシリコン窒化膜上に金属配線を有すること
    を特徴とする半導体装置。
JP18130586A 1986-07-31 1986-07-31 半導体装置 Pending JPS6337624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18130586A JPS6337624A (ja) 1986-07-31 1986-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18130586A JPS6337624A (ja) 1986-07-31 1986-07-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS6337624A true JPS6337624A (ja) 1988-02-18

Family

ID=16098353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18130586A Pending JPS6337624A (ja) 1986-07-31 1986-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS6337624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499221A1 (en) 1991-02-13 1992-08-19 Canon Kabushiki Kaisha Optically active compound, liquid crystal composition, liquid crystal device, display apparatus and display method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499221A1 (en) 1991-02-13 1992-08-19 Canon Kabushiki Kaisha Optically active compound, liquid crystal composition, liquid crystal device, display apparatus and display method

Similar Documents

Publication Publication Date Title
US4134125A (en) Passivation of metallized semiconductor substrates
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US3663870A (en) Semiconductor device passivated with rare earth oxide layer
US4194934A (en) Method of passivating a semiconductor device utilizing dual polycrystalline layers
JPH06177324A (ja) 電圧係数の小さいキャパシタを含むicチップとその製造法
US6114224A (en) System and method for using N2 O plasma treatment to eliminate defects at an interface between a stop layer and an integral layered dielectric
JPH04109623A (ja) pn接合を有する半導体装置
JPS6337624A (ja) 半導体装置
US4224636A (en) Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer
US4752815A (en) Method of fabricating a Schottky barrier field effect transistor
JPH0370178A (ja) 半導体装置
JPH02130961A (ja) 電界効果型トランジスタ
US7037858B2 (en) Method for manufacturing semiconductor device including an ozone process
JPH02177427A (ja) 半導体装置の製造方法
KR970067720A (ko) 신뢰성있는 반도체 소자를 제조하기 위한 방법
JPH0629222A (ja) 半導体装置の製造方法
JPH04368125A (ja) 半導体装置及びその製造方法
JPS5933874A (ja) 絶縁ゲ−ト型電界効果トランジスタの製法
KR100331279B1 (ko) 반도체소자의 게이트전극 형성방법
KR100485165B1 (ko) 반도체 소자의 제조 방법
JPH01238126A (ja) 半導体装置の製造方法
JPH07161709A (ja) 半導体装置およびその製造方法
JPS5972142A (ja) 半導体装置の製造方法
JPS60213032A (ja) 半導体装置およびその製造方法
KR960009979B1 (ko) 게이트산화막 제조방법