JPH07161709A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07161709A JPH07161709A JP31140393A JP31140393A JPH07161709A JP H07161709 A JPH07161709 A JP H07161709A JP 31140393 A JP31140393 A JP 31140393A JP 31140393 A JP31140393 A JP 31140393A JP H07161709 A JPH07161709 A JP H07161709A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- cover film
- composition
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】半導体装置を樹脂封止した後、熱サイクルを繰
り返してもクラック等が発生しないカバー膜を持つ半導
体装置を提供する。 【構成】カバー膜としてのシリコンオキシナイトライド
膜をバイアスプラズマ化学気相成長法により形成し、そ
の組成が、Ｓｉx Ｎy Ｏz （ｘ＋ｙ＋ｚ＝１）とした場
合（ｘ＝０．５１，ｙ＝０．２６，ｚ＝０．２３）、
（ｘ＝０．４７，ｙ＝０．２６，ｚ＝０．２７）、（ｘ
＝０．４４，ｙ＝０．２９，ｚ＝０．２７）、（ｘ＝
０．４１，ｙ＝０．３４，ｚ＝０．２５）、（ｘ＝０．
４１，ｙ＝０．３７，ｚ＝０．２２）、（ｘ＝０．４
４，ｙ＝０．３６，ｚ＝０．２０）、（ｘ＝０．４６，
ｙ＝０．３５，ｚ＝０．１９）、（ｘ＝０．５１，ｙ＝
０．３０，ｚ＝０．１９）の８点で囲まれる領域にあ
る。
り返してもクラック等が発生しないカバー膜を持つ半導
体装置を提供する。 【構成】カバー膜としてのシリコンオキシナイトライド
膜をバイアスプラズマ化学気相成長法により形成し、そ
の組成が、Ｓｉx Ｎy Ｏz （ｘ＋ｙ＋ｚ＝１）とした場
合（ｘ＝０．５１，ｙ＝０．２６，ｚ＝０．２３）、
（ｘ＝０．４７，ｙ＝０．２６，ｚ＝０．２７）、（ｘ
＝０．４４，ｙ＝０．２９，ｚ＝０．２７）、（ｘ＝
０．４１，ｙ＝０．３４，ｚ＝０．２５）、（ｘ＝０．
４１，ｙ＝０．３７，ｚ＝０．２２）、（ｘ＝０．４
４，ｙ＝０．３６，ｚ＝０．２０）、（ｘ＝０．４６，
ｙ＝０．３５，ｚ＝０．１９）、（ｘ＝０．５１，ｙ＝
０．３０，ｚ＝０．１９）の８点で囲まれる領域にあ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に半導体装置の保護用カバー膜を有
する半導体装置およびその製造方法に関する。
製造方法に関し、特に半導体装置の保護用カバー膜を有
する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体基板上に能動素子を形成してゆく
半導体装置の拡散工程においては、素子を保護するため
図３に示すように、半導体基板１６上の最上層の金属配
線１７の表面に保護用のカバー膜１８を最終工程で形成
するのが一般的である。この保護用カバー膜を形成する
技術は多岐にわたるが、２５６ＭＤＲＡＭクラスの超Ｌ
ＳＩに適用できる従来技術としては、特開平１−１０３
８４４号に記載されている様な、バイアスＥＣＲ（エレ
クトロン・サイクロトロン・レゾナンス）化学気相成長
法によりシリコンナイトライド（ＳｉＮ）膜を形成する
技術が、膜被覆性の観点から優れている。バイアスＥＣ
Ｒ化学気相成長の様に、薄膜の化学気相成長時にバイア
ススパッタエッチングを行なうバイアスプラズマ化学気
相成長法によりカバー膜としてＳｉＮ膜を形成すると、
ボイドの発生の無い耐湿性等に優れた均一な膜が形成さ
れる。
半導体装置の拡散工程においては、素子を保護するため
図３に示すように、半導体基板１６上の最上層の金属配
線１７の表面に保護用のカバー膜１８を最終工程で形成
するのが一般的である。この保護用カバー膜を形成する
技術は多岐にわたるが、２５６ＭＤＲＡＭクラスの超Ｌ
ＳＩに適用できる従来技術としては、特開平１−１０３
８４４号に記載されている様な、バイアスＥＣＲ（エレ
クトロン・サイクロトロン・レゾナンス）化学気相成長
法によりシリコンナイトライド（ＳｉＮ）膜を形成する
技術が、膜被覆性の観点から優れている。バイアスＥＣ
Ｒ化学気相成長の様に、薄膜の化学気相成長時にバイア
ススパッタエッチングを行なうバイアスプラズマ化学気
相成長法によりカバー膜としてＳｉＮ膜を形成すると、
ボイドの発生の無い耐湿性等に優れた均一な膜が形成さ
れる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来技術でカバー膜を形成した場合、熱サイクルによ
り、図３に示す様に、保護用カバー膜１８下の金属配線
１７の側部にクラック１９が発生するため、半導体装置
の信頼性を充分に保証できないという問題が生じる。こ
の問題は、モールド樹脂封入半導体装置においてより顕
著に発生する。
従来技術でカバー膜を形成した場合、熱サイクルによ
り、図３に示す様に、保護用カバー膜１８下の金属配線
１７の側部にクラック１９が発生するため、半導体装置
の信頼性を充分に保証できないという問題が生じる。こ
の問題は、モールド樹脂封入半導体装置においてより顕
著に発生する。
【０００４】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に形成された保護用カバー膜がシリコ
ンオキシナイトライド膜からなり、その膜の組成をＳｉ
x Ｎy Ｏz （ｘ＋ｙ＋ｚ＝１）と表現した場合、該シリ
コンオキシナイトライド膜の組成が（ｘ＝０．５１，ｙ
＝０．２６，ｚ＝０．２３）、（ｘ＝０．４７，ｙ＝
０．２６，ｚ＝０．２７）、（ｘ＝０．４４，ｙ＝０．
２９，ｚ＝０．２７）、（ｘ＝０．４１，ｙ＝０．３
４，ｚ＝０．２５）、（ｘ＝０．４１，ｙ＝０．３７，
ｚ＝０．２２）、（ｘ＝０．４４，ｙ＝０．３６，ｚ＝
０．２０）、（ｘ＝０．４６，ｙ＝０．３５，ｚ＝０．
１９）、（ｘ＝０．５１，ｙ＝０．３０，ｚ＝０．１
９）の８点で囲まれる領域にあることを特徴とするもの
である。
は、半導体基板上に形成された保護用カバー膜がシリコ
ンオキシナイトライド膜からなり、その膜の組成をＳｉ
x Ｎy Ｏz （ｘ＋ｙ＋ｚ＝１）と表現した場合、該シリ
コンオキシナイトライド膜の組成が（ｘ＝０．５１，ｙ
＝０．２６，ｚ＝０．２３）、（ｘ＝０．４７，ｙ＝
０．２６，ｚ＝０．２７）、（ｘ＝０．４４，ｙ＝０．
２９，ｚ＝０．２７）、（ｘ＝０．４１，ｙ＝０．３
４，ｚ＝０．２５）、（ｘ＝０．４１，ｙ＝０．３７，
ｚ＝０．２２）、（ｘ＝０．４４，ｙ＝０．３６，ｚ＝
０．２０）、（ｘ＝０．４６，ｙ＝０．３５，ｚ＝０．
１９）、（ｘ＝０．５１，ｙ＝０．３０，ｚ＝０．１
９）の８点で囲まれる領域にあることを特徴とするもの
である。
【０００５】第２の発明の半導体装置の製造方法は、素
子が形成された半導体基板上に保護用カバー膜としてバ
イアスプラズマ化学気相成長法によりシリコンオキシナ
イトライド（ＳｉＮＯ）膜を形成することを特徴とする
ものである。
子が形成された半導体基板上に保護用カバー膜としてバ
イアスプラズマ化学気相成長法によりシリコンオキシナ
イトライド（ＳｉＮＯ）膜を形成することを特徴とする
ものである。
【０００６】
【実施例】次に本発明について図面を用いて説明する。
図１は本発明の一実施例におけるカバー膜の組成範囲を
示す組成図、２図は実施例に用いたバイアスＥＣＲ装置
の構成図である。まず装置について説明する。
図１は本発明の一実施例におけるカバー膜の組成範囲を
示す組成図、２図は実施例に用いたバイアスＥＣＲ装置
の構成図である。まず装置について説明する。
【０００７】図２においてマイクロ波発振器５で発生さ
れた２．４５ＧＨz のマイクロ波は、矩形導波管４を伝
搬し石英窓３をからプラズマ生成室１に導入される。プ
ラズマ生成室１の形状は円柱形であり、そのまわりはマ
グネットコイル６が設置されている。このマグネットコ
イル６によりプラズマ生成室１の上部には８７５Ｇの磁
場が作り出され、２．４５ＧＨz のマイクロ波と合わせ
て電子サイクロトロン共鳴の条件を満たしている。マグ
ネットコイル６で作り出される磁界は反応室２で発散す
るので、プラズマ生成室１で生成されるプラズマを反応
室２に効率良く引き出すことができる。また、Ｓｉ等の
半導体基板１６に自己バイアスを印加するため、１３．
５６ＭＨz のＲＦ電源７を装備している。
れた２．４５ＧＨz のマイクロ波は、矩形導波管４を伝
搬し石英窓３をからプラズマ生成室１に導入される。プ
ラズマ生成室１の形状は円柱形であり、そのまわりはマ
グネットコイル６が設置されている。このマグネットコ
イル６によりプラズマ生成室１の上部には８７５Ｇの磁
場が作り出され、２．４５ＧＨz のマイクロ波と合わせ
て電子サイクロトロン共鳴の条件を満たしている。マグ
ネットコイル６で作り出される磁界は反応室２で発散す
るので、プラズマ生成室１で生成されるプラズマを反応
室２に効率良く引き出すことができる。また、Ｓｉ等の
半導体基板１６に自己バイアスを印加するため、１３．
５６ＭＨz のＲＦ電源７を装備している。
【０００８】カバー膜を形成するための反応ガスとし
て、アンモニア（ＮＨ3 ）ガスをＮＨ3 ガス導入系１３
から、一酸化二窒素（Ｎ2 Ｏ）ガスをＮ2 Ｏガス導入系
１４から、それぞれを分離してプラズマ生成室１に導入
する。一方、シラン（ＳｉＨ4）ガスは、ＳｉＨ4 ガス
導入系１５から反応室２に導入される。膜成長と同時に
行なうバイアススパッタエッチングのためのアルゴン
（Ａｒ）ガスは、ＮＨ3 ガス導入系１３を用いて導入し
ている。反応室２の低部には排気口が設けてあり、導入
されたガスは、これを介しターボ分子ポンプ９とドライ
ポンプ１０で真空排気される。半導体基板１６は、ロー
ドロック室１２から自動搬送され、試料台１１上にセッ
トされる。
て、アンモニア（ＮＨ3 ）ガスをＮＨ3 ガス導入系１３
から、一酸化二窒素（Ｎ2 Ｏ）ガスをＮ2 Ｏガス導入系
１４から、それぞれを分離してプラズマ生成室１に導入
する。一方、シラン（ＳｉＨ4）ガスは、ＳｉＨ4 ガス
導入系１５から反応室２に導入される。膜成長と同時に
行なうバイアススパッタエッチングのためのアルゴン
（Ａｒ）ガスは、ＮＨ3 ガス導入系１３を用いて導入し
ている。反応室２の低部には排気口が設けてあり、導入
されたガスは、これを介しターボ分子ポンプ９とドライ
ポンプ１０で真空排気される。半導体基板１６は、ロー
ドロック室１２から自動搬送され、試料台１１上にセッ
トされる。
【０００９】次に、上述したバイアスＥＣＲ装置を用い
て、本発明の一実施例のカバー膜形成について説明す
る。図３に示した様に、最上層の金属配線１７を持つ半
導体基板１６を準備した後、この基板をロードロック室
１２を介し自動搬送により試料台１１上にセットした。
続いて、アンモニア、一酸化二窒素、シラン、アルゴン
を、たとえば、ＨＮ3 ＝１５０ｓｃｃｍ，Ｎ2 Ｏ＝１０
０ｓｃｃｍ，ＳｉＨ4 ＝１００ｓｃｃｍ，Ａｒ＝１００
ｓｃｃｍの流量で導入し、ガス圧力を１〜２ｍＴｏｒｒ
に設定し、マイクロ波パワーを５００〜２０００Ｗ、Ｒ
Ｆパワーを１０００〜２０００Ｗとして厚さ約１．０μ
ｍのシリコンオキシナイトライド（ＳｉＮＯ）膜を形成
した。
て、本発明の一実施例のカバー膜形成について説明す
る。図３に示した様に、最上層の金属配線１７を持つ半
導体基板１６を準備した後、この基板をロードロック室
１２を介し自動搬送により試料台１１上にセットした。
続いて、アンモニア、一酸化二窒素、シラン、アルゴン
を、たとえば、ＨＮ3 ＝１５０ｓｃｃｍ，Ｎ2 Ｏ＝１０
０ｓｃｃｍ，ＳｉＨ4 ＝１００ｓｃｃｍ，Ａｒ＝１００
ｓｃｃｍの流量で導入し、ガス圧力を１〜２ｍＴｏｒｒ
に設定し、マイクロ波パワーを５００〜２０００Ｗ、Ｒ
Ｆパワーを１０００〜２０００Ｗとして厚さ約１．０μ
ｍのシリコンオキシナイトライド（ＳｉＮＯ）膜を形成
した。
【００１０】ここで、ガス流量の条件には、種々の組み
合わせが可能であるが、本実施例の半導体装置を製造す
るには、図１に示す組成のＳｉx Ｎy Ｏz 膜が形成でき
る様に設定する必要がある。図１において、Ａ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ点は以下の通りであり、カバー
膜の組成はこのＡ〜Ｈの点を結ぶ領域内とする必要があ
る。
合わせが可能であるが、本実施例の半導体装置を製造す
るには、図１に示す組成のＳｉx Ｎy Ｏz 膜が形成でき
る様に設定する必要がある。図１において、Ａ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ点は以下の通りであり、カバー
膜の組成はこのＡ〜Ｈの点を結ぶ領域内とする必要があ
る。
【００１１】 Ａ＝（ｘ＝０．５１，ｙ＝０．２６，ｚ＝０．２３） Ｂ＝（ｘ＝０．４７，ｙ＝０．２６，ｚ＝０．２７） Ｃ＝（ｘ＝０．４４，ｙ＝０．２９，ｚ＝０．２７） Ｄ＝（ｘ＝０．４１，ｙ＝０．３４，ｚ＝０．２５） Ｅ＝（ｘ＝０．４１，ｙ＝０．３７，ｚ＝０．２２） Ｆ＝（ｘ＝０．４４，ｙ＝０．３６，ｚ＝０．２０） Ｇ＝（ｘ＝０．４６，ｙ＝０．３５，ｚ＝０．１９） Ｈ＝（ｘ＝０．５１，ｙ＝０．３０，ｚ＝０．１９） 上記の様にして製造された本実施例の半導体装置は非常
に信頼性の高いものであった。例えば、本半導体装置を
樹脂封止した後、１５０℃と−６０℃との熱サイクルを
５００回繰り返してもカバー膜にはクラック等が発生し
なかった。
に信頼性の高いものであった。例えば、本半導体装置を
樹脂封止した後、１５０℃と−６０℃との熱サイクルを
５００回繰り返してもカバー膜にはクラック等が発生し
なかった。
【００１２】なお、カバー膜の組成をＡ〜Ｈの点を結ぶ
領域以外とした場合は熱サイクルによりクラックが発生
した。また、本実施例では、カバー膜の形成にバイアス
ＥＣＲ装置を用いたが、プラズマ源としてＥＣＲの代わ
りに、ヘリコン波プラズマ等を用いても同様の結果を得
る事ができる。
領域以外とした場合は熱サイクルによりクラックが発生
した。また、本実施例では、カバー膜の形成にバイアス
ＥＣＲ装置を用いたが、プラズマ源としてＥＣＲの代わ
りに、ヘリコン波プラズマ等を用いても同様の結果を得
る事ができる。
【００１３】
【発明の効果】以上説明したように本発明によれば、カ
バー膜をバイアスＥＣＲ化学気相成長の様に、薄膜の化
学気相成長時にバイアススパッタエッチングも行なうバ
イアスプラズマ化学気相成長法により形成するので、耐
湿性やクラック耐性等の優れたＳｉＯＮ膜をカバー膜と
して有する信頼性の非常に高い半導体装置が得られると
いう効果がある。
バー膜をバイアスＥＣＲ化学気相成長の様に、薄膜の化
学気相成長時にバイアススパッタエッチングも行なうバ
イアスプラズマ化学気相成長法により形成するので、耐
湿性やクラック耐性等の優れたＳｉＯＮ膜をカバー膜と
して有する信頼性の非常に高い半導体装置が得られると
いう効果がある。
【図１】本発明の一実施例のカバー膜の組成範囲を示す
組成図。
組成図。
【図２】本実施例において用いたバイアスＥＣＲ装置の
構成図。
構成図。
【図３】従来技術を説明するための半導体チップの断面
図。
図。
１ プラズマ生成室 ２ 反応室 ３ 石英窓 ４ 矩形導波管 ５ マイクロ波発振器 ６ マグネットコイル ７ ＲＦ電源 ８ 基板加熱装置 ９ ターボ分子ポンプ １０ ドライポンプ １１ 試料台 １２ ロードロック室 １３ ＮＨ3 ガス導入系 １４ Ｎ2 Ｏガス導入系 １５ ＳｉＨ4 ガス導入系 １６ 半導体基板 １７ 金属配線 １８ カバー膜 １９ クラック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31
Claims (2)
- 【請求項１】 半導体基板上に形成された保護用カバー
膜がシリコンオキシナイトライド膜からなり、その膜の
組成をＳｉx Ｎy Ｏz （ｘ＋ｙ＋ｚ＝１）と表現した場
合、該シリコンオキシナイトライド膜の組成が（ｘ＝
０．５１，ｙ＝０．２６，ｚ＝０．２３）、（ｘ＝０．
４７，ｙ＝０．２６，ｚ＝０．２７）、（ｘ＝０．４
４，ｙ＝０．２９，ｚ＝０．２７）、（ｘ＝０．４１，
ｙ＝０．３４，ｚ＝０．２５）、（ｘ＝０．４１，ｙ＝
０．３７，ｚ＝０．２２）、（ｘ＝０．４４，ｙ＝０．
３６，ｚ＝０．２０）、（ｘ＝０．４６，ｙ＝０．３
５，ｚ＝０．１９）、（ｘ＝０．５１，ｙ＝０．３０，
ｚ＝０．１９）の８点で囲まれる領域にあることを特徴
とする半導体装置。 - 【請求項２】 素子が形成された半導体基板上に保護用
カバー膜としてバイアスプラズマ化学気相成長法により
シリコンオキシナイトライド（ＳｉＮＯ）膜を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31140393A JPH07161709A (ja) | 1993-12-13 | 1993-12-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31140393A JPH07161709A (ja) | 1993-12-13 | 1993-12-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161709A true JPH07161709A (ja) | 1995-06-23 |
Family
ID=18016783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31140393A Pending JPH07161709A (ja) | 1993-12-13 | 1993-12-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161709A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2801426A1 (fr) * | 1999-11-18 | 2001-05-25 | St Microelectronics Sa | Capacite integree a dielectrique mixte |
| WO2015076058A1 (ja) * | 2013-11-22 | 2015-05-28 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
| JP2015109384A (ja) * | 2013-12-05 | 2015-06-11 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134935A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01235241A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-12-13 JP JP31140393A patent/JPH07161709A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134935A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01235241A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2801426A1 (fr) * | 1999-11-18 | 2001-05-25 | St Microelectronics Sa | Capacite integree a dielectrique mixte |
| US6501151B1 (en) | 1999-11-18 | 2002-12-31 | Stmicroelectronics S.A. | Integrated capacitor with a mixed dielectric |
| WO2015076058A1 (ja) * | 2013-11-22 | 2015-05-28 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
| JP2015109384A (ja) * | 2013-12-05 | 2015-06-11 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
| WO2015083497A1 (ja) * | 2013-12-05 | 2015-06-11 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548405B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| US6723598B2 (en) | Method for manufacturing aluminum oxide films for use in semiconductor devices | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
| JPH07161709A (ja) | 半導体装置およびその製造方法 | |
| US5468689A (en) | Method for preparation of silicon nitride gallium diffusion barrier for use in molecular beam epitaxial growth of gallium arsenide | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| US6472336B1 (en) | Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material | |
| US6686232B1 (en) | Ultra low deposition rate PECVD silicon nitride | |
| JPS62150726A (ja) | 半導体装置の製造方法 | |
| US6232234B1 (en) | Method of reducing in film particle number in semiconductor manufacture | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JP3410070B2 (ja) | Ｗポリサイドゲート構造 | |
| JPS63122225A (ja) | ３元以上の酸化珪素膜の成長方法 | |
| JPH07221048A (ja) | バリアメタル層の形成方法 | |
| JPH06216118A (ja) | 半導体装置の製造方法 | |
| KR100199347B1 (ko) | 반도체 소자의 실리콘나이트라이드막 제조방법 | |
| KR100444611B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPH05291179A (ja) | 半導体装置の製造方法 | |
| JPS6337624A (ja) | 半導体装置 | |
| JPH09246377A (ja) | 半導体装置の製造方法およびそれに用いる半導体製造装置 | |
| JP2001308086A (ja) | 膜形成方法 | |
| JPH04342494A (ja) | プラズマ気相成長装置 | |
| JPS6360530B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961119 |