JPH10294290A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10294290A JPH10294290A JP10119097A JP10119097A JPH10294290A JP H10294290 A JPH10294290 A JP H10294290A JP 10119097 A JP10119097 A JP 10119097A JP 10119097 A JP10119097 A JP 10119097A JP H10294290 A JPH10294290 A JP H10294290A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- atmosphere
- insulating film
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 タングステンシリサイド膜を備えたポリサイ
ド構造を加工してゲート電極を形成した後に酸化性雰囲
気で熱工程を行うと、タングステンシリサイド膜に膨れ
や突起等を生じて、電極間の耐圧の劣化を引き起こす。 【解決手段】 金属シリサイド膜１４を形成した後に第
１の熱工程としてオフセット絶縁膜１５の形成工程と第
２の熱工程として酸素原子を含む雰囲気中で加熱して成
膜処理を行うことで絶縁膜１８を形成する工程を行う際
に、オフセット絶縁膜１５の形成工程と絶縁膜１８の形
成工程との間で、金属シリサイド膜１４をエッチングに
より加工してゲート電極１７を形成した後に、窒素のみ
の雰囲気中でアニーリングを行うことにより課題の解決
を図るという製造方法である。
ド構造を加工してゲート電極を形成した後に酸化性雰囲
気で熱工程を行うと、タングステンシリサイド膜に膨れ
や突起等を生じて、電極間の耐圧の劣化を引き起こす。 【解決手段】 金属シリサイド膜１４を形成した後に第
１の熱工程としてオフセット絶縁膜１５の形成工程と第
２の熱工程として酸素原子を含む雰囲気中で加熱して成
膜処理を行うことで絶縁膜１８を形成する工程を行う際
に、オフセット絶縁膜１５の形成工程と絶縁膜１８の形
成工程との間で、金属シリサイド膜１４をエッチングに
より加工してゲート電極１７を形成した後に、窒素のみ
の雰囲気中でアニーリングを行うことにより課題の解決
を図るという製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは微細化、集積化が進んだメモリ素
子のような半導体装置の製造方法に関する。
方法に関し、詳しくは微細化、集積化が進んだメモリ素
子のような半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置のゲート電極にはポリシリコ
ン膜上に高融点金属シリサイド膜を形成したとポリサイ
ド構造が広く採用されている。この高融点金属シリサイ
ド膜は、ゲート電極や配線の低抵抗化のために採用され
ているもので、高融点金属シリサイドはシリコン基板と
の仕事関数の差から有利であるため、およびポリシリコ
ンはシリサイドとゲート絶縁膜との密着性をよくするた
めに必要であることから、上記ポリサイド構造が主に用
いられている。
ン膜上に高融点金属シリサイド膜を形成したとポリサイ
ド構造が広く採用されている。この高融点金属シリサイ
ド膜は、ゲート電極や配線の低抵抗化のために採用され
ているもので、高融点金属シリサイドはシリコン基板と
の仕事関数の差から有利であるため、およびポリシリコ
ンはシリサイドとゲート絶縁膜との密着性をよくするた
めに必要であることから、上記ポリサイド構造が主に用
いられている。
【０００３】高融点金属シリサイドとしては、主にタン
グステンシリサイドが用いられており、このタングステ
ンシリサイド膜はスパッタリングまたはＣＶＤによって
形成される。ＣＶＤで形成される膜はスパッタリングで
形成される膜よりも段差被覆性（ステップカバリッジ）
に優れかつ抵抗も低いという特徴を有している。
グステンシリサイドが用いられており、このタングステ
ンシリサイド膜はスパッタリングまたはＣＶＤによって
形成される。ＣＶＤで形成される膜はスパッタリングで
形成される膜よりも段差被覆性（ステップカバリッジ）
に優れかつ抵抗も低いという特徴を有している。
【０００４】
【発明が解決しようとする課題】しかしながら、ゲート
電極上にいわゆるオフセット酸化膜を形成して、高集積
化のために自己整合的にコンタクトホールを形成する場
合、図７の（１）および（２）に示すように、ポリシリ
コン膜１０１とタングステンシリサイド膜１０２とをエ
ッチングにより加工してゲート電極１０３を形成した後
に、酸化性雰囲気で熱処理を施すと、タングステンシリ
サイド膜１０２に膨れ１０２Ｅ〔図７の（１）〕、突起
１０２Ｐ〔図７の（２）〕等が発生する。またゲート電
極を形成した後にカバリッジ性に優れている高温ＣＶＤ
酸化膜（図示省略）を成膜した場合にも、タングステン
シリサイド膜に突起や膨れを生じていた。これらの突
起、膨れ等はコンタクトとゲート電極間の耐圧の劣化を
引き起こすという課題がある。
電極上にいわゆるオフセット酸化膜を形成して、高集積
化のために自己整合的にコンタクトホールを形成する場
合、図７の（１）および（２）に示すように、ポリシリ
コン膜１０１とタングステンシリサイド膜１０２とをエ
ッチングにより加工してゲート電極１０３を形成した後
に、酸化性雰囲気で熱処理を施すと、タングステンシリ
サイド膜１０２に膨れ１０２Ｅ〔図７の（１）〕、突起
１０２Ｐ〔図７の（２）〕等が発生する。またゲート電
極を形成した後にカバリッジ性に優れている高温ＣＶＤ
酸化膜（図示省略）を成膜した場合にも、タングステン
シリサイド膜に突起や膨れを生じていた。これらの突
起、膨れ等はコンタクトとゲート電極間の耐圧の劣化を
引き起こすという課題がある。
【０００５】タングステンシリサイド膜中では、全ての
タングステンとシリコンとが結合しているわけではな
く、タングステンシリサイド膜中にはタングステンノジ
ュールの核やシリコンノジュールの核が存在する。突起
の発生は、タングステンシリサイド膜中のタングステン
ノジュールが酸化雰囲気にさらされてタングステンの酸
化物になるためと考えられる。タングステンの酸化物は
昇華性を有するため、程度のひどいときは膨れが発生す
る。特にゲート電極上に高温成膜のオフセット酸化膜が
形成される場合には、オフセット酸化膜を形成した時の
熱によりタングステンシリサイド膜中にタングステンノ
ジュールの形成がより起こりやすくなり、突起や膨れが
発生し易くなる。タングステンシリサイド膜の成膜初期
にシリコンリッチなタングステンシリサイド膜を形成す
ることでタングステンシリサイド膜の膨れを抑制する方
法も提案されているが、この方法であっても膨れや突起
の発生を十分に抑制することはできない。
タングステンとシリコンとが結合しているわけではな
く、タングステンシリサイド膜中にはタングステンノジ
ュールの核やシリコンノジュールの核が存在する。突起
の発生は、タングステンシリサイド膜中のタングステン
ノジュールが酸化雰囲気にさらされてタングステンの酸
化物になるためと考えられる。タングステンの酸化物は
昇華性を有するため、程度のひどいときは膨れが発生す
る。特にゲート電極上に高温成膜のオフセット酸化膜が
形成される場合には、オフセット酸化膜を形成した時の
熱によりタングステンシリサイド膜中にタングステンノ
ジュールの形成がより起こりやすくなり、突起や膨れが
発生し易くなる。タングステンシリサイド膜の成膜初期
にシリコンリッチなタングステンシリサイド膜を形成す
ることでタングステンシリサイド膜の膨れを抑制する方
法も提案されているが、この方法であっても膨れや突起
の発生を十分に抑制することはできない。
【０００６】また、メモリセルの微細化を行う上で、窒
化シリコン膜をエッチングストッパとした自己整合コン
タクト技術がある。この技術では、オフセット絶縁膜に
窒化シリコンを用いる。窒化シリコンを高温の減圧ＣＶ
Ｄ法によって形成する場合にも上記課題が発生する。
化シリコン膜をエッチングストッパとした自己整合コン
タクト技術がある。この技術では、オフセット絶縁膜に
窒化シリコンを用いる。窒化シリコンを高温の減圧ＣＶ
Ｄ法によって形成する場合にも上記課題が発生する。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。す
なわち、金属シリサイド膜を形成した後に第１の熱工程
と第２の熱工程とを行う半導体装置の製造方法であっ
て、第１の熱工程と第２の熱工程との間で、金属シリサ
イド膜の加工を行った後に窒素のみの雰囲気中でアニー
リングを行うという製造方法である。上記アニーリング
は５５０℃以上１１５０℃以下の所定温度で行う。ま
た、上記第１の熱工程は、例えば金属シリサイド膜上に
オフセット絶縁膜を形成する工程であり、上記第２の熱
工程は、例えば酸素を含む雰囲気中で加熱して成膜処理
を行う工程である。
決するためになされた半導体装置の製造方法である。す
なわち、金属シリサイド膜を形成した後に第１の熱工程
と第２の熱工程とを行う半導体装置の製造方法であっ
て、第１の熱工程と第２の熱工程との間で、金属シリサ
イド膜の加工を行った後に窒素のみの雰囲気中でアニー
リングを行うという製造方法である。上記アニーリング
は５５０℃以上１１５０℃以下の所定温度で行う。ま
た、上記第１の熱工程は、例えば金属シリサイド膜上に
オフセット絶縁膜を形成する工程であり、上記第２の熱
工程は、例えば酸素を含む雰囲気中で加熱して成膜処理
を行う工程である。
【０００８】上記半導体装置の製造方法では、第１の熱
工程と第２の熱工程との間で、金属シリサイド膜の加工
を行った後に窒素のみの雰囲気中でアニーリングを行う
ことから、金属シリサイド中の金属ノジュールと余剰シ
リコンと窒素との３元化合物が形成される。少なくとも
金属ノジュールの表面にその金属とシリコンと窒素との
化合物が形成されると酸素と結合する金属（金属の未結
合手）は存在しなくなるので、後の工程で金属シリサイ
ド膜が酸素雰囲気にさらされても金属の酸化物は生成さ
れない。したがって、金属シリサイド膜に突起や膨れが
発生しなくなる。
工程と第２の熱工程との間で、金属シリサイド膜の加工
を行った後に窒素のみの雰囲気中でアニーリングを行う
ことから、金属シリサイド中の金属ノジュールと余剰シ
リコンと窒素との３元化合物が形成される。少なくとも
金属ノジュールの表面にその金属とシリコンと窒素との
化合物が形成されると酸素と結合する金属（金属の未結
合手）は存在しなくなるので、後の工程で金属シリサイ
ド膜が酸素雰囲気にさらされても金属の酸化物は生成さ
れない。したがって、金属シリサイド膜に突起や膨れが
発生しなくなる。
【０００９】
【発明の実施の形態】本発明の第１実施形態を、オフセ
ット絶縁膜を有するゲート電極加工を一例にして、図１
および図２の製造工程図によって説明する。図１，図２
では、工程順を示す（ ）内の数字は通し番号で記す。
ット絶縁膜を有するゲート電極加工を一例にして、図１
および図２の製造工程図によって説明する。図１，図２
では、工程順を示す（ ）内の数字は通し番号で記す。
【００１０】図１の（１）に示すように、シリコン基板
１１に、図示はしないが素子分離形成工程を行った後、
ゲート酸化膜１２を形成し、次いでＣＶＤ法によってポ
リシリコン１３を形成する。さらにＣＶＤ法によってタ
ングステンシリサイドを堆積して金属シリサイド膜１４
を形成する。次いで第１の熱工程となるＣＶＤ法（例え
ば成膜温度が７２０℃）によって、例えば酸化シリコン
を堆積してオフセット絶縁膜１５を形成する。以下、熱
工程とは加熱を伴う工程をいい、例えばＣＶＤ法、蒸着
法、スパッタリング、エピタキシャル成長等による成膜
時に被成膜基板が加熱されることを伴う工程、例えばエ
ッチング時に被成膜基板が加熱されることを伴う工程等
のことである。その後、レジスト塗布、リソグラフィー
技術によって、所望とするゲート電極配線形成のための
レジストパターン１６を形成する。
１１に、図示はしないが素子分離形成工程を行った後、
ゲート酸化膜１２を形成し、次いでＣＶＤ法によってポ
リシリコン１３を形成する。さらにＣＶＤ法によってタ
ングステンシリサイドを堆積して金属シリサイド膜１４
を形成する。次いで第１の熱工程となるＣＶＤ法（例え
ば成膜温度が７２０℃）によって、例えば酸化シリコン
を堆積してオフセット絶縁膜１５を形成する。以下、熱
工程とは加熱を伴う工程をいい、例えばＣＶＤ法、蒸着
法、スパッタリング、エピタキシャル成長等による成膜
時に被成膜基板が加熱されることを伴う工程、例えばエ
ッチング時に被成膜基板が加熱されることを伴う工程等
のことである。その後、レジスト塗布、リソグラフィー
技術によって、所望とするゲート電極配線形成のための
レジストパターン１６を形成する。
【００１１】以下に、上記各成膜条件の一例を説明す
る。なお、これから以下に示す成膜条件、エッチング条
件等は一例であり、装置、ガス種、各種条件の数値は、
適宜変更することが可能である。
る。なお、これから以下に示す成膜条件、エッチング条
件等は一例であり、装置、ガス種、各種条件の数値は、
適宜変更することが可能である。
【００１２】上記ポリシリコン膜を形成するＣＶＤ条件
は、一例として、減圧ＣＶＤ装置を用い、原料ガスにモ
ノシラン〔ＳｉＨ4 ：１００ｓｃｃｍ〕、ヘリウム〔Ｈ
ｅ：４００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃ
ｍ〕を用いる。上記ｓｃｃｍは標準状態における体積流
量（ｃｍ3 ／分）を表し、以下同様である。また成膜雰
囲気の圧力を７０Ｐａ、成膜温度を６１０℃に設定す
る。
は、一例として、減圧ＣＶＤ装置を用い、原料ガスにモ
ノシラン〔ＳｉＨ4 ：１００ｓｃｃｍ〕、ヘリウム〔Ｈ
ｅ：４００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃ
ｍ〕を用いる。上記ｓｃｃｍは標準状態における体積流
量（ｃｍ3 ／分）を表し、以下同様である。また成膜雰
囲気の圧力を７０Ｐａ、成膜温度を６１０℃に設定す
る。
【００１３】上記タングステンシリサイド膜を形成する
ＣＶＤ条件は、一例として、核形成ステップでは、減圧
ＣＶＤ装置を用い、原料ガスに六フッ化タングステン
〔ＷＦ 6 ：１ｓｃｃｍ〕およびジクロロシラン〔ＳｉＨ
2 Ｃｌ2 ：３００ｓｃｃｍ〕を用いる。また成膜雰囲気
の圧力を１３３Ｐａ、成膜温度を５９５℃に設定する。
次の主堆積ステップでは、減圧ＣＶＤ装置を用い、原料
ガスに六フッ化タングステン〔ＷＦ6 ：３．６ｓｃｃ
ｍ〕およびジクロロシラン〔ＳｉＨ2 Ｃｌ2 ：３００ｓ
ｃｃｍ〕を用いる。また成膜雰囲気の圧力を１３３Ｐ
ａ、成膜温度を５９５℃に設定する。
ＣＶＤ条件は、一例として、核形成ステップでは、減圧
ＣＶＤ装置を用い、原料ガスに六フッ化タングステン
〔ＷＦ 6 ：１ｓｃｃｍ〕およびジクロロシラン〔ＳｉＨ
2 Ｃｌ2 ：３００ｓｃｃｍ〕を用いる。また成膜雰囲気
の圧力を１３３Ｐａ、成膜温度を５９５℃に設定する。
次の主堆積ステップでは、減圧ＣＶＤ装置を用い、原料
ガスに六フッ化タングステン〔ＷＦ6 ：３．６ｓｃｃ
ｍ〕およびジクロロシラン〔ＳｉＨ2 Ｃｌ2 ：３００ｓ
ｃｃｍ〕を用いる。また成膜雰囲気の圧力を１３３Ｐ
ａ、成膜温度を５９５℃に設定する。
【００１４】上記いわゆる高温シリコン酸化膜からなる
オフセット絶縁膜を形成するためのＣＶＤ条件は、一例
として、減圧ＣＶＤ装置を用い、原料ガスにテトラエト
キシシラン〔ＴＥＯＳ：５０ｓｃｃｍ〕および窒素〔Ｎ
2 ：５ｓｃｃｍ〕を用いる。また成膜雰囲気の圧力を８
０Ｐａ、成膜温度を７２０℃に設定する。
オフセット絶縁膜を形成するためのＣＶＤ条件は、一例
として、減圧ＣＶＤ装置を用い、原料ガスにテトラエト
キシシラン〔ＴＥＯＳ：５０ｓｃｃｍ〕および窒素〔Ｎ
2 ：５ｓｃｃｍ〕を用いる。また成膜雰囲気の圧力を８
０Ｐａ、成膜温度を７２０℃に設定する。
【００１５】次いで上記レジストパターン１６をエッチ
ングマスクに用いて、図１の（２）に示すように、オフ
セット絶縁膜１５をエッチングより加工する。なお、図
１の（２）では、レジストパターン１６の図示は省略し
た。
ングマスクに用いて、図１の（２）に示すように、オフ
セット絶縁膜１５をエッチングより加工する。なお、図
１の（２）では、レジストパターン１６の図示は省略し
た。
【００１６】さらに上記レジストパターン１６を除去し
た後、オフセット絶縁膜１５をマスクにして金属シリサ
イド膜１４，ポリシリコン膜１３をエッチングより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
た後、オフセット絶縁膜１５をマスクにして金属シリサ
イド膜１４，ポリシリコン膜１３をエッチングより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
【００１７】上記オフセット絶縁膜１５を加工するため
のエッチング条件は、一例として、枚様式マグネトロン
反応性イオンエッチング〔ＲＩＥ（Reactive Ion Etchi
ng）〕装置を用い、エッチングガスにオクタフルオロシ
クロブタン〔ｃ−Ｃ4 Ｆ8 ：８ｓｃｃｍ〕、一酸化炭素
〔ＣＯ：５ｓｃｃｍ〕およびアルゴン〔Ａｒ：２００ｓ
ｃｃｍ〕を用いる。またエッチング雰囲気の圧力を５．
３Ｐａ、ＲＦパワーを１．６ｋＷ、サセプタ温度を２０
℃に設定する。
のエッチング条件は、一例として、枚様式マグネトロン
反応性イオンエッチング〔ＲＩＥ（Reactive Ion Etchi
ng）〕装置を用い、エッチングガスにオクタフルオロシ
クロブタン〔ｃ−Ｃ4 Ｆ8 ：８ｓｃｃｍ〕、一酸化炭素
〔ＣＯ：５ｓｃｃｍ〕およびアルゴン〔Ａｒ：２００ｓ
ｃｃｍ〕を用いる。またエッチング雰囲気の圧力を５．
３Ｐａ、ＲＦパワーを１．６ｋＷ、サセプタ温度を２０
℃に設定する。
【００１８】上記ゲート電極１７を形成するためのエッ
チング条件は、一例として、電子サイクロトロン共鳴
〔ＥＣＲ（Electron Cycrotron Resonance）〕エッチン
グ装置を用いる。まず第１ステップでは、エッチングガ
スに塩素〔Ｃｌ2 ：７５ｓｃｃｍ〕および酸素〔Ｏ2 ：
８ｓｃｃｍ〕を用いる。またエッチング雰囲気の圧力を
０．４Ｐａ、マイクロ波パワーを９００Ｗ、ＲＦパワー
を６０Ｗ、サセプタ温度を２０℃に設定する。次いで第
２ステップでは、エッチングガスに臭化水素〔ＨＢｒ：
１２０ｓｃｃｍ〕および酸素〔Ｏ2 ：４ｓｃｃｍ〕を用
いる。またエッチング雰囲気の圧力を１．０Ｐａ、マイ
クロ波パワーを９００Ｗ、ＲＦパワーを４０Ｗ、サセプ
タ温度を２０℃に設定する。
チング条件は、一例として、電子サイクロトロン共鳴
〔ＥＣＲ（Electron Cycrotron Resonance）〕エッチン
グ装置を用いる。まず第１ステップでは、エッチングガ
スに塩素〔Ｃｌ2 ：７５ｓｃｃｍ〕および酸素〔Ｏ2 ：
８ｓｃｃｍ〕を用いる。またエッチング雰囲気の圧力を
０．４Ｐａ、マイクロ波パワーを９００Ｗ、ＲＦパワー
を６０Ｗ、サセプタ温度を２０℃に設定する。次いで第
２ステップでは、エッチングガスに臭化水素〔ＨＢｒ：
１２０ｓｃｃｍ〕および酸素〔Ｏ2 ：４ｓｃｃｍ〕を用
いる。またエッチング雰囲気の圧力を１．０Ｐａ、マイ
クロ波パワーを９００Ｗ、ＲＦパワーを４０Ｗ、サセプ
タ温度を２０℃に設定する。
【００１９】次に、図１の（３）に示すように、窒素の
みの雰囲気中でアニーリングを行う。上記アニーリング
条件は、窒素〔Ｎ2 ：１００％〕雰囲気とし、一例とし
て、アニーリング温度を８００℃、アニーリング時間を
１０分に設定する。上記アニーリングの最適温度は、金
属シリサイド膜１４の種類によって多少は異なるが、例
えば５５０℃以上１１５０℃以下の範囲における所定の
温度に設定する。上記５５０℃よりも低い温度でアニー
リングを行った場合には、窒素のみの雰囲気中でのアニ
ーリング効果が十分に得られない。また１１５０℃を越
える温度では、シリコン基板１１が軟化し易くなり、基
板精度が得られなくなる。上記タングステンシリサイド
の場合には、７００℃〜８５０℃程度内の所定温度でア
ニーリングを行うことが好ましい。
みの雰囲気中でアニーリングを行う。上記アニーリング
条件は、窒素〔Ｎ2 ：１００％〕雰囲気とし、一例とし
て、アニーリング温度を８００℃、アニーリング時間を
１０分に設定する。上記アニーリングの最適温度は、金
属シリサイド膜１４の種類によって多少は異なるが、例
えば５５０℃以上１１５０℃以下の範囲における所定の
温度に設定する。上記５５０℃よりも低い温度でアニー
リングを行った場合には、窒素のみの雰囲気中でのアニ
ーリング効果が十分に得られない。また１１５０℃を越
える温度では、シリコン基板１１が軟化し易くなり、基
板精度が得られなくなる。上記タングステンシリサイド
の場合には、７００℃〜８５０℃程度内の所定温度でア
ニーリングを行うことが好ましい。
【００２０】次いで図１の（４）に示すように、シリコ
ン基板１１上に上記オフセット絶縁膜１５およびゲート
電極１７を覆う絶縁膜１８として、例えばＣＶＤ法によ
り酸化シリコン膜を形成する。この絶縁膜１８の形成工
程が第２の熱工程になる。上記絶縁膜１８を形成するた
めのＣＶＤ条件は、一例として、減圧ＣＶＤ装置を用
い、原料ガスにテトラエトキシシラン〔ＴＥＯＳ：５０
ｓｃｃｍ〕および窒素〔Ｎ2 ：５ｓｃｃｍ〕を用いる。
また成膜雰囲気の圧力を８０Ｐａ、成膜温度を７２０℃
に設定する。この絶縁膜１８を形成する前に、ソース・
ドレイン酸化（図示省略）〔８５０℃の乾燥酸素雰囲気
中〕を行ってもよい。ソース・ドレイン酸化を行った場
合には、この工程が第２の熱工程になる。
ン基板１１上に上記オフセット絶縁膜１５およびゲート
電極１７を覆う絶縁膜１８として、例えばＣＶＤ法によ
り酸化シリコン膜を形成する。この絶縁膜１８の形成工
程が第２の熱工程になる。上記絶縁膜１８を形成するた
めのＣＶＤ条件は、一例として、減圧ＣＶＤ装置を用
い、原料ガスにテトラエトキシシラン〔ＴＥＯＳ：５０
ｓｃｃｍ〕および窒素〔Ｎ2 ：５ｓｃｃｍ〕を用いる。
また成膜雰囲気の圧力を８０Ｐａ、成膜温度を７２０℃
に設定する。この絶縁膜１８を形成する前に、ソース・
ドレイン酸化（図示省略）〔８５０℃の乾燥酸素雰囲気
中〕を行ってもよい。ソース・ドレイン酸化を行った場
合には、この工程が第２の熱工程になる。
【００２１】その後図２の（５）に示すように、配線形
成工程を行う。まず上記絶縁膜１８を覆う状態に層間絶
縁膜１９を、ＣＶＤ法により、酸化シリコン（Ｓｉ
Ｏ2 ）膜またはホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜で形成する。次いでレジスト塗布およびリソグラ
フィー技術によってレジストマスク（図示省略）を形成
し、それを用いたエッチング技術によって、上記層間絶
縁膜１９、絶縁膜１８およびゲート絶縁膜１２にコンタ
クトホール２０を形成する。その後レジストマスクを除
去してから、ＣＶＤ法によってドープトポリシリコン膜
を上記コンタクトホール２０の内部を埋め込む状態に形
成した後、層間絶縁膜１９上のドープトポリシリコン膜
をエッチバックにより除去し、コンタクトホール２０の
内部にドープトポリシリコン膜からなるコンタクトプラ
グ２１を形成する。
成工程を行う。まず上記絶縁膜１８を覆う状態に層間絶
縁膜１９を、ＣＶＤ法により、酸化シリコン（Ｓｉ
Ｏ2 ）膜またはホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜で形成する。次いでレジスト塗布およびリソグラ
フィー技術によってレジストマスク（図示省略）を形成
し、それを用いたエッチング技術によって、上記層間絶
縁膜１９、絶縁膜１８およびゲート絶縁膜１２にコンタ
クトホール２０を形成する。その後レジストマスクを除
去してから、ＣＶＤ法によってドープトポリシリコン膜
を上記コンタクトホール２０の内部を埋め込む状態に形
成した後、層間絶縁膜１９上のドープトポリシリコン膜
をエッチバックにより除去し、コンタクトホール２０の
内部にドープトポリシリコン膜からなるコンタクトプラ
グ２１を形成する。
【００２２】次いで配線材料となるドープトポリシリコ
ン膜とタングステンシリサイド膜を、例えばＣＶＤ法に
よって成膜した後、レジスト塗布およびリソグラフィー
技術によって配線形成用のレジストマスク（図示省略）
を形成する。そしてそれを用いたエッチング技術によっ
て、上記層間絶縁膜１９上に、上記コンタクトプラグ２
１に接続する配線２２を形成する。その後、上記レジス
トマスクを除去する。
ン膜とタングステンシリサイド膜を、例えばＣＶＤ法に
よって成膜した後、レジスト塗布およびリソグラフィー
技術によって配線形成用のレジストマスク（図示省略）
を形成する。そしてそれを用いたエッチング技術によっ
て、上記層間絶縁膜１９上に、上記コンタクトプラグ２
１に接続する配線２２を形成する。その後、上記レジス
トマスクを除去する。
【００２３】上記層間絶縁膜１９を酸化シリコン膜で形
成する場合には、上記絶縁膜１８と同様の条件により成
膜を行えばよい。ただし、成膜時間は変更する。またＢ
ＰＳＧ膜で形成する場合には、その成膜条件としては、
一例として、常圧ＣＶＤ装置を用い、原料ガスにテトラ
エトキシシラン〔ＴＥＯＳ：５０ｓｃｃｍ〕、トリメチ
ルホスフェート〔ＴＭＰ：１５ｓｃｃｍ〕、トリメチル
ボレート〔ＴＭＢ：１５ｓｃｃｍ〕およびオゾン
〔Ｏ3 ：１ｇ／分〕を用いる。また成膜温度を５２０℃
に設定する。
成する場合には、上記絶縁膜１８と同様の条件により成
膜を行えばよい。ただし、成膜時間は変更する。またＢ
ＰＳＧ膜で形成する場合には、その成膜条件としては、
一例として、常圧ＣＶＤ装置を用い、原料ガスにテトラ
エトキシシラン〔ＴＥＯＳ：５０ｓｃｃｍ〕、トリメチ
ルホスフェート〔ＴＭＰ：１５ｓｃｃｍ〕、トリメチル
ボレート〔ＴＭＢ：１５ｓｃｃｍ〕およびオゾン
〔Ｏ3 ：１ｇ／分〕を用いる。また成膜温度を５２０℃
に設定する。
【００２４】上記コンタクトホールを形成するためのエ
ッチング条件としては、一例として、平行平板反応性イ
オンエッチング〔ＲＩＥ（Reactive Ion Etching）〕装
置を用いる。エッチングガスにトリフルオロメタン〔Ｃ
ＨＦ3 ：４０ｓｃｃｍ〕、テトラフルオロメタン〔ＣＦ
4 ：４００ｓｃｃｍ〕およびアルゴン〔Ａｒ：６００ｓ
ｃｃｍ〕を用いる。またエッチング雰囲気の圧力を２０
Ｐａ、ＲＦパワーを１．２Ｗ、サセプタ温度を０℃に設
定する。
ッチング条件としては、一例として、平行平板反応性イ
オンエッチング〔ＲＩＥ（Reactive Ion Etching）〕装
置を用いる。エッチングガスにトリフルオロメタン〔Ｃ
ＨＦ3 ：４０ｓｃｃｍ〕、テトラフルオロメタン〔ＣＦ
4 ：４００ｓｃｃｍ〕およびアルゴン〔Ａｒ：６００ｓ
ｃｃｍ〕を用いる。またエッチング雰囲気の圧力を２０
Ｐａ、ＲＦパワーを１．２Ｗ、サセプタ温度を０℃に設
定する。
【００２５】ドープトポリシリコン膜を形成するための
のＣＶＤ条件としては、一例として、減圧ＣＶＤ装置を
用い、原料ガスにモノシラン〔ＳｉＨ4 ：１００ｓｃｃ
ｍ〕、ホスフィン〔ＰＨ3 ：２０ｓｃｃｍ〕、ヘリウム
〔Ｈｅ：４００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓ
ｃｃｍ〕を用いる。また成膜雰囲気の圧力を７０Ｐａ、
成膜温度を６１０℃に設定する。
のＣＶＤ条件としては、一例として、減圧ＣＶＤ装置を
用い、原料ガスにモノシラン〔ＳｉＨ4 ：１００ｓｃｃ
ｍ〕、ホスフィン〔ＰＨ3 ：２０ｓｃｃｍ〕、ヘリウム
〔Ｈｅ：４００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓ
ｃｃｍ〕を用いる。また成膜雰囲気の圧力を７０Ｐａ、
成膜温度を６１０℃に設定する。
【００２６】ドープトポリシリコン膜をエッチバックす
る条件としては、一例として、ＥＣＲ（Electron Cycro
tron Resonance）プラズマエッチング装置を用いる。エ
ッチングガスにトリクロロフルオロエタン〔Ｃ2 Ｃｌ3
Ｆ3 ：６０ｓｃｃｍ〕およびサルファーヘキサフルオラ
イド〔ＳＦ6 ：１０ｓｃｃｍ〕を用いる。またエッチン
グ雰囲気の圧力を１．３Ｐａ、マイクロ波パワー：８５
０Ｗ、ＲＦパワーを１５０Ｗに設定する。
る条件としては、一例として、ＥＣＲ（Electron Cycro
tron Resonance）プラズマエッチング装置を用いる。エ
ッチングガスにトリクロロフルオロエタン〔Ｃ2 Ｃｌ3
Ｆ3 ：６０ｓｃｃｍ〕およびサルファーヘキサフルオラ
イド〔ＳＦ6 ：１０ｓｃｃｍ〕を用いる。またエッチン
グ雰囲気の圧力を１．３Ｐａ、マイクロ波パワー：８５
０Ｗ、ＲＦパワーを１５０Ｗに設定する。
【００２７】上記第１実施形態の製造方法では、第１の
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程である絶縁膜１８の形成工程との間で、タングス
テンシリサイドからなる金属シリサイド膜１４のエッチ
ングより加工を行ってゲート電極１７を形成した後に窒
素のみの雰囲気中でアニーリングを行うことから、この
アニーリングによって金属シリサイド膜１４中のタング
ステンノジュールと余剰シリコンと窒素との３元化合物
が形成される。少なくともタングステンノジュールの表
面にそのタングステンとシリコンと窒素との化合物が形
成されると、酸素と結合するタングステン（タングステ
ンの未結合手）は存在しなくなるので、後に酸素雰囲気
にさらされる絶縁膜１８を形成する工程を行っても、タ
ングステンの酸化物は生成されない。したがって、タン
グステンシリサイドからなる金属シリサイド膜１４に突
起や膨れが発生しなくなる。そのため、ゲート電極１７
間の耐圧の向上が図れる。
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程である絶縁膜１８の形成工程との間で、タングス
テンシリサイドからなる金属シリサイド膜１４のエッチ
ングより加工を行ってゲート電極１７を形成した後に窒
素のみの雰囲気中でアニーリングを行うことから、この
アニーリングによって金属シリサイド膜１４中のタング
ステンノジュールと余剰シリコンと窒素との３元化合物
が形成される。少なくともタングステンノジュールの表
面にそのタングステンとシリコンと窒素との化合物が形
成されると、酸素と結合するタングステン（タングステ
ンの未結合手）は存在しなくなるので、後に酸素雰囲気
にさらされる絶縁膜１８を形成する工程を行っても、タ
ングステンの酸化物は生成されない。したがって、タン
グステンシリサイドからなる金属シリサイド膜１４に突
起や膨れが発生しなくなる。そのため、ゲート電極１７
間の耐圧の向上が図れる。
【００２８】次に第２実施形態の一例を、図３および図
４の製造工程図によって説明する。図３，図４では、工
程順を示す（ ）内の数字は通し番号で記し、また、前
記図１，図２によって説明した構成部品と同様のものに
は同一符号を付す。
４の製造工程図によって説明する。図３，図４では、工
程順を示す（ ）内の数字は通し番号で記し、また、前
記図１，図２によって説明した構成部品と同様のものに
は同一符号を付す。
【００２９】前記図１の（１）によって説明したのと同
様にして、図３の（１）に示すように、シリコン基板１
１に、図示はしないが素子分離形成工程を行った後、ゲ
ート酸化膜１２を形成し、次いでＣＶＤ法によってポリ
シリコン１３を形成する。さらにＣＶＤ法によってタン
グステンシリサイドを堆積して金属シリサイド膜１４を
形成する。次いで第１の熱工程となるＣＶＤ法によっ
て、例えば窒化シリコン膜を堆積してオフセット絶縁膜
１５を形成する。その後、レジスト塗布、リソグラフィ
ー技術によって、所望とするゲート電極配線形成のため
のレジストパターン１６を形成する。
様にして、図３の（１）に示すように、シリコン基板１
１に、図示はしないが素子分離形成工程を行った後、ゲ
ート酸化膜１２を形成し、次いでＣＶＤ法によってポリ
シリコン１３を形成する。さらにＣＶＤ法によってタン
グステンシリサイドを堆積して金属シリサイド膜１４を
形成する。次いで第１の熱工程となるＣＶＤ法によっ
て、例えば窒化シリコン膜を堆積してオフセット絶縁膜
１５を形成する。その後、レジスト塗布、リソグラフィ
ー技術によって、所望とするゲート電極配線形成のため
のレジストパターン１６を形成する。
【００３０】上記窒化シリコン膜からなるオフセット絶
縁膜１５を形成するためのＣＶＤ条件は、一例として、
減圧ＣＶＤ装置を用い、原料ガスにジクロロシラン〔Ｓ
ｉＨ 2 Ｃｌ2 ：５０ｓｃｃｍ〕、アンモニア〔ＮＨ3 ：
２００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃｍ〕
を用いる。また成膜雰囲気の圧力を７０Ｐａ、成膜温度
を７６０℃に設定する。なお、減圧ＣＶＤ法の代わりに
プラズマＣＶＤ法によってプラズマ窒化シリコン膜を形
成することもできるが、その場合には、その後の熱工程
でタングステンシリサイド膜に突起、膨れは発生しない
ものの、プラズマ窒化シリコン膜が、構造変化によるス
トレスを発生することによって剥がれるという問題を生
じる。したがって、上記オフセット絶縁膜１５は、減圧
ＣＶＤ法によって窒化シリコン膜を成膜した。
縁膜１５を形成するためのＣＶＤ条件は、一例として、
減圧ＣＶＤ装置を用い、原料ガスにジクロロシラン〔Ｓ
ｉＨ 2 Ｃｌ2 ：５０ｓｃｃｍ〕、アンモニア〔ＮＨ3 ：
２００ｓｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃｍ〕
を用いる。また成膜雰囲気の圧力を７０Ｐａ、成膜温度
を７６０℃に設定する。なお、減圧ＣＶＤ法の代わりに
プラズマＣＶＤ法によってプラズマ窒化シリコン膜を形
成することもできるが、その場合には、その後の熱工程
でタングステンシリサイド膜に突起、膨れは発生しない
ものの、プラズマ窒化シリコン膜が、構造変化によるス
トレスを発生することによって剥がれるという問題を生
じる。したがって、上記オフセット絶縁膜１５は、減圧
ＣＶＤ法によって窒化シリコン膜を成膜した。
【００３１】次いで上記レジストパターン１６をエッチ
ングマスクに用いて、前記図１の（２）によって説明し
たのと同様にして、図３の（２）に示すように、オフセ
ット絶縁膜１５をエッチングにより加工する。なお、こ
の図３の（２）ではレジストパターン１６の図示は省略
した。さらに上記レジストパターン１６を除去した後、
オフセット絶縁膜１５をマスクにして金属シリサイド膜
１４およびポリシリコン膜１３をエッチングにより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
ングマスクに用いて、前記図１の（２）によって説明し
たのと同様にして、図３の（２）に示すように、オフセ
ット絶縁膜１５をエッチングにより加工する。なお、こ
の図３の（２）ではレジストパターン１６の図示は省略
した。さらに上記レジストパターン１６を除去した後、
オフセット絶縁膜１５をマスクにして金属シリサイド膜
１４およびポリシリコン膜１３をエッチングにより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
【００３２】上記窒化シリコン膜からなるオフセット絶
縁膜１５を加工するためのエッチング条件は、一例とし
て、反応性イオンエッチング装置を用い、エッチングガ
スにテトラフルオロメタン〔ＣＦ4 〕およびアルゴン
〔Ａｒ〕を用いる。また、上記ゲート電極１７を形成す
るためのエッチング条件は、一例として、第１実施形態
で説明した条件と同様である。
縁膜１５を加工するためのエッチング条件は、一例とし
て、反応性イオンエッチング装置を用い、エッチングガ
スにテトラフルオロメタン〔ＣＦ4 〕およびアルゴン
〔Ａｒ〕を用いる。また、上記ゲート電極１７を形成す
るためのエッチング条件は、一例として、第１実施形態
で説明した条件と同様である。
【００３３】次いで図３の（３）に示すように、窒素の
みの雰囲気中でアニーリングを行う。上記アニーリング
条件は、前記図１の（３）によって説明したのと同様で
あり、窒素〔Ｎ2 ：１００％〕雰囲気とし、一例とし
て、アニーリング温度を８００℃、アニーリング時間を
１０分に設定する。
みの雰囲気中でアニーリングを行う。上記アニーリング
条件は、前記図１の（３）によって説明したのと同様で
あり、窒素〔Ｎ2 ：１００％〕雰囲気とし、一例とし
て、アニーリング温度を８００℃、アニーリング時間を
１０分に設定する。
【００３４】その後、ソース・ドレインを形成するシリ
コン基板１１の表面を酸化するソース・ドレイン酸化
（図示省略）〔８５０℃の乾燥酸素雰囲気中〕を行う。
このソース・ドレイン酸化が第２の熱工程になる。次い
でシリコン基板１１上に上記オフセット絶縁膜１５およ
びゲート電極１７を覆う窒化シリコン膜３１を、例えば
ＣＶＤ法により形成する。上記窒化シリコン膜３１を形
成するためのＣＶＤ条件は、一例として、減圧ＣＶＤ装
置を用い、原料ガスにジクロロシラン〔ＳｉＨ2 Ｃ
ｌ2 ：５０ｓｃｃｍ〕、アンモニア〔ＮＨ3 ：２００ｓ
ｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃｍ〕を用い
る。また成膜雰囲気の圧力を７０Ｐａに設定し、成膜温
度を７６０℃に設定する。
コン基板１１の表面を酸化するソース・ドレイン酸化
（図示省略）〔８５０℃の乾燥酸素雰囲気中〕を行う。
このソース・ドレイン酸化が第２の熱工程になる。次い
でシリコン基板１１上に上記オフセット絶縁膜１５およ
びゲート電極１７を覆う窒化シリコン膜３１を、例えば
ＣＶＤ法により形成する。上記窒化シリコン膜３１を形
成するためのＣＶＤ条件は、一例として、減圧ＣＶＤ装
置を用い、原料ガスにジクロロシラン〔ＳｉＨ2 Ｃ
ｌ2 ：５０ｓｃｃｍ〕、アンモニア〔ＮＨ3 ：２００ｓ
ｃｃｍ〕および窒素〔Ｎ2 ：２００ｓｃｃｍ〕を用い
る。また成膜雰囲気の圧力を７０Ｐａに設定し、成膜温
度を７６０℃に設定する。
【００３５】次いで上記窒化シリコン膜３１をエッチバ
ックして、図３の（４）に示すように、ゲート電極１７
およびオフセット絶縁膜１５の各側壁に、窒化シリコン
膜３１からなるサイドウォール３２を形成する。上記エ
ッチバック条件としては、例えば、平行平板型プラズマ
エッチング装置を用い、エッチングガスにテトラフルオ
ロメタン〔ＣＦ4 ：１００ｓｃｃｍ〕、アルゴン〔Ａ
ｒ：８００ｓｃｃｍ〕を用いる。また成膜雰囲気の圧力
を１３３Ｐａ、ＲＦパワーを６００Ｗに設定する。
ックして、図３の（４）に示すように、ゲート電極１７
およびオフセット絶縁膜１５の各側壁に、窒化シリコン
膜３１からなるサイドウォール３２を形成する。上記エ
ッチバック条件としては、例えば、平行平板型プラズマ
エッチング装置を用い、エッチングガスにテトラフルオ
ロメタン〔ＣＦ4 ：１００ｓｃｃｍ〕、アルゴン〔Ａ
ｒ：８００ｓｃｃｍ〕を用いる。また成膜雰囲気の圧力
を１３３Ｐａ、ＲＦパワーを６００Ｗに設定する。
【００３６】その後前記図２の（５）によって説明した
のと同様にして、図４の（５）に示すように、配線形成
工程を行う。まず上記半導体基板１１上に、上記オフセ
ット絶縁膜１５およびサイドウォール３２を覆う層間絶
縁膜１９を、ＣＶＤ法により、酸化シリコン（Ｓｉ
Ｏ2 ）膜またはホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜で形成する。次いでレジスト塗布およびリソグラ
フィー技術によってレジストマスク（図示省略）を形成
し、それを用いたエッチング技術によって、上記層間絶
縁膜１９およびゲート絶縁膜１２にコンタクトホール２
０を形成する。このとき、窒化シリコンからなるオフセ
ット絶縁膜１５およびサイドウォール３２はエッチング
されない。その後レジストマスクを除去してから、ＣＶ
Ｄ法によってドープトポリシリコン膜を上記コンタクト
ホール２０の内部を埋め込む状態に形成した後、層間絶
縁膜１９上のドープトポリシリコン膜をエッチバックに
より除去し、コンタクトホール２０の内部にドープトポ
リシリコン膜からなるコンタクトプラグ２１を形成す
る。
のと同様にして、図４の（５）に示すように、配線形成
工程を行う。まず上記半導体基板１１上に、上記オフセ
ット絶縁膜１５およびサイドウォール３２を覆う層間絶
縁膜１９を、ＣＶＤ法により、酸化シリコン（Ｓｉ
Ｏ2 ）膜またはホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜で形成する。次いでレジスト塗布およびリソグラ
フィー技術によってレジストマスク（図示省略）を形成
し、それを用いたエッチング技術によって、上記層間絶
縁膜１９およびゲート絶縁膜１２にコンタクトホール２
０を形成する。このとき、窒化シリコンからなるオフセ
ット絶縁膜１５およびサイドウォール３２はエッチング
されない。その後レジストマスクを除去してから、ＣＶ
Ｄ法によってドープトポリシリコン膜を上記コンタクト
ホール２０の内部を埋め込む状態に形成した後、層間絶
縁膜１９上のドープトポリシリコン膜をエッチバックに
より除去し、コンタクトホール２０の内部にドープトポ
リシリコン膜からなるコンタクトプラグ２１を形成す
る。
【００３７】次いで配線材料となるドープトポリシリコ
ン膜とタングステンシリサイド膜を、例えばＣＶＤ法に
よって成膜した後、レジスト塗布およびリソグラフィー
技術によって配線形成用のレジストマスク（図示省略）
を形成する。そしてそれを用いたエッチング技術によっ
て、上記層間絶縁膜１９上に、上記コンタクトプラズマ
２１に接続する配線２２を形成する。その後、上記レジ
ストマスクを除去する。
ン膜とタングステンシリサイド膜を、例えばＣＶＤ法に
よって成膜した後、レジスト塗布およびリソグラフィー
技術によって配線形成用のレジストマスク（図示省略）
を形成する。そしてそれを用いたエッチング技術によっ
て、上記層間絶縁膜１９上に、上記コンタクトプラズマ
２１に接続する配線２２を形成する。その後、上記レジ
ストマスクを除去する。
【００３８】なお、上記コンタクトホール２０を形成す
るためのエッチング条件としては、一例として、マグネ
トロンプラズマエッチング装置を用いる。エッチングガ
スには、窒化シリコン膜をエッチングしないように、オ
クタフルオロシクロブタン〔ｃ−Ｃ4 Ｆ8 ：８ｓｃｃ
ｍ〕、一酸化酸素〔ＣＯ：６０ｓｃｃｍ〕およびアルゴ
ン〔Ａｒ：２００ｓｃｃｍ〕を用いる。またエッチング
雰囲気の圧力を５．３Ｐａ、ＲＦパワーを１．６ｋＷ、
サセプタ温度を２０℃に設定する。
るためのエッチング条件としては、一例として、マグネ
トロンプラズマエッチング装置を用いる。エッチングガ
スには、窒化シリコン膜をエッチングしないように、オ
クタフルオロシクロブタン〔ｃ−Ｃ4 Ｆ8 ：８ｓｃｃ
ｍ〕、一酸化酸素〔ＣＯ：６０ｓｃｃｍ〕およびアルゴ
ン〔Ａｒ：２００ｓｃｃｍ〕を用いる。またエッチング
雰囲気の圧力を５．３Ｐａ、ＲＦパワーを１．６ｋＷ、
サセプタ温度を２０℃に設定する。
【００３９】上記第２実施形態の製造方法では、第１の
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程であるソース・ドレイン酸化の工程との間で、タ
ングステンシリサイドからなる金属シリサイド膜１４の
エッチングにより加工を行ってゲート電極１７を形成し
た後に窒素のみの雰囲気中でアニーリングを行うことか
ら、このアニーリングによって金属シリサイド膜１４中
のタングステンノジュールと余剰シリコンと窒素との３
元化合物が形成される。少なくともタングステンノジュ
ールの表面にそのタングステンとシリコンと窒素との化
合物が形成されると、酸素と結合するタングステン（タ
ングステンの未結合手）は存在しなくなるので、その後
に酸素雰囲気にさらされるソース・ドレイン酸化の工程
を行っても、タングステンの酸化物は生成されない。し
たがって、タングステンシリサイドからなる金属シリサ
イド膜１４に突起や膨れが発生しなくなる。そのため、
ゲート電極１７間の耐圧の向上が図れる。
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程であるソース・ドレイン酸化の工程との間で、タ
ングステンシリサイドからなる金属シリサイド膜１４の
エッチングにより加工を行ってゲート電極１７を形成し
た後に窒素のみの雰囲気中でアニーリングを行うことか
ら、このアニーリングによって金属シリサイド膜１４中
のタングステンノジュールと余剰シリコンと窒素との３
元化合物が形成される。少なくともタングステンノジュ
ールの表面にそのタングステンとシリコンと窒素との化
合物が形成されると、酸素と結合するタングステン（タ
ングステンの未結合手）は存在しなくなるので、その後
に酸素雰囲気にさらされるソース・ドレイン酸化の工程
を行っても、タングステンの酸化物は生成されない。し
たがって、タングステンシリサイドからなる金属シリサ
イド膜１４に突起や膨れが発生しなくなる。そのため、
ゲート電極１７間の耐圧の向上が図れる。
【００４０】次に第３実施形態として、ゲート電極上の
オフセット絶縁膜に窒化シリコンを用い、コンタクトを
開口した後、サイドウォールのカバーによりコンタクト
の形成を行う製造方法の一例を、図５および図６の製造
工程図によって説明する。図５，図６では、工程順を示
す（ ）内の数字は通し番号で記し、また、前記図１〜
図４によって説明した構成部品と同様のものには同一符
号を付す。
オフセット絶縁膜に窒化シリコンを用い、コンタクトを
開口した後、サイドウォールのカバーによりコンタクト
の形成を行う製造方法の一例を、図５および図６の製造
工程図によって説明する。図５，図６では、工程順を示
す（ ）内の数字は通し番号で記し、また、前記図１〜
図４によって説明した構成部品と同様のものには同一符
号を付す。
【００４１】前記図１の（１）および図３の（１）によ
って説明したのと同様にして、図５の（１）に示すよう
に、シリコン基板１１に、図示はしないが素子分離形成
工程を行った後、ゲート酸化膜１２を形成し、次いでＣ
ＶＤ法によってポリシリコン１３を形成する。さらにＣ
ＶＤ法によってタングステンシリサイドを堆積して金属
シリサイド膜１４を形成する。次いで第１の熱工程とな
るＣＶＤ法によって、例えば窒化シリコン膜を堆積して
オフセット絶縁膜１５を形成する。その後、レジスト塗
布、リソグラフィー技術によって、所望とするゲート電
極配線形成のためのレジストパターン１６を形成する。
って説明したのと同様にして、図５の（１）に示すよう
に、シリコン基板１１に、図示はしないが素子分離形成
工程を行った後、ゲート酸化膜１２を形成し、次いでＣ
ＶＤ法によってポリシリコン１３を形成する。さらにＣ
ＶＤ法によってタングステンシリサイドを堆積して金属
シリサイド膜１４を形成する。次いで第１の熱工程とな
るＣＶＤ法によって、例えば窒化シリコン膜を堆積して
オフセット絶縁膜１５を形成する。その後、レジスト塗
布、リソグラフィー技術によって、所望とするゲート電
極配線形成のためのレジストパターン１６を形成する。
【００４２】次いで上記レジストパターン１６をエッチ
ングマスクに用いて、前記図３の（２）によって説明し
たのと同様にして、図５の（２）に示すように、オフセ
ット絶縁膜１５をエッチングにより加工する。なお、こ
の図５の（２）ではレジストパターン１６の図示は省略
した。さらに上記レジストパターン１６を除去した後、
オフセット絶縁膜１５をマスクにして金属シリサイド膜
１４およびポリシリコン膜１３をエッチングにより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
ングマスクに用いて、前記図３の（２）によって説明し
たのと同様にして、図５の（２）に示すように、オフセ
ット絶縁膜１５をエッチングにより加工する。なお、こ
の図５の（２）ではレジストパターン１６の図示は省略
した。さらに上記レジストパターン１６を除去した後、
オフセット絶縁膜１５をマスクにして金属シリサイド膜
１４およびポリシリコン膜１３をエッチングにより加工
して、オフセット絶縁膜１５を載せたゲート電極１７を
形成する。
【００４３】次いで窒素のみの雰囲気中でアニーリング
を行う。上記アニーリング条件は、前記図１の（３）に
よって説明したのと同様であり、窒素〔Ｎ2 ：１００
％〕雰囲気とし、一例として、アニーリング温度を８０
０℃、アニーリング時間を１０分に設定する。
を行う。上記アニーリング条件は、前記図１の（３）に
よって説明したのと同様であり、窒素〔Ｎ2 ：１００
％〕雰囲気とし、一例として、アニーリング温度を８０
０℃、アニーリング時間を１０分に設定する。
【００４４】その後前記図２の（５）によって説明した
のと同様にして、図５の（３）に示すように、上記半導
体基板１１上に、上記オフセット絶縁膜１５およびゲー
ト電極１７を覆う層間絶縁膜１９を、ＣＶＤ法により、
酸化シリコン（ＳｉＯ2 ）膜またはホウ素リンシリケー
トガラス（ＢＰＳＧ）膜で形成する。次いでレジスト塗
布およびリソグラフィー技術によってレジストマスク
（図示省略）を形成し、それを用いた異方性エッチング
技術によって、上記層間絶縁膜１９およびゲート絶縁膜
１２にコンタクトホール２０を形成する。このとき、窒
化シリコンからなるオフセット絶縁膜１５がマスクとな
りゲート電極１７はエッチングされない。上記コンタク
トホールのエッチングは、窒化シリコン膜のオフセット
絶縁膜１５に対して選択比が取れるような条件で行う必
要があり、例えば前記図２の（５）によって説明したの
と同様の条件で行う。
のと同様にして、図５の（３）に示すように、上記半導
体基板１１上に、上記オフセット絶縁膜１５およびゲー
ト電極１７を覆う層間絶縁膜１９を、ＣＶＤ法により、
酸化シリコン（ＳｉＯ2 ）膜またはホウ素リンシリケー
トガラス（ＢＰＳＧ）膜で形成する。次いでレジスト塗
布およびリソグラフィー技術によってレジストマスク
（図示省略）を形成し、それを用いた異方性エッチング
技術によって、上記層間絶縁膜１９およびゲート絶縁膜
１２にコンタクトホール２０を形成する。このとき、窒
化シリコンからなるオフセット絶縁膜１５がマスクとな
りゲート電極１７はエッチングされない。上記コンタク
トホールのエッチングは、窒化シリコン膜のオフセット
絶縁膜１５に対して選択比が取れるような条件で行う必
要があり、例えば前記図２の（５）によって説明したの
と同様の条件で行う。
【００４５】その後レジストマスクを除去してから、図
６の（４）に示すように、ステップカバリッジに優れた
膜形成が可能な減圧ＣＶＤ法によって、サイドウォール
形成膜３３を上記コンタクトホール２０の内壁および層
間絶縁膜１９上に形成する。このサイドウォール形成膜
３３は、例えば酸化シリコン膜で形成する。そして上記
サイドウォール形成膜３３の成膜工程が第２の熱工程と
なる。上記サイドウォール形成膜３３を形成するための
成膜条件としては、一例として、減圧ＣＶＤ装置を用い
る。そして原料ガスにテトラエトキシシラン〔ＴＥＯ
Ｓ：５０ｓｃｃｍ〕および窒素〔Ｎ2 ：５ｓｃｃｍ〕を
用い、成膜雰囲気の圧力を８０Ｐａ、成膜温度を７２０
℃に設定する。
６の（４）に示すように、ステップカバリッジに優れた
膜形成が可能な減圧ＣＶＤ法によって、サイドウォール
形成膜３３を上記コンタクトホール２０の内壁および層
間絶縁膜１９上に形成する。このサイドウォール形成膜
３３は、例えば酸化シリコン膜で形成する。そして上記
サイドウォール形成膜３３の成膜工程が第２の熱工程と
なる。上記サイドウォール形成膜３３を形成するための
成膜条件としては、一例として、減圧ＣＶＤ装置を用い
る。そして原料ガスにテトラエトキシシラン〔ＴＥＯ
Ｓ：５０ｓｃｃｍ〕および窒素〔Ｎ2 ：５ｓｃｃｍ〕を
用い、成膜雰囲気の圧力を８０Ｐａ、成膜温度を７２０
℃に設定する。
【００４６】次いで層間絶縁膜１９上のサイドウォール
形成膜３３をエッチバックにより除去し、図６の（５）
に示すように、コンタクトホール２０の内部にサイドウ
ォール形成膜３３からなるサイドウォール３４を形成す
る。上記酸化シリコン膜からなるサイドウォール形成膜
３３をエッチバックする条件としては、一例として、平
行平板型プラズマエッチング装置を用い、エッチングガ
スにテトラフルオロメタン〔ＣＦ4 ：１００ｓｃｃｍ〕
およびアルゴン〔Ａｒ：８００ｓｃｃｍ〕を用いる。ま
た成膜雰囲気の圧力を１３３Ｐａ、ＲＦパワーを６００
Ｗに設定する。
形成膜３３をエッチバックにより除去し、図６の（５）
に示すように、コンタクトホール２０の内部にサイドウ
ォール形成膜３３からなるサイドウォール３４を形成す
る。上記酸化シリコン膜からなるサイドウォール形成膜
３３をエッチバックする条件としては、一例として、平
行平板型プラズマエッチング装置を用い、エッチングガ
スにテトラフルオロメタン〔ＣＦ4 ：１００ｓｃｃｍ〕
およびアルゴン〔Ａｒ：８００ｓｃｃｍ〕を用いる。ま
た成膜雰囲気の圧力を１３３Ｐａ、ＲＦパワーを６００
Ｗに設定する。
【００４７】なお、上記サイドウォール形成膜３３は、
酸化シリコン膜の代わりに、例えば減圧ＣＶＤ法によっ
て窒化シリコン膜を形成し、上記サイドウォール３４を
その窒化シリコン膜で形成することも可能である。
酸化シリコン膜の代わりに、例えば減圧ＣＶＤ法によっ
て窒化シリコン膜を形成し、上記サイドウォール３４を
その窒化シリコン膜で形成することも可能である。
【００４８】その後図６の（６）に示すように、減圧Ｃ
ＶＤ法によってドープトポリシリコン膜を上記コンタク
トホール２０の内部を埋め込む状態に形成した後、層間
絶縁膜１９上のドープトポリシリコン膜をエッチバック
により除去し、コンタクトホール２０の内部にドープト
ポリシリコン膜からなるコンタクトプラグ２１を形成す
る。
ＶＤ法によってドープトポリシリコン膜を上記コンタク
トホール２０の内部を埋め込む状態に形成した後、層間
絶縁膜１９上のドープトポリシリコン膜をエッチバック
により除去し、コンタクトホール２０の内部にドープト
ポリシリコン膜からなるコンタクトプラグ２１を形成す
る。
【００４９】上記第３実施形態の製造方法では、第１の
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程であるサイドウォール形成膜３３の成膜工程との
間で、タングステンシリサイドからなる金属シリサイド
膜１４のエッチングにより加工を行ってゲート電極１７
を形成した後に窒素のみの雰囲気中でアニーリングを行
うことから、このアニーリングによって金属シリサイド
膜１４中のタングステンノジュールと余剰シリコンと窒
素との３元化合物が形成される。少なくともタングステ
ンノジュールの表面にそのタングステンとシリコンと窒
素との化合物が形成されると、酸素と結合するタングス
テン（タングステンの未結合手）は存在しなくなるの
で、その後に酸素雰囲気にさらされるサイドウォール形
成膜３３の成膜工程を行っても、タングステンの酸化物
は生成されない。したがって、タングステンシリサイド
からなる金属シリサイド膜１４に突起や膨れが発生しな
くなる。そのため、ゲート電極１７間の耐圧の向上が図
れる。
熱工程であるオフセット絶縁膜１５の形成工程と第２の
熱工程であるサイドウォール形成膜３３の成膜工程との
間で、タングステンシリサイドからなる金属シリサイド
膜１４のエッチングにより加工を行ってゲート電極１７
を形成した後に窒素のみの雰囲気中でアニーリングを行
うことから、このアニーリングによって金属シリサイド
膜１４中のタングステンノジュールと余剰シリコンと窒
素との３元化合物が形成される。少なくともタングステ
ンノジュールの表面にそのタングステンとシリコンと窒
素との化合物が形成されると、酸素と結合するタングス
テン（タングステンの未結合手）は存在しなくなるの
で、その後に酸素雰囲気にさらされるサイドウォール形
成膜３３の成膜工程を行っても、タングステンの酸化物
は生成されない。したがって、タングステンシリサイド
からなる金属シリサイド膜１４に突起や膨れが発生しな
くなる。そのため、ゲート電極１７間の耐圧の向上が図
れる。
【００５０】次に比較例として、図示はしないが、シリ
コン基板上にゲート絶縁膜を形成し、ポリシリコン膜、
タングステンシリサイド膜を形成した後、テトラエトキ
シシラン（ＴＥＯＳ）を原料ガスに用いた減圧ＣＶＤ法
によるオフセット酸化膜を形成し、その後リソグラフィ
ー技術およびエッチング技術によって上記オフセット酸
化膜、タングステンシリサイド膜、ポリシリコン膜をパ
ターニングして、オフセット酸化膜を載せたゲート電極
を形成した。次いで酸素を１％含む窒素雰囲気を８００
℃に加熱し、その雰囲気中で１０分間のアニーリングを
行った。その結果、タングステンシリサイド膜の側壁に
は突起や膨れを生じた。このように、１％というわずか
な量の酸素でも窒素雰囲気中に含まれていると、タング
ステンシリサイド膜に突起や膨れが発生してしまう。し
たがって、上記アニーリング雰囲気は窒素のみの雰囲気
でなければならないことが判る。
コン基板上にゲート絶縁膜を形成し、ポリシリコン膜、
タングステンシリサイド膜を形成した後、テトラエトキ
シシラン（ＴＥＯＳ）を原料ガスに用いた減圧ＣＶＤ法
によるオフセット酸化膜を形成し、その後リソグラフィ
ー技術およびエッチング技術によって上記オフセット酸
化膜、タングステンシリサイド膜、ポリシリコン膜をパ
ターニングして、オフセット酸化膜を載せたゲート電極
を形成した。次いで酸素を１％含む窒素雰囲気を８００
℃に加熱し、その雰囲気中で１０分間のアニーリングを
行った。その結果、タングステンシリサイド膜の側壁に
は突起や膨れを生じた。このように、１％というわずか
な量の酸素でも窒素雰囲気中に含まれていると、タング
ステンシリサイド膜に突起や膨れが発生してしまう。し
たがって、上記アニーリング雰囲気は窒素のみの雰囲気
でなければならないことが判る。
【００５１】上記各実施形態では、金属シリサイド膜に
タングステンシリサイド膜を用いた場合を説明したが、
例えばニッケルシリサイド膜、コバルトシリサイド膜を
用いた場合にも、上記製造方法によれば、従来、金属シ
リサイドに発生していた突起、膨れ等を抑制することが
可能である。
タングステンシリサイド膜を用いた場合を説明したが、
例えばニッケルシリサイド膜、コバルトシリサイド膜を
用いた場合にも、上記製造方法によれば、従来、金属シ
リサイドに発生していた突起、膨れ等を抑制することが
可能である。
【００５２】
【発明の効果】以上、説明したように本発明によれば、
第１の熱工程と第２の熱工程との間で、金属シリサイド
膜の加工を行った後に窒素のみの雰囲気中でアニーリン
グを行うので、金属シリサイド中の金属ノジュールと余
剰シリコンと窒素との化合物が形成することができる。
そのため、酸素と結合する金属は存在していないので、
後の工程で金属シリサイド膜が酸素雰囲気にさらされて
もその金属シリサイド中の金属による酸化物は生成され
ない。したがって、金属シリサイド膜に突起や膨れが発
生しなくなるので、加工後における金属シリサイド膜の
信頼性の向上が図れる。例えば、金属シリサイド膜間の
耐圧の向上が図れる。
第１の熱工程と第２の熱工程との間で、金属シリサイド
膜の加工を行った後に窒素のみの雰囲気中でアニーリン
グを行うので、金属シリサイド中の金属ノジュールと余
剰シリコンと窒素との化合物が形成することができる。
そのため、酸素と結合する金属は存在していないので、
後の工程で金属シリサイド膜が酸素雰囲気にさらされて
もその金属シリサイド中の金属による酸化物は生成され
ない。したがって、金属シリサイド膜に突起や膨れが発
生しなくなるので、加工後における金属シリサイド膜の
信頼性の向上が図れる。例えば、金属シリサイド膜間の
耐圧の向上が図れる。
【図１】本発明の第１実施形態の製造工程図である。
【図２】本発明の第１実施形態の製造工程図（続き）で
ある。
ある。
【図３】本発明の第２実施形態の製造工程図である。
【図４】本発明の第２実施形態の製造工程図（続き）で
ある。
ある。
【図５】本発明の第３実施形態の製造工程図である。
【図６】本発明の第３実施形態の製造工程図（続き）で
ある。
ある。
【図７】課題の説明図である。
１３ 金属シリサイド膜
Claims (8)
- 【請求項１】 金属シリサイド膜を形成した後に第１の
熱工程と第２の熱工程とを行う半導体装置の製造方法に
おいて、 前記第１の熱工程と前記第２の熱工程との間で、前記金
属シリサイド膜の加工を行った後に窒素のみの雰囲気中
でアニーリングを行うことを特徴とする半導体装置の製
造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記アニーリングは５５０℃以上１１５０℃以下の所定
温度で行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記第１の熱工程は、前記金属シリサイド膜上にオフセ
ット絶縁膜を形成する工程であることを特徴とする半導
体装置の製造方法。 - 【請求項４】 請求項２記載の半導体装置の製造方法に
おいて、 前記第１の熱工程は、前記金属シリサイド膜上にオフセ
ット絶縁膜を形成する工程であることを特徴とする半導
体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の請求項方法
において、 前記第２の熱工程は、酸素原子を含む雰囲気中で加熱し
て成膜処理を行う工程であることを特徴とする半導体装
置の製造方法。 - 【請求項６】 請求項２記載の半導体装置の請求項方法
において、 前記第２の熱工程は、酸素原子を含む雰囲気中で加熱し
て成膜処理を行う工程であることを特徴とする半導体装
置の製造方法。 - 【請求項７】 請求項３記載の半導体装置の請求項方法
において、 前記第２の熱工程は、酸素原子を含む雰囲気中で加熱し
て成膜処理を行う工程であることを特徴とする半導体装
置の製造方法。 - 【請求項８】 請求項４記載の半導体装置の請求項方法
において、 前記第２の熱工程は、酸素原子を含む雰囲気中で加熱し
て成膜処理を行う工程であることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119097A JPH10294290A (ja) | 1997-04-18 | 1997-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119097A JPH10294290A (ja) | 1997-04-18 | 1997-04-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294290A true JPH10294290A (ja) | 1998-11-04 |
Family
ID=14294049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10119097A Pending JPH10294290A (ja) | 1997-04-18 | 1997-04-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294290A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447256B1 (ko) * | 2002-06-29 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100646984B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| US7732272B2 (en) | 2002-11-19 | 2010-06-08 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor element |
-
1997
- 1997-04-18 JP JP10119097A patent/JPH10294290A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646984B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100447256B1 (ko) * | 2002-06-29 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7732272B2 (en) | 2002-11-19 | 2010-06-08 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5956609A (en) | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs | |
| US5747384A (en) | Process of forming a refractory metal thin film | |
| US6940172B2 (en) | Chemical vapor deposition of titanium | |
| JP3050152B2 (ja) | 半導体装置の製造方法 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| KR20000050308A (ko) | 반도체 장치의 제조 방법 | |
| JPH08274043A (ja) | 半導体装置の製造方法 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| US6444556B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| US6693042B1 (en) | Method for etching a dielectric layer formed upon a barrier layer | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| JPS63147347A (ja) | 半導体装置 | |
| JPH10294290A (ja) | 半導体装置の製造方法 | |
| US5071790A (en) | Semiconductor device and its manufacturing method | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JPH09260366A (ja) | 半導体装置の製造方法 | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3211290B2 (ja) | 半導体装置の形成方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JPH08316313A (ja) | コンタクトホールの形成方法 | |
| JP3076500B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20071016 Free format text: JAPANESE INTERMEDIATE CODE: A02 |