JPS62221120A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62221120A
JPS62221120A JP6645086A JP6645086A JPS62221120A JP S62221120 A JPS62221120 A JP S62221120A JP 6645086 A JP6645086 A JP 6645086A JP 6645086 A JP6645086 A JP 6645086A JP S62221120 A JPS62221120 A JP S62221120A
Authority
JP
Japan
Prior art keywords
film
substrate
sog
nitrogen gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6645086A
Other languages
English (en)
Inventor
Junichi Konno
今野 順一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6645086A priority Critical patent/JPS62221120A/ja
Publication of JPS62221120A publication Critical patent/JPS62221120A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体基板上に形成され、所定のパターンに形成された
配線膜と基板間の段差を埋めるために用いるシリコン(
Si)原子を含む有機化合物膜(スピンオングラス膜、
以下SOG膜と称する。)を塗布後、熱処理し、次いで
窒素ガスプラズマの雰囲気で処理することで、後の工程
でこのsoG膜を酸素プラズマに曝した時に変質して剥
離しない状態にする。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
IC,LSI等の半導体装置は益々高密度に形成するこ
とが要求され、そのために半導体素子間を接続する配線
膜を絶縁膜を介して多層構造に形成する配線構造が採ら
れるように成っている。
〔従来の技術〕
このような多層配線構造の半導体装置を形成する際の従
来の工程を第2図を用いて説明する。
まず第2図に示すように、例えばトランジスタのエミッ
タ領域等の半導体素子形成領域1を形成したSi基板2
に、該素子形成領域1上が開口された二酸化シリコン(
SiO2)等の絶縁膜3を化学蒸着(CVD)法等を用
いて形成する。
次いで該絶縁膜3上に所定パターンの第1層のアルミニ
ウム(〜)配線膜4をスパッタ法、プラズマエツチング
法等を用いて形成する。
更にその上に燐珪酸ガラス膜(PSG膜)よりなる眉間
絶縁膜5をCVD法を用いて形成する。
次いでその上にSOG膜6を塗布形成する。
このSOG膜は、高粘度状の材料でスピナーを用いて配
線膜が形成された基板上に塗布形成することで、〜の配
線膜4に依って生じる基板上の段差が解消され、その表
面が平坦な状態に仕上がり、次いで加熱処理することで
5iO2111tiのような絶縁膜となる。
次いでこのSOG膜6、PSGII5にコンタクトホー
ル7をリアクティブスパッタエツチング(RI E)法
を用いて形成し、その上に第2層の〜配線膜8をスパッ
タ法で形成後、RIE法を用いて所定のパターンに形成
している。
また最近では、第2層のPSGII!J5を用いる代わ
りに直接SOG膜を用いて工程を簡略化することも行わ
れている。
〔発明が解決しようとする問題点〕
ところでコンタクトホール7、および〜の配線膜8を所
定のパターンにRIE法を用いて形成する際、レジスト
膜をマスクとして用いてエツチングする手法が採られて
おり、後の工程でマスクとして用いたレジスト膜を酸素
プラズマの雰囲気内で灰化する手法が採られており、こ
の酸素プラズマ雰囲気内に基板を曝すと、基板上のSO
G膜6が変質してクラック等を発生して剥離しやすくな
る不都合を生じる。
本発明は上記した問題点を解決し、マスクとして用いた
レジスト膜を酸素プラ′ズマ雰囲気内で灰化処理して除
去する際に、基板上の有機化合物膜が変質しないように
した半導体装置の製造方法の提供を目的とする。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、所定パターンに形成
された配線膜を有する基板上にシリコン原子を含む有機
化合物膜を塗布後、この有機化合物膜を熱処理し、次い
でこの有機化合物膜を窒素ガスプラズマの雰囲気で処理
する工程を含む。
〔作用〕
本発明の半導体装置の製造方法は、Si原子を含む有機
化合物膜を有する基板を窒素ガスプラズマの雰囲気内に
曝し、その膜の表面にSiの窒素化合物膜を形成するこ
とで、後の工程で酸素プラズマにこの有機化合物膜を曝
した時にも変質しないようにする。
〔実施例〕
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
第1図は本発明の方法に用いる装置の概略図である。
前記したように配線膜を形成した基板上に、SOG膜を
塗布後、このSOG膜を窒素ガス雰囲気内で450℃の
温度で0.5〜1.0時間熱処理する。
次いで第1図に示すように、反応容器ll内に熱処理し
た5OGBIAを有する基板12を基板設置台13に設
置し、反応容器11内を排気管14に連なる排気ポンプ
(図示せず)を用いて容器内が10−’ torrの真
空度に成る迄排気する。
次いでガス導入管15より窒素ガスを容器内が0.03
torrの真空度に成るまで導入し、基板設置台13と
電極16間に出力が400Wで発振周波数が13.56
MIIZの高周波電源17を用いて高周波電力を印加し
て、導入された窒素ガスを、前記電極16と基板設置台
13間に生じる電界を用いてプラズマ状となし、このプ
ラズマ状の窒素ガスを用いて前記したSOG膜を叩く。
するとSOG膜の表面に窒素原子が打ち込まれた状態に
なり、その5OGliの一部は窒素化合物となり、後の
工程で酸素プラズマの雰囲気内に曝した場合でも変質し
て剥離することが無くなる。
また本発明の方法によれば、このように処理した5OG
Ill上に常圧CVD法でPSG膜を形成する場合、こ
のPSGIIを大気圧の状態でCVD法で形成する際、
反応容器内に大気中の酸素ガスが混入した状態でも5O
GI!ffが変質しなくなる。
〔発明の効果〕
以上述べたように本発明の半導体装置の製造方法によれ
ば、SOG膜の表面が後の工程で酸素ガスプラズマに曝
した場合にも変質しなくなり、高信頼度の半導体装置が
得られる効果がある。
【図面の簡単な説明】
第1図は本発明の方法に用いる装置の概略図、第2図は
多層配線構造の半導体装置を示す断面図である。 図に於いて、 11は反応容器、12は基板、13は基板設置台、14
は排気管、15はガス導入管、16は電極、17は高周
波電源を示す。 本発明のか法1;用いろ装置の晟略同 第 1r1:J 多1断り噛U莢鷹光し計重する手禅イ本装置−のオm置
目2第 2図

Claims (1)

    【特許請求の範囲】
  1. 所定パターンに形成された配線膜を有する基板(12)
    上にシリコン原子を含む有機化合物膜を塗布後、該有機
    化合物膜を熱処理し、次いで該有機化合物膜を窒素ガス
    プラズマの雰囲気で処理する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP6645086A 1986-03-24 1986-03-24 半導体装置の製造方法 Pending JPS62221120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6645086A JPS62221120A (ja) 1986-03-24 1986-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6645086A JPS62221120A (ja) 1986-03-24 1986-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62221120A true JPS62221120A (ja) 1987-09-29

Family

ID=13316118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6645086A Pending JPS62221120A (ja) 1986-03-24 1986-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62221120A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106948A (ja) * 1988-10-17 1990-04-19 Fujitsu Ltd 半導体装置の製造方法
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106948A (ja) * 1988-10-17 1990-04-19 Fujitsu Ltd 半導体装置の製造方法
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses

Similar Documents

Publication Publication Date Title
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
JP3070450B2 (ja) 多層配線形成法
JPH06188229A (ja) エッチングの後処理方法
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JP3149739B2 (ja) 多層配線形成法
JP3123449B2 (ja) 多層配線形成法
JPS62221120A (ja) 半導体装置の製造方法
JP2000068261A (ja) 半導体装置の製造方法
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JPS5984553A (ja) 半導体装置の製造方法
JPH05291415A (ja) 半導体装置の製造方法
JPH01100946A (ja) 半導体装置の製造方法
JP3327994B2 (ja) 半導体装置の製造方法
JP2636715B2 (ja) 半導体装置の製造方法
JP3204041B2 (ja) 絶縁膜の形成方法
JPS6366237A (ja) シリコ−ン系被膜の表面処理方法
JPH09172081A (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPS5935451A (ja) 層間絶縁膜の形成方法
JP3473302B2 (ja) 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置
JPS6091632A (ja) 薄膜形成方法
JPH025551A (ja) 半導体装置