JPH02106948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02106948A JPH02106948A JP26096388A JP26096388A JPH02106948A JP H02106948 A JPH02106948 A JP H02106948A JP 26096388 A JP26096388 A JP 26096388A JP 26096388 A JP26096388 A JP 26096388A JP H02106948 A JPH02106948 A JP H02106948A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- plasma
- sog
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に平坦化された層間絶縁膜の
形成方法に関し、 ０、プラズマによる３００層のクランク発生を抑止して
エッチバックによる３００層の選択除去工程を省き、短
手香化及び絶縁耐力の均一化を図ることを目的とし、 凹凸を有する基板上に塗布絶縁膜を平坦に塗布する工程
と、該塗布絶縁膜をキュアーする工程と、該塗布絶縁膜
にレジストをマスクにしてコンタクト窓を形成する工程
と、該レジストを酸素プラズマによりアッシング除去す
る工程を含む半導体装置の製造方法において、該塗布絶
縁膜にメチル基と酸素を含んだ有機シリコン化合物より
なる塗布絶縁膜を用い、且つ該塗布絶縁膜のキュアーを
該塗布絶縁膜に活性窒素を導入することによって行う構
成を有する。
形成方法に関し、 ０、プラズマによる３００層のクランク発生を抑止して
エッチバックによる３００層の選択除去工程を省き、短
手香化及び絶縁耐力の均一化を図ることを目的とし、 凹凸を有する基板上に塗布絶縁膜を平坦に塗布する工程
と、該塗布絶縁膜をキュアーする工程と、該塗布絶縁膜
にレジストをマスクにしてコンタクト窓を形成する工程
と、該レジストを酸素プラズマによりアッシング除去す
る工程を含む半導体装置の製造方法において、該塗布絶
縁膜にメチル基と酸素を含んだ有機シリコン化合物より
なる塗布絶縁膜を用い、且つ該塗布絶縁膜のキュアーを
該塗布絶縁膜に活性窒素を導入することによって行う構
成を有する。
本発明は半導体装置の製造方法、特に平坦化された眉間
絶縁膜の形成方法に関する。
絶縁膜の形成方法に関する。
ＬＳＩ等において多層配線を形成する際に、層間絶縁膜
上面の平坦化を図ることが、配線の断線や配線間の短絡
等を防止して該ＬＳＩの歩留りや信顧度を向上する上に
重要である。
上面の平坦化を図ることが、配線の断線や配線間の短絡
等を防止して該ＬＳＩの歩留りや信顧度を向上する上に
重要である。
この層間絶縁膜の平坦化には、スピンオングラス（ＳＯ
Ｇ）或いはシリケートグラス等と称し、メチル基（Ｃ）
１．）と酸素（０，）を含んだ有機シリコン（Ｓｉ）化
合物よりなる塗布絶縁膜が多く用いられるが、ｇｌｓＯ
Ｇには、レジストのアッシング除去工程等において酸素
（０，）プラズマに曝されると、クランクが発生すると
いう問題があり、該ＬＳＩ等の信鎖性向上のために改善
が望まれている。
Ｇ）或いはシリケートグラス等と称し、メチル基（Ｃ）
１．）と酸素（０，）を含んだ有機シリコン（Ｓｉ）化
合物よりなる塗布絶縁膜が多く用いられるが、ｇｌｓＯ
Ｇには、レジストのアッシング除去工程等において酸素
（０，）プラズマに曝されると、クランクが発生すると
いう問題があり、該ＬＳＩ等の信鎖性向上のために改善
が望まれている。
ＳａＣを用いて層間絶縁膜の平坦化を図る多層配線の形
成工程は、通常、第３図（ａｌ〜（ｅ）に示す如くであ
った。
成工程は、通常、第３図（ａｌ〜（ｅ）に示す如くであ
った。
第３図（８１参照
即ち、先ず素子形成の終わった半導体基板５１上に形成
されている下層絶縁膜５２上に通常の方法により１層の
アルミニウム（Ａ１）配線５３を形成する。
されている下層絶縁膜５２上に通常の方法により１層の
アルミニウム（Ａ１）配線５３を形成する。
第３図（ｂ）参照
次いで、該下層Ａｔ配線５３が形成さている面上に、眉
間絶縁膜として、先ず気相成長（ＣＶＤ）法により第１
の燐珪酸ガラス（ＰＳＧ）膜５４を形成し、次いで該第
１のＰＳＧ膜５膜上４上００層５５を、該ＰＳＧ膜５膜
上４上記Ａｔ配線５３の高さに相当する段差を充分に埋
め、且つＡｔ配線５３の上部領域が５０００人程度０厚
さになるようにスピンコード法によって塗布形成する。
間絶縁膜として、先ず気相成長（ＣＶＤ）法により第１
の燐珪酸ガラス（ＰＳＧ）膜５４を形成し、次いで該第
１のＰＳＧ膜５膜上４上００層５５を、該ＰＳＧ膜５膜
上４上記Ａｔ配線５３の高さに相当する段差を充分に埋
め、且つＡｔ配線５３の上部領域が５０００人程度０厚
さになるようにスピンコード法によって塗布形成する。
そして酸素（０□）中において４００℃近傍の温度の熱
処理を行い該ＳＯＧ層５５をキュアーする。
処理を行い該ＳＯＧ層５５をキュアーする。
第３図（Ｃ１参照
次いで該ＳＯＧ層５層上５上ＶＤ法により第２のＰＳＧ
膜５６を形成し、次いで通常のフォトプロセスにより該
第２のＰＳＧ膜５膜上６上ンタクト窓に対応する開孔５
７を有するレジスト膜５８を形成し、該レジスト膜５８
をマスクにし、３弗化メタン（ＣＨＰ：ｌ）等による通
常のりアクティブイオンエツチング（ＲＩＥ ）処理に
より第２のＰＳＧ膜５６．３００層５５、第１のＰＳＧ
１１１５４を順次エツチングして、下層のＡｔ配線５３
を表出するコンタクト窓５９を形成する。
膜５６を形成し、次いで通常のフォトプロセスにより該
第２のＰＳＧ膜５膜上６上ンタクト窓に対応する開孔５
７を有するレジスト膜５８を形成し、該レジスト膜５８
をマスクにし、３弗化メタン（ＣＨＰ：ｌ）等による通
常のりアクティブイオンエツチング（ＲＩＥ ）処理に
より第２のＰＳＧ膜５６．３００層５５、第１のＰＳＧ
１１１５４を順次エツチングして、下層のＡｔ配線５３
を表出するコンタクト窓５９を形成する。
第３図（ｄ）参照
次いでバレル型のプラズマ処理装置内において酸素（０
□）プラズマによりレジスト膜５８をアッシング除去す
る。条件は例えば、ガス圧１ 、５Ｔｏｒｒ、出力ＩＫ
Ｗ程度である。この際コンタクト窓５９内に表出してい
る３００層５５の端部にはクランクＣが発生する。
□）プラズマによりレジスト膜５８をアッシング除去す
る。条件は例えば、ガス圧１ 、５Ｔｏｒｒ、出力ＩＫ
Ｗ程度である。この際コンタクト窓５９内に表出してい
る３００層５５の端部にはクランクＣが発生する。
第３図（６１参照
次いで通常の配線形成方法により第２のｐｓｃ膜５膜上
６上記コンタクト窓５９において下層＾１配線５３に接
続する上層Ａｔ配線６０を形成する。
６上記コンタクト窓５９において下層＾１配線５３に接
続する上層Ａｔ配線６０を形成する。
以上の通常工程により多層配線配線構造を形成した際に
は１、前述のように０２プラズマによるレジスト膜５８
のアッシングに際して、コンタクト窓５９内に表出する
３００層５５の端面にクラックＣが入る。
は１、前述のように０２プラズマによるレジスト膜５８
のアッシングに際して、コンタクト窓５９内に表出する
３００層５５の端面にクラックＣが入る。
これはＳＯＧに含まれるメチル（Ｃ１ｈ）基が酸素（０
）と置換し、該Ｏを介して重合が進んで分子が大型化し
て大きなストレスを生ずるためと考えられる。
）と置換し、該Ｏを介して重合が進んで分子が大型化し
て大きなストレスを生ずるためと考えられる。
そして、このクランクＣは上層Ａｌ［！に！線６０のス
トレスマイグレーションによる断線、眉間絶縁耐力の低
下等を誘起する原因になり好ましくない。
トレスマイグレーションによる断線、眉間絶縁耐力の低
下等を誘起する原因になり好ましくない。
そこで従来は第３図（ｂ）に示すように３００層５５の
キュアーを終わった後、第４図（ａ）に示すように、Ｃ
ＨＦ３ガス等によるＲＩＥ処理により、第１のＡｌ６１
！線５３の上部にあたる第１のＰＳＧ膜５４の突出部の
上面が平坦に表出するまでエッチバックを行う。
キュアーを終わった後、第４図（ａ）に示すように、Ｃ
ＨＦ３ガス等によるＲＩＥ処理により、第１のＡｌ６１
！線５３の上部にあたる第１のＰＳＧ膜５４の突出部の
上面が平坦に表出するまでエッチバックを行う。
そして、以後前記通常例と同様、第４図（ｂ）に示すよ
うに、エツチングバックの終わった面に第２のＰＳＧ膜
５６を形成し、次いで該第２のＰＳＧ膜５膜上６上ンタ
クト窓に対応する開孔５７を有するレジスト膜５日を形
成し、該レジスト膜５８をマスクにしてＲＩＢ処理を行
いコンタクト窓５９を形成することによって、コンタク
ト窓５９内へ３００層５５が表出しないようにし、これ
によってＯ！プラズマによって第４図（Ｃ１に示すよう
にレジスト膜５８をアッシング除去した際に３００層５
５にクラックが入るのが防止されていた。
うに、エツチングバックの終わった面に第２のＰＳＧ膜
５６を形成し、次いで該第２のＰＳＧ膜５膜上６上ンタ
クト窓に対応する開孔５７を有するレジスト膜５日を形
成し、該レジスト膜５８をマスクにしてＲＩＢ処理を行
いコンタクト窓５９を形成することによって、コンタク
ト窓５９内へ３００層５５が表出しないようにし、これ
によってＯ！プラズマによって第４図（Ｃ１に示すよう
にレジスト膜５８をアッシング除去した際に３００層５
５にクラックが入るのが防止されていた。
しかしながら上記従来方法においてはエッチバックに長
時間を要するので工程手番が長引くという問題があり、
更にはエッチバックに分布を生ずるために層間の絶縁耐
力がバラツクという問題も生じていた。
時間を要するので工程手番が長引くという問題があり、
更にはエッチバックに分布を生ずるために層間の絶縁耐
力がバラツクという問題も生じていた。
そこで本発明は、０□プラズマによる５０６層のクラン
ク発生を抑止して、エッチバンクによる５０６層の選択
除去工程を省き、これによって製造工程の短手香化及び
層間絶縁耐力の均一化を図ることを目的とする。
ク発生を抑止して、エッチバンクによる５０６層の選択
除去工程を省き、これによって製造工程の短手香化及び
層間絶縁耐力の均一化を図ることを目的とする。
ることによって行う本発明による半導体装置の製造方法
によって解決される。
によって解決される。
ＣＨ３基を含んだＳＯＧは下記（１１式に示す分子構造
を有しており、酸素（０りプラズマに曝されることによ
って、ＣＩ＋３基が０と置換しく２）式に示すような構
造になり、０を介して分子の重合が進んで高分子化する
。
を有しており、酸素（０りプラズマに曝されることによ
って、ＣＩ＋３基が０と置換しく２）式に示すような構
造になり、０を介して分子の重合が進んで高分子化する
。
上記課題は、凹凸を有する基板上に塗布絶縁膜を平坦に
塗布する工程と、該塗布絶縁膜をキュアーする工程と、
該塗布絶縁膜にレジストをマスクにしてコンタクト窓を
形成する工程と、該レジストを酸素プラズマによりアッ
シング除去する工程を含む半導体装置の製造方法におい
て、該塗布絶縁膜にメチル基と酸素を含んだ有機シリコ
ン化合物よりなる塗布絶縁膜を用い、且つ該塗布絶縁膜
のキュアーを該塗布絶縁膜に活性窒素を導入す一５ｔ−
０−５ｔ −−５ｔ−０−Ｓｉ −−５ｔ （１１式 （２）式 そして体積収縮を生じてクランクが発生する。
塗布する工程と、該塗布絶縁膜をキュアーする工程と、
該塗布絶縁膜にレジストをマスクにしてコンタクト窓を
形成する工程と、該レジストを酸素プラズマによりアッ
シング除去する工程を含む半導体装置の製造方法におい
て、該塗布絶縁膜にメチル基と酸素を含んだ有機シリコ
ン化合物よりなる塗布絶縁膜を用い、且つ該塗布絶縁膜
のキュアーを該塗布絶縁膜に活性窒素を導入す一５ｔ−
０−５ｔ −−５ｔ−０−Ｓｉ −−５ｔ （１１式 （２）式 そして体積収縮を生じてクランクが発生する。
そこで本発明においては、上記Ｏによる置換重合反応を
起こさせないために、上記ＳＯＧのキュアーを活性窒素
（Ｎ２）の導入によって行い、これによって０１１．を
Ｎで置換しておく。即ち窒化しておく。これによって該
ＳＯＧが０．プラズマに接しても、酸化重合反応が起こ
らず高分子化されないので、クランクの発生は防止され
る。なお活性Ｎ２の導入は５０６層を深部まで完全に窒
化させるために、等方性を有するバレル型プラズマ装置
によって行うのが望ましいが、この方法に限られるもの
ではない。
起こさせないために、上記ＳＯＧのキュアーを活性窒素
（Ｎ２）の導入によって行い、これによって０１１．を
Ｎで置換しておく。即ち窒化しておく。これによって該
ＳＯＧが０．プラズマに接しても、酸化重合反応が起こ
らず高分子化されないので、クランクの発生は防止され
る。なお活性Ｎ２の導入は５０６層を深部まで完全に窒
化させるために、等方性を有するバレル型プラズマ装置
によって行うのが望ましいが、この方法に限られるもの
ではない。
上記のように本発明によれば、５０６層が０□プラズマ
に接してクランクを生ずることがなくなるので、５０６
層が０□プラズマに接しないようにするために従来行っ
ていた該５０６層のエッチバック工程が省ける。従って
、５０６層の品質を落とさずに工程の簡略化が図れる。
に接してクランクを生ずることがなくなるので、５０６
層が０□プラズマに接しないようにするために従来行っ
ていた該５０６層のエッチバック工程が省ける。従って
、５０６層の品質を落とさずに工程の簡略化が図れる。
〔実施例〕
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜（Ｋｌは本発明の一実施例の工程断面図
す。
す。
第１図（ａ）参照
本発明の方法により眉間絶縁膜が平坦化される多層配線
構造を形成するに際しては、例えば、素子（図示せず）
の形成が終わった半導体基板１上に形成された下層絶縁
膜２上に、図示しない領域において、コンタクト窓を介
して素子を構成する能動領域に接続する厚さ１μｍ程度
の下層ＡＩ（Ａ１合金を含む）配線３を、通常の方法に
よって形成する。
構造を形成するに際しては、例えば、素子（図示せず）
の形成が終わった半導体基板１上に形成された下層絶縁
膜２上に、図示しない領域において、コンタクト窓を介
して素子を構成する能動領域に接続する厚さ１μｍ程度
の下層ＡＩ（Ａ１合金を含む）配線３を、通常の方法に
よって形成する。
第１図（ｂｌ参照
次いで該基板上にＣＶＯ法により眉間絶縁膜の一部であ
る厚さ１μｍ程度の第１のＰＳＧ膜４を形成する。
る厚さ１μｍ程度の第１のＰＳＧ膜４を形成する。
第１図（ｅ）参照
次いで上記第１のＰＳＧＳ複膜に、Ｃ１，基と０を含ん
だＳｉの有機化合物よりなるＳＯＧ層５を、スピンコー
ド法により、前記下層Ａ１配線３の厚さに相当する段差
を埋め且つ下層ＡＩ配線３の上部領域で０．５μｍ程度
の厚さ（１）を確保できる程度の厚さに形成し、次いで
この基板をバレル型のプラズマ処理装置内に挿入し、窒
素（Ｎ２）プラズマによって３００層５の活性Ｎ２尋人
によるキュアーを行う。
だＳｉの有機化合物よりなるＳＯＧ層５を、スピンコー
ド法により、前記下層Ａ１配線３の厚さに相当する段差
を埋め且つ下層ＡＩ配線３の上部領域で０．５μｍ程度
の厚さ（１）を確保できる程度の厚さに形成し、次いで
この基板をバレル型のプラズマ処理装置内に挿入し、窒
素（Ｎ２）プラズマによって３００層５の活性Ｎ２尋人
によるキュアーを行う。
実施例に用いた装置におけるプラズマ窒化の条件は、周
波数１３．５６ Ｍｌｌｚ 、 Ｎ２流量１００ ｓｃ
ｃｍ、ガス圧１、Ｑ Ｔｏｒｒ 、高周波出力１．０
ＫＷ 、処理時間５分で、温度上昇は１００℃以下に抑
えられる。
波数１３．５６ Ｍｌｌｚ 、 Ｎ２流量１００ ｓｃ
ｃｍ、ガス圧１、Ｑ Ｔｏｒｒ 、高周波出力１．０
ＫＷ 、処理時間５分で、温度上昇は１００℃以下に抑
えられる。
このプラズマ窒化処理によりＳＯＧ中に含まれているＣ
Ｉｌ：＋ ７１がＮに置換されていることは、第２図（
ａｌ及び（ｂｌに示す赤外線透過スペクトル図によって
確認される。
Ｉｌ：＋ ７１がＮに置換されていることは、第２図（
ａｌ及び（ｂｌに示す赤外線透過スペクトル図によって
確認される。
即ちＳＯＧ層５塗布直後ρスペクトル図（ａｌにおいて
は、３ｇ５ｏｃの主体成分である（−５ｉ−０）の吸収
波長に対応する大きなピークの他に、やや大きなＣ１ｈ
基（−Ｃ１１□）の吸収波長に対応するピークが存在し
、且つ水分を含んでいるために（−ＯＢ）に対応するピ
ークが存在するが、前記プラズマ窒化を終わった時点に
おけるスペクトル図（ｂｌにおいては、（−ＣＴｏ）に
対応するピークが著しく小さくなり、これに代わって（
ＳｉＮ）に対応するピークがあられれ、且つ（−Ｏ１＋
）に対応するピークは消滅している。
は、３ｇ５ｏｃの主体成分である（−５ｉ−０）の吸収
波長に対応する大きなピークの他に、やや大きなＣ１ｈ
基（−Ｃ１１□）の吸収波長に対応するピークが存在し
、且つ水分を含んでいるために（−ＯＢ）に対応するピ
ークが存在するが、前記プラズマ窒化を終わった時点に
おけるスペクトル図（ｂｌにおいては、（−ＣＴｏ）に
対応するピークが著しく小さくなり、これに代わって（
ＳｉＮ）に対応するピークがあられれ、且つ（−Ｏ１＋
）に対応するピークは消滅している。
これによってプラズマ窒化によるキュアーが進行したこ
とが確認できる。
とが確認できる。
なお窒化によるキュアーは、窒素のイオン注入によって
も行うことができる。
も行うことができる。
第１図（ＣＩ参照
次いで上記プラズマ窒化によるキュアーの終わったＳＯ
Ｇ層５上に、絶縁耐力保持のために、ＣＶＤ法により厚
さ０．５μｍ程度の第２のＰＳＧ膜６を形成する。
Ｇ層５上に、絶縁耐力保持のために、ＣＶＤ法により厚
さ０．５μｍ程度の第２のＰＳＧ膜６を形成する。
第１図（ｅ）参照
次いで通常のフォトプロセスにより上記第２のＰＳＧ膜
６上に前記下層へ１配線３に対するコンタクト窓に対応
する開孔７を有するレジスト膜８を形成し、次いで該レ
ジスト膜８をマスクにしてＣＩＩＦ＋１等の弗素系のガ
スによりＲＩＥ処理を行い、第２のＰＳＧ膜６．３００
層５及び第１のｐｓｃ膜４を貫通して下層ＡＩ配線３面
を表出するコンタクト窓９を形成する。
６上に前記下層へ１配線３に対するコンタクト窓に対応
する開孔７を有するレジスト膜８を形成し、次いで該レ
ジスト膜８をマスクにしてＣＩＩＦ＋１等の弗素系のガ
スによりＲＩＥ処理を行い、第２のＰＳＧ膜６．３００
層５及び第１のｐｓｃ膜４を貫通して下層ＡＩ配線３面
を表出するコンタクト窓９を形成する。
第１図（ｆｌ参照
次いでバレル型プラズマ処理装置内でＩＫＷ程度の高周
波パワーを与えて行われる通常の０２プラズマによるア
ッシング処理により前記レジスト膜８を除去する。
波パワーを与えて行われる通常の０２プラズマによるア
ッシング処理により前記レジスト膜８を除去する。
なお、前述したプラズマ窒化によるキュアーによって３
００層５のＣＩＩ＋７ＪはＮと置換されているので、上
記Ｏｔプラズマによって酸化重合されて高分子化される
ことはなく、体積収縮を生じない。
００層５のＣＩＩ＋７ＪはＮと置換されているので、上
記Ｏｔプラズマによって酸化重合されて高分子化される
ことはなく、体積収縮を生じない。
従ってコンタクト窓９内に表出する３００層５の端面に
クランクが入ることがない。
クランクが入ることがない。
第１図（ｇｌ
次いで通常の配線形成方法に従って、前記第２のＰＳＧ
膜６上に、前記コンタクト窓９において下層へ１配線３
に接続する上層へ１（Ａ１合金を含む）配線１０を形成
し、本発明による層間絶縁膜が平坦化された多層配線が
完成する。
膜６上に、前記コンタクト窓９において下層へ１配線３
に接続する上層へ１（Ａ１合金を含む）配線１０を形成
し、本発明による層間絶縁膜が平坦化された多層配線が
完成する。
以上説明のように本発明によれば、３００層がレジスト
除去に際しての０□プラズマに接してクランクを生ずる
ことがなくなる。そこで３００層が０２プラズマに接し
ないようにするために従来行っていた３００層のエッチ
バック工程を省略しても、３００層の高品質は保たれる
。
除去に際しての０□プラズマに接してクランクを生ずる
ことがなくなる。そこで３００層が０２プラズマに接し
ないようにするために従来行っていた３００層のエッチ
バック工程を省略しても、３００層の高品質は保たれる
。
従って本発明によれば３００層によって眉間絶縁膜の平
坦化が図られる多層配線構造の半導体装置を製造する際
に、上層配線の断線や配線層間の絶縁耐力の低下を伴わ
ずに工程を筒略化することが可能になり、製造手番の短
縮が図れる。
坦化が図られる多層配線構造の半導体装置を製造する際
に、上層配線の断線や配線層間の絶縁耐力の低下を伴わ
ずに工程を筒略化することが可能になり、製造手番の短
縮が図れる。
第１図（ａ）〜（ｇｌは本発明の一実施例の工程断面図
、第３図（ａｌ 〜（ｅ）及び第４図（ａｌ 〜（Ｃ）
は第１１第２の従来方法の工程断面図である。 図において、 】は半導体基板、 ２は下層絶縁膜、 ３は下ＪｉＡｌ配線、 ４は第１のｐｓｃ膜、 ５はＳＯＧ層、 ６は第２のＰＳＧ膜、 ７は開孔、 ８はレジスト膜、 ９はコンタクト窓、 １０は上層＾ｌ配綿 を示す。 ホ発日月とり一発オギ七ｇす６）工孝呈ｒ甘酒）ＣＤ系
１ の ｃ子の２ジ ・ １．！ ”（”’バゼ ーご＝−一パ ブ耳じ一５日月Ｃリー→１づＩ王１イダＵのニオ１Ｅヒ
ｌコ０雰 １ 口 （イＬ７）１２ 戒 長 （。、−＋） （ｂ） プラス′マ緊イ乙珈 ＳＯＧ眉勿干９を甥ｎｉｌスイ７トル０石 ２ 日 第１の従氷例ρＤ壬喧の■ 灰 ３ Ｆ 秦２のに粂例の工堤狩め口
、第３図（ａｌ 〜（ｅ）及び第４図（ａｌ 〜（Ｃ）
は第１１第２の従来方法の工程断面図である。 図において、 】は半導体基板、 ２は下層絶縁膜、 ３は下ＪｉＡｌ配線、 ４は第１のｐｓｃ膜、 ５はＳＯＧ層、 ６は第２のＰＳＧ膜、 ７は開孔、 ８はレジスト膜、 ９はコンタクト窓、 １０は上層＾ｌ配綿 を示す。 ホ発日月とり一発オギ七ｇす６）工孝呈ｒ甘酒）ＣＤ系
１ の ｃ子の２ジ ・ １．！ ”（”’バゼ ーご＝−一パ ブ耳じ一５日月Ｃリー→１づＩ王１イダＵのニオ１Ｅヒ
ｌコ０雰 １ 口 （イＬ７）１２ 戒 長 （。、−＋） （ｂ） プラス′マ緊イ乙珈 ＳＯＧ眉勿干９を甥ｎｉｌスイ７トル０石 ２ 日 第１の従氷例ρＤ壬喧の■ 灰 ３ Ｆ 秦２のに粂例の工堤狩め口
Claims (1)
- 【特許請求の範囲】 凹凸を有する基板上に塗布絶縁膜を平坦に塗布する工程
と、該塗布絶縁膜をキュアーする工程と、該塗布絶縁膜
にレジストをマスクにしてコンタクト窓を形成する工程
と、該レジストを酸素プラズマによりアッシング除去す
る工程を含む半導体装置の製造方法において、 該塗布絶縁膜にメチル基と酸素を含んだ有機シリコン化
合物よりなる塗布絶縁膜を用い、且つ該塗布絶縁膜のキ
ュアーを該塗布絶縁膜に活性窒素を導入することによっ
て行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26096388A JPH02106948A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26096388A JPH02106948A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106948A true JPH02106948A (ja) | 1990-04-19 |
Family
ID=17355193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26096388A Pending JPH02106948A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106948A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555387A (ja) * | 1991-06-14 | 1993-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| US5567658A (en) * | 1994-09-01 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for minimizing peeling at the surface of spin-on glasses |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129153A (ja) * | 1984-07-20 | 1986-02-10 | Fujitsu Ltd | 凹凸基板の平坦化方法 |
| JPS62221120A (ja) * | 1986-03-24 | 1987-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62235737A (ja) * | 1986-04-07 | 1987-10-15 | Matsushita Electric Ind Co Ltd | 半導体基板上への絶縁性膜の形成方法 |
-
1988
- 1988-10-17 JP JP26096388A patent/JPH02106948A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129153A (ja) * | 1984-07-20 | 1986-02-10 | Fujitsu Ltd | 凹凸基板の平坦化方法 |
| JPS62221120A (ja) * | 1986-03-24 | 1987-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62235737A (ja) * | 1986-04-07 | 1987-10-15 | Matsushita Electric Ind Co Ltd | 半導体基板上への絶縁性膜の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555387A (ja) * | 1991-06-14 | 1993-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| US5567658A (en) * | 1994-09-01 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for minimizing peeling at the surface of spin-on glasses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1149642C (zh) | 在半导体基片上形成带图案导电层的方法和半导体器件 | |
| US6812043B2 (en) | Method for forming a carbon doped oxide low-k insulating layer | |
| KR100790779B1 (ko) | 갭 필 능력을 향상시킨 절연막 증착 방법 | |
| EP0023146B1 (en) | Method of manufacturing a semiconductor device wherein first and second layers are formed | |
| US6265321B1 (en) | Air bridge process for forming air gaps | |
| US6680541B2 (en) | Semiconductor device and process for producing the same | |
| US6465352B1 (en) | Method for removing dry-etching residue in a semiconductor device fabricating process | |
| US20080122121A1 (en) | Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength | |
| CN101501824A (zh) | 用于形成高纵横比特征和相关联结构的选择性蚀刻化学 | |
| US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
| US6350670B1 (en) | Method for making a semiconductor device having a carbon doped oxide insulating layer | |
| KR20070021191A (ko) | 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물 | |
| US7022582B2 (en) | Microelectronic process and structure | |
| US11488825B2 (en) | Multi-layer mask and method of forming same | |
| JPH02106948A (ja) | 半導体装置の製造方法 | |
| TW200414425A (en) | Manufacturing method of semiconductor device | |
| US6559048B1 (en) | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning | |
| US6579791B1 (en) | Method to form dual damascene structure | |
| CN100590840C (zh) | 无缝浅沟隔离的制作方法 | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| CN1503319A (zh) | 填隙工艺 | |
| CN1249785C (zh) | 阶梯式开口的制造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR100322890B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 |