KR100199347B1 - 반도체 소자의 실리콘나이트라이드막 제조방법 - Google Patents

반도체 소자의 실리콘나이트라이드막 제조방법 Download PDF

Info

Publication number
KR100199347B1
KR100199347B1 KR1019950055138A KR19950055138A KR100199347B1 KR 100199347 B1 KR100199347 B1 KR 100199347B1 KR 1019950055138 A KR1019950055138 A KR 1019950055138A KR 19950055138 A KR19950055138 A KR 19950055138A KR 100199347 B1 KR100199347 B1 KR 100199347B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
deposition
semiconductor device
thickness
Prior art date
Application number
KR1019950055138A
Other languages
English (en)
Other versions
KR970052831A (ko
Inventor
허상범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950055138A priority Critical patent/KR100199347B1/ko
Publication of KR970052831A publication Critical patent/KR970052831A/ko
Application granted granted Critical
Publication of KR100199347B1 publication Critical patent/KR100199347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 실리콘나이트라이드막 제조방법에 관한 것이다.
본 발명은 두꺼운 실리콘나이트라이드막을 2번 이상의 증착 공정을 통하여 형성하되, 각각의 증착 공정 사이마다 퍼지 및 펌핑 공정을 실시하여 항상 새로운 분위기에서 새로운 실리콘나이트라이드가 증착되도록 하고, 한번의 증착 공정으로 증착되는 실리콘나이트라이드의 두께는 파티클 발생 비도가 낮은 75 내지 1000Å의 두께로 증착되게 한다.
따라서, 본 발명은 막질이 우수한 두꺼운 실리콘나이트라이드막을 형성할 수 있다.

Description

반도체 소자의 실리콘나이트라이드막 제조방법
제1도는 본 발명에 따른 반도체 소자의 실리콘나이트라이드막 제조방법의 실시 예를 설명하기 위한 플로우 챠트.
본 발명은 반도체 소자의 실리콘나이트라이드(Si3N4)막 제조방법에 관한 것으로, 특히 실리콘나이트라이드막을 형성할 때 발생되는 파티클을 최대한 억제하여 양질의 실리콘나이트라이드막을 제조하는 방법에 관한 것이다.
실리콘나이트라이드막은 일반적으로 반도체 소자의 제조 공정에서 산화막(Si02)와 함께 절연막으로 널리 사용되는 것으로서, ONO 구조의 유전체막, 스페이서등과 같은 많은 분야에서 사용된다.
만도체 소자의 제조 공정중 실리콘나이트라이드막을 형성하기 위한 공정이 여러번 실시된다. 실리콘나이트라이드막은 경우에 따라 그 형성 두께를 달리하여 반도체 소자의 제조에 사용된다. 실리콘나이트라이드막은 저압화학기상증착(LPCVD) 방식에 의해 형성되는데, 이때의 튜브 분위기는 300 내지 500mTorr의 증착 압력과, 750 내지 850℃의 온도와, NH3가스와SiH2Cl2가스를 반응 가스로 한다.
실리콘나이트라이드막은 두껍게 증착할수록 파티클의 발생 비도는 현격하게 증대되는데, 예를들어 SURFSCAN 5500에서 0.2㎛2면적을 기준으로 실리콘나이트라이드막의 증착 두께별 파티클 발생 빈도수를 측정한 결과는 하기의 표와 같다(단, 동일한 증착 튜브에서 연속 성장한 경우임).
상기의 표에서 알수 있듯이 실리콘나이트라이드막이 1000Å 두께보다 얇을 경우에는 파티클 발생 빈도가 낮고, 두꺼울 경우 파티클 발생 빈도가 현격하게 증대된다. 이는 실리콘나이트라이드막이 두꺼워지면서 유발되는 크랙등으로 인하여 파티클 발생 빈도를 높이며, 또한 반응 가스인 NH/SiHCl가스가 튜브내에 장시간 지체되면 부생성물과 이상 반응 촉징으로 파티클 발생빈도를 높이기 때문이다. 이로 인해 막질을 저하시키며 결국 소자의 신뢰성을 저하시키게 된다.
따라서, 본 발명은 실리콘나이트라이드막을 1000Å 이상의 두께로 두껍게 형성하더라도 파티클의 발생을 최대한 억제할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 실리콘나이트라이드막 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 증착 튜브내에 웨이퍼를 로딩한 후,적어도 2번의 증착 공정을 실시하되, 각각의 증착 공정 사이마다 퍼지 및 펌핑 공정을 실시하여 실리콘나이트라이드막을 형성하는 것을 특징으로 한다.
이하, 첨부된 플로우 챠트(flow chart)를 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명의 실시예는 실리콘나이트라이드막이 1000Å 이상의 두께로 형성될 경우 파티클의 발생 빈도를 감소시켜 양질의 실리콘나이트라이드막을 제조하는데 있다.
실리콘나이트라이드막이 형성될 웨이퍼를 증착 튜브내에 로딩한다(10). 웨이퍼가 로딩된 증착 튜브내를 300 내지 500mTorr의 저압 상태가 되도록 한다(20). 750 내지 850℃의 온도 상태에서 반응 가스로 NH가스와 SiHCl가스를 튜브내로 주입하여 실리콘나이트라이드를 일정 두께 예를들어, 형성하고자 하는 실리콘나이트라이드막의 전체 두께가 2000Å일 경우 파티클 발생 빈도가 낮은 두께인 75 내지 1000Å의 두께로 1차 증착한다(30). 퍼지(purge) 공정으로 반응 가스를 제거하고, 펌핑(pumping) 공정으로 튜브내를 300 내지 500mTorr의 저압상태가 되도록 한다(40). 750 내지 850℃의 온도 상태와 NH가스 및 SiHCl가스 분위기에서 1차 증착된 실리콘나이트라이드상에 75 내지 1000Å의 두께로 2차 증착한다(50). 형성하고자 하는 실리콘나이트라이드막이 2000Å의 두께로 증착완료되었는지 판단하여(60), 증착 완료되지 않았으면 다시 펌핑(pumping) 공정으로 튜브내를 300 내지 500mTorr의 저압상태가 되도록 하고(40), 750 내지 850℃의 온도 상태와 NH가스 및 SiHCl가스 분위기에서 실리콘나이트라이드막을 2차 증착하는 공정(50)을 실리콘나이트라이드막의 최종 두께가 2000Å이 될 때까지 계속 진행하고, 증착 완료되었으면 백필(back-fill) 공정을 실시한다(70). 실리콘나이트라이드막의 형성이 완료된 웨이퍼를 언로딩하고(80), 모든 공정이 완료된다.
상술한 바와 같이 본 발명에 의하면, 실리콘나이트라이드를 파티클 발생 빈도가 낮은 75 내지 1000Å의 얇은 두께로 반복적으로 증착하여 소자에서 원하는 두께의 실리콘나이트라이드막을 형성하되, 반응 가스인 NH/SiHCl가스가 튜브내에 장시간 지체되는 것을 방지하기 위해 각각의 증착공정 사이마다 퍼지 및 펌펑 공정을 실시하므로, 최종 형성된 실리콘나이트라이드막의 막질을 향상시킬 수 있어 소자의 신뢰성을 증대시킬 수 있다.

Claims (3)

  1. 반도체 소자의 실리콘나이트라이드막 제조방법에 있어서, 증착 튜브내에 웨이퍼를 로딩한 후, 적어도 2번의 증착 공정을 실시하되, 각각의 증착 공정 사이마다 퍼지 및 펌핑 공정을 실시하여 실리콘나이트라이드막을 형성하는 것을 특징으로 하는 반도체 소자의 실리콘나이트라이드막 제조방법.
  2. 제1항에 있어서, 상기 각각의 증착 공정은 튜브내를 300 내지 500mTorr의 저압 상태가 되도록 하고, 750 내지 850℃의 온도 상태에서 반응 가스로 NH3가스와 SiH2Cl2가스를 튜브내로 주입하는 저압화학기상증착방식으로 진행되는 것을 특징으로 하는 반도체 소자의 실리콘나이트라이드막 제조방법.
  3. 제1항에 있어서, 상기 각각의 증착 공정마다 증착되는 실리콘나이트라이드 각각의 두께는 파티클 발생 빈도가 낮은 두께인 75 내지 1000Å의 두께인 것을 특징으로 하는 반도체 소자의 실리콘나이트라이드막 제조방법.
KR1019950055138A 1995-12-23 1995-12-23 반도체 소자의 실리콘나이트라이드막 제조방법 KR100199347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055138A KR100199347B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 실리콘나이트라이드막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055138A KR100199347B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 실리콘나이트라이드막 제조방법

Publications (2)

Publication Number Publication Date
KR970052831A KR970052831A (ko) 1997-07-29
KR100199347B1 true KR100199347B1 (ko) 1999-06-15

Family

ID=19443605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055138A KR100199347B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 실리콘나이트라이드막 제조방법

Country Status (1)

Country Link
KR (1) KR100199347B1 (ko)

Also Published As

Publication number Publication date
KR970052831A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6258690B1 (en) Method of manufacturing semiconductor device
US20130115783A1 (en) Method for depositing cyclic thin film
US5976900A (en) Method of reducing impurity contamination in semiconductor process chambers
JPH08167605A (ja) シリコン窒化膜の製造方法
US20130101752A1 (en) Method for depositing cyclic thin film
JPH0794506A (ja) 半導体装置の製造方法
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
KR100676521B1 (ko) 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼
US20010012701A1 (en) Method of forming a silicon nitride thin film
KR100199347B1 (ko) 반도체 소자의 실리콘나이트라이드막 제조방법
JPH0629222A (ja) 半導体装置の製造方法
JP2581281B2 (ja) 化合物半導体装置の製造方法
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
JP3332063B2 (ja) ＳｉＮｘ／ＰＳＧ積層構造の形成方法
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
JP2000332012A (ja) シリコン窒化膜の成膜方法
US20240063014A1 (en) Substrate processing method
JPH07161709A (ja) 半導体装置およびその製造方法
Fountain et al. 300 C processing of Si using remote plasma techniques for in situ cleaning, epitaxy, and oxide/nitride/oxide depositions
JPH09298193A (ja) パッシベーション膜の製造方法
JPH0653209A (ja) 半導体装置の製造方法
KR20230004189A (ko) 산질화실리콘 박막 형성 방법
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR970006217B1 (ko) 반도체 소자의 질화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee