KR970006217B1 - 반도체 소자의 질화막 형성방법 - Google Patents

반도체 소자의 질화막 형성방법 Download PDF

Info

Publication number
KR970006217B1
KR970006217B1 KR1019940004787A KR19940004787A KR970006217B1 KR 970006217 B1 KR970006217 B1 KR 970006217B1 KR 1019940004787 A KR1019940004787 A KR 1019940004787A KR 19940004787 A KR19940004787 A KR 19940004787A KR 970006217 B1 KR970006217 B1 KR 970006217B1
Authority
KR
South Korea
Prior art keywords
nitride film
gas
semiconductor device
dcs
deposition process
Prior art date
Application number
KR1019940004787A
Other languages
English (en)
Other versions
KR950028000A (ko
Inventor
최근민
송태식
은용석
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940004787A priority Critical patent/KR970006217B1/ko
Publication of KR950028000A publication Critical patent/KR950028000A/ko
Application granted granted Critical
Publication of KR970006217B1 publication Critical patent/KR970006217B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

반도체 소자의 질화막 형성방법
본 발명은 반도체 소자의 질화막 형성방법에 관한 것으로, 특히 LOCOS(Local Oxidation of Silicon)구조에서 패드 산화막(Pad Oxidation)형성 후 NH3및 DCS(SiH2Cl2)의 혼합비를 크게하고 전체가스 흐름비(Total Gas Flow Rate) 및 압력을 낮게하여 소정두께의 질화막(Nitride Film)을 증착시키고 온도 상승시 및 상승된 온도 상태에서 각각 NH3인-시투 열처리(In-Situ Anneal)공정을 진행한 다음 나머지 두께의 질화막을 증착시키므로써 증착 속도의 감소로 질화막의 거칠기(Roughness)가 감소되고, 패드 산화막과의 감소 및 필드산호(Field Oxidation)에 대한 내 산화성이 증가되도록 한 반도체 소자의 질화막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 질화막 형성방법은 질화막을 형성시키기 위한 실리콘 기판을 반응로에 로드(Load)시킨 후 진공(Vaccum) 단계를 거쳐 정화(Purge)시킨 다음 소정시간동안 증착(Deposition) 공정을 진행하여 질화막을 형성시키고 재정화를 실시한 후 N2가스 보충(Back Fill) 및 언로드(Unload)고정을 진행하는 단계로 이루어진다. 그러면 하기의 〈표 1〉을 참조하여 종래 반도체 소자의 질화막 형성 방법을 설명하면 다음과 같다.
종래 반도체 소자의 질화막 형성방법을 상기 〈표 1〉에서와 가타이 패드 산화막(Pad Oxide)이 형성된 실리콘 기판을 온도가 예를들어 775℃인 반응로에 로드(Load)시키고 진공단계를 거친후 예를들어 0.2Torr의 압력 및 N=0.15 SLPM(Standard Litter Per Minute)인 분위기하에서 정화 공정을 실시하고 NH: DCS( SiHCI)=0.24 : 0.16 SLPM인 가스분위가하에서 소정시간동안 증착공정을 실시하여 질화막을 형성시킨 다음 상기 중착전의 정화공정을 재 실시하고 N가스를 보충시킨 후 언로드하는 단계로 이루어진다. 그런데 질화막 증착시 필름(Film)의 질(Quality)은 증착전 하부층(Under Layer)의 영향을 크게 받는데, 이 하부층이 산화막인 경우 질화막은 빠른 시간내에 증착되기 어렵다. 이는 질화막 증착가스인 NH및 SiHCl이 바로 증착되지 않고 일정시간의 잠복기(Incubation)가 필요하기 때문이다. 이 시간동안 필름의 거칠기는 증가되고 산화막과의 계면에 필름밀도가 감소되며 실리콘에 결정결함이 발생되고 질화막 내산화성을 떨어뜨리게 된다.
따라서 본 발명은 NH및 DOS(SiHCl)의 혼합비를 크게하고 전체 가스 흐름비(Total Gas Flow Rate) 및 압력을 낮게하여 소정두께의 질화막(Nitride Film)을 증착시키고 온도상승시 및 상승된 온도상태에서 각각 NH인-시투 열처리(In-Situ Anneal) 공정을 진행한 다음 나머지 두께의 질화막을 증착시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 질화막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 질화막을 형성시키기 위한 실리콘 기판을 반응로에 로드시키고 진공단계를 거친 후, 소정두께의 질화막을 형성시키기 위한 실리콘 기판을 반응로에 로드시키고 진공단계를 거친 후, 소정두께의 질화막을 형성시키기 위해 NH및 DCS의 혼합비가 큰 가스분위기하에서 낮은 압력 및 낮은 전체 가스 흐름비로 제1증착공정을 실시하는 단계와, 상기 단계로부터 온도 상승시 및 온도상승 후 NH가스분위기하에서 열처리 공정을 각각 실시하는 단계와, 상기 단계로부터 나머지 두께의 질화막을 형성시키기 위해 NH: DCS 가스분위기하에서 제2증착공정을 실시하는 단계와, 상기 단계로부터 N가스를 보충한 후 언로드하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
증착속도의 감소로 질화막의 거칠기가 감소되고 패드 산화막과의 계면에 전위막의 밀도증가로 실리콘 기판의 결정결함 감소 및 필드산화에 대한 내 산화성이 증가되도록 한 본 발명에 따른 반도체 소자의 질화막 형성방법을 하기의 〈표 2〉를 참조하여 설명하면 다음과 같다.
본 발명에 따른 반도체 소자의 질화막 형성방법은 상기 〈표 2〉에서와 같이 패드 산화막이 예를들어 100 내지 150Å 두께로 형성된 실리콘 기판을 온도가 예를들어 650℃인 반응로에 로드시키고 진공단계를 거친 후 NH: DCS=0.12 : 0.012 SLPM로 혼합비가 큰 가스분위기에서 0.15Torr의 낮은 압력 및 낮은 전체가스 흐름비로 제1증착공정을 실시하여 소정 두께의 질화막을 형성시킨 다음 온도를 예를들어 775℃로 상승시키며 NH=0.2 SLPM 및 0.2Torr의 압력하에서 열처리(Anneal)공정을 진행하고 온도가 상승된 상태에서 상기와 같은 열처리 공정을 재실시한 후 NH:DCS=0.24 : 0.06 SLPM인 가스분위기에서 제2증착공정을 실시하여 나머지 두께의 질화막을 형성시키고 N가스 보충 및 언로드 공정을 진행하는 단계로 이루어진다.
상술한 바와같이 본 발명에 의하면 열처리 공정시간동안 필름이 증착되기전의 잠복시간(Incubation Time)이 감소되므로써 질화막의 접착력이 증가되어 필드산화시 내산화성이 증가되고, 결함(Particle)또는 스팟(spot)이 감소되며, 스트레스(Stress)가 감소된 조밀한(Dense) 질화막이 형성되어 실리콘 기판에 결정결함이 감소되므로 접합 누설 전류(Juncation Leakage Current)등의 전기적 특성이 향상될 수 있는 탁월한　효과가　있다.

Claims (4)

  1. 반도체 소자의 질화막 형성방법에 있어서, 질화막을 형성시키기 위한 실리콘 기판을 반응로에 로드시키고 진공단계를 거친 후, 소정두께의 질화막을 형성시키기 위해 NH3및 DCS의 혼합비가 큰 가스분위기하에서 낮은 압력 및 낮은 전체 가스 흐름비로 제1증착공정을 실시하는 단계와, 상기 단계로부터 온도 상승시 및 온도상승 후 NH3가스분위기하에서 열처리 공정을 각각 실시하는 단계와, 상기 단계로부터 나머지 두께의 질화막을 형성시키기 위해 NH3: DCS 가스분위기하에서 제2증착공정을 실시하는 단계와, 상기 단계로부터 N2가스를 보충한 후 언로드하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  2. 제1항에 있어서, 상기 제1증착 공정시 가스비율은 NH3: DCS=0.12 : 0.012 SLPM인 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  3. 제1항에 있어서, 상기 열처리 공정시 가스비율은 NH3=0.2 SLPM인 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  4. 제1항에 있어서, 상기 제2착 공정시 가스비율은 NH3: DCS=0.24 : 0.06 SLPM인 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
KR1019940004787A 1994-03-11 1994-03-11 반도체 소자의 질화막 형성방법 KR970006217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004787A KR970006217B1 (ko) 1994-03-11 1994-03-11 반도체 소자의 질화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004787A KR970006217B1 (ko) 1994-03-11 1994-03-11 반도체 소자의 질화막 형성방법

Publications (2)

Publication Number Publication Date
KR950028000A KR950028000A (ko) 1995-10-18
KR970006217B1 true KR970006217B1 (ko) 1997-04-24

Family

ID=19378704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004787A KR970006217B1 (ko) 1994-03-11 1994-03-11 반도체 소자의 질화막 형성방법

Country Status (1)

Country Link
KR (1) KR970006217B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525117B1 (ko) * 1999-04-15 2005-11-01 주식회사 하이닉스반도체 질화막 제조 방법

Also Published As

Publication number Publication date
KR950028000A (ko) 1995-10-18

Similar Documents

Publication Publication Date Title
EP0637063B1 (en) Method for depositing silicon nitride on silicium surfaces
US5629043A (en) Silicon nitride film formation method
JP3328645B2 (ja) シリコン窒化膜の形成方法
US7695563B2 (en) Pulsed deposition process for tungsten nucleation
US7514120B2 (en) Precoat film forming method
US6207489B1 (en) Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
JPH0794506A (ja) 半導体装置の製造方法
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
KR970006217B1 (ko) 반도체 소자의 질화막 형성방법
EP0310839B1 (en) A method of manufacturing monolithic integrated circuits
KR100305210B1 (ko) 반도체소자의질화막형성방법
JP3297958B2 (ja) 薄膜形成方法
US5753303A (en) Process for the elimination of tungsten oxidation with inert gas stabilization in chemical vapor deposition processes
US6232234B1 (en) Method of reducing in film particle number in semiconductor manufacture
GB2335203A (en) Oxidising doped silicon films
US20010034090A1 (en) Methods for forming a gate dielectric film of a semiconductor device
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR0132381B1 (ko) 화학기상증착법에 의한 산화막 형성방법
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR0134853B1 (ko) 반도체 소자의 티이오에스(teos)막 형성방법
KR100199347B1 (ko) 반도체 소자의 실리콘나이트라이드막 제조방법
EP0648859A1 (en) Processes for the deposition of adherent tungsten silicide films
US20070099434A1 (en) Method of forming oxide film of semiconductor device
KR19980055906A (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee