KR100351982B1 - 반도체 장치의 절연막 제조방법 - Google Patents
반도체 장치의 절연막 제조방법 Download PDFInfo
- Publication number
- KR100351982B1 KR100351982B1 KR1019990063447A KR19990063447A KR100351982B1 KR 100351982 B1 KR100351982 B1 KR 100351982B1 KR 1019990063447 A KR1019990063447 A KR 1019990063447A KR 19990063447 A KR19990063447 A KR 19990063447A KR 100351982 B1 KR100351982 B1 KR 100351982B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- insulating film
- film
- interlayer insulating
- deposition
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 장치의 절연막 제조방법에 관한 것으로, 종래 반도체 장치의 절연막 제조방법은 층간절연막으로 부터 하부의 반도체 소자로 불순물이 확산되는 것을 방지하기 위해 절연막을 두껍게 증착함으로써, 그 반도체 소자의 단차가 높은 영역의 사이부분이 좁아지게 되어 층간절연막의 증착시 공극이 형성되어 반도체 장치의 특성 및 신뢰성을 저하시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 소자가 형성된 기판을 증착장비에 로딩한 상태에서, 동일한 반응가스를 사용하며, 온도를 제어하여 그 반도체 소자의 상부전면에 고온저압산화막과 NO막을 순차적으로 증착하는 확산방지막 증착단계와; 상기 NO막이 형성된 기판을 언로딩한 후, 그 상부에 층간절연막인 BPSG를 증착하는 층간절연막 증착단계로 구성되어 동일한 반응가스를 사용하며, 온도분위기를 변경하여 고온저압산화막과 얇으면서도 불순물 확산을 방지할 수 있는 NO막의 2중층을 형성함으로써, 반도체 소자의 돌출영역 사이의 공간을 확보하여 층간절연막 증착시 공극의 발생을 방지하여 반도체 장치의 특성과 신뢰성의 저하를 방지할 수 있는 효과가 있다.
Description
본 발명은 반도체 장치의 절연막 제조방법에 관한 것으로, 특히 종래와 동일한 장비에서 온도의 변화를 통해 얇은 확산방지막을 형성하여 층간 절연막에 포함된 불순물이 반도체 소자의 특정영역으로 확산되는 것을 방지함으로써, 두꺼운 확산방지막의 사용으로 층간 절연막에 공극이 형성되는 것을 방지하는데 적당하도록 한 반도체 장치의 절연막 제조방법에 관한 것이다.
도1은 종래 반도체 장치의 단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역에 상기 기판(1)과는 단차가 나는 반도체 소자(3)를 형성하는 단계와; 상기 반도체 소자가 형성된 기판(1)을 증착장비에 로딩하고, 640℃의 온도분위기에서 Si(C2H5O)4와 O2를 반응가스로하는 증착공정으로 고온저압산화막(4)을 형성하는 단계와; 상기 고온저압산화막(4)의 상부에 그 상부면이 평탄한 층간절연막인 붕소인실리콘유리(이하 BPSG,5)를 증착하는 단계로 제조된다.
이하, 상기와 같은 종래 반도체 장치의 절연막 제조방법을 좀 더 상세히 설명한다.
먼저, 기판(1)의 일부에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고, 모스 트랜지스터 등의 반도체 소자(3)를 형성한다.
그 다음, 상기 반도체 소자(3)가 형성된 기판(1)을 증착장비에 로딩한다. 이때 증착장비의 온도분위기는 고온저압산화막(4)의 증착온도인 680℃이다.
그 다음, 상기 반도체 소자(3)가 형성된 기판(1) 상에 Si(C2H5O)4와 O2가스를 반응가스로 하여 고온저압산화막(4)을 증착한다.
그 다음, 상기 온도분위기에서 고온저압산화막(4)이 증착된 시료를 증착장비로 부터 언로딩하며, 이와 같은 과정을 도2에 도시한 증착장비의 온도 분위기 그래프도에 도시하였다.
그 다음, 금속배선등의 반도체 소자(3)와 절연되는 패턴을 형성하기 위해 상부면이 평탄한 층간절연막을 증착한다. 이때의 층간절연막은 실리콘에 붕소, 인이 포함된 BPSG(5)로 형성한다.
이때, 상기 증착한 고온저압산화막(4)은 상기 BPSG(5)에 포함된 붕소, 인이 상기 반도체 소자(3)의 특정영역으로 확산되는 것을 방지하기 위해 두껍게 증착하며, 이에 따라 상기 반도체 소자(3)의 기판(1)으로 부터의 인접한 돌출영역간의 사이 영역이 좁아 BPSG(5)의 증착시 그 반도체 소자(3)의 사이영역에서 공극이 형성되어, 이후의 공정에서 전극간에 접속이 발생하는 등 반도체 장치의 신뢰성을 저하시키는 요인이 된다.
상기한 바와 같이 종래 반도체 장치의 절연막 제조방법은 그 상부의 층간절연막으로 부터 하부의 반도체 소자로 불순물이 확산되는 것을 방지하기 위해 절연막을 두껍게 증착함으로써, 그 반도체 소자의 단차가 높은 영역의 사이부분이 좁아지게 되어 층간절연막의 증착시 공극이 형성되어 반도체 장치의 특성 및 신뢰성을 저하시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 별도의 공정장비를 사용하지 않고, 동일한 공정장비에서 그 막의 두께가 얇으면서도 층간절연막의 불순물이 반도체 소자의 특정영역으로 확산되는 것을 방지하는 반도체 장치의 절연막 제조방법을 제공함에 그 목적이 있다.
도1은 종래 반도체 장치의 단면도.
도2는 종래 절연막을 증착하기 위한 증착장비내의 온도분위기 그래프도.
도3은 본 발명 반도체 장치의 단면도.
도4는 본 발명 절연막을 증착하기 위한 증착장비내의 온도분위기 그래프도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:반도체 소자 4:고온저압산화막
5:BPSG 6:NO막
상기와 같은 목적은 반도체 소자가 형성된 기판을 증착장비에 로딩한 상태에서, 동일한 반응가스를 사용하며, 온도를 제어하여 그 반도체 소자의 상부전면에 고온저압산화막과 NO막을 순차적으로 증착하는 확산방지막 증착단계와; 상기 NO막이 형성된 기판을 언로딩한 후, 그 상부에 층간절연막인 BPSG를 증착하는 층간절연막 증착단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 반도체 장치의 단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역의 상부에 모스 트랜지스터 등의 반도체 소자(3)를 형성하는 단계와; 상기 반도체 소자(3)가 형성된 기판(1)을 증착장비에 로딩하고, 680℃의 온도분위기에서 Si(C2H5O)4, O2, N2를 반응가스로 하여 고온저압산화막(4)을 증착하는 단계와; 상기 반응가스를 그대로 사용하며, 온도분위기를 1000℃로 높여 상기 고온저압산화막(4)의 상부에 NO막(6)을 증착하는 단계와; 상기 구조의 상부전면에 층간절연막인 BPSG(5)를 증착하는 단계로 제조된다.
이하, 상기와 같은 본 발명 반도체 장치의 절연막 제조방법을 좀 더 상세히 설명한다.
먼저, 기판(1)의 일부에 필드산화막(2)을 형성하여 소자형성영역을 정의한다.
그 다음, 상기 소자형성영역의 상부에 모스 트랜지스터 등의 반도체 소자(3)를 형성한다.
도4는 본 발명을 달성하기 위한 증착장비내의 온도분위기 그래프도로서, 온도분위기가 680℃가 되었을때, 상기 반도체 소자(3)가 형성된 기판(1)을 증착장비 내에 로딩하여, 증착공정을 시작한다. 이때 증착의 반응가스는 Si(C2H5O)4, O2, N2를 사용한다. 상기 온도분위기가 680℃인 경우에는 N2의 반응은 일어나지 않으므로, 아래의 반응식1에 의해 산화막인 고온저압산화막(4)이 형성된다.
그 다음, 상기 반응가스를 그대로 두고 증착장비의 온도 분위기를 1000℃로 높여준다. 이와 같이 온도 분위기를 높여주면 산소와 질소가 반응하게 되어 NO박막(6)을 형성하며, 이를 아래의 반응식2에 나타내었다.
상기 NO막(6)은 그 두께에 비해 확산을 방지하는 역할이 고온저압산화막(4)에비해 크며, 이에 따라 박막의 두께를 줄여 모스 트랜지스터의 게이트와 같이 돌출된 영역의 사이에 공간을 좀 더 확보할 수 있다.
그 다음, 상기 1000℃의 온도 분위기에서 상기 NO막(6)이 증착된 기판(1)을 언로딩하고, 그 상부전면에 층간절연막인 BPSG(5)를 증착한다. 이때 인접한 돌출영역의 사이가 공간으로 확보되어 있는 상태이므로, 상기 BPSG(5)에는 공극이 발생되지 않는다.
상기한 바와 같이 반도체 장치의 절연막 제조방법은 동일한 반응가스를 사용하며, 온도분위기를 변경하여 고온저압산화막과 얇으면서도 불순물 확산을 방지할 수 있는 NO막의 2중층을 형성함으로써, 반도체 소자의 돌출영역 사이의 공간을 확보하여 층간절연막 증착시 공극의 발생을 방지하여 반도체 장치의 특성과 신뢰성의 저하를 방지할 수 있는 효과가 있다.
Claims (2)
- 반도체 소자가 형성된 기판을 증착장비에 로딩하고, 680℃의 온도분위기에서 Si(C2H5O)4, O2, N2를 반응가스로 하여 고온저압산화막을 증착하는 단계와; 상기 반응가스를 그대로 사용하며, 온도분위기를 1000℃로 높여 상기 고온저압산화막의 상부에 NO막을 증착하는 단계와; 상기 구조의 상부전면에 층간절연막인 BPSG를 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 절연막 제조방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063447A KR100351982B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 장치의 절연막 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990063447A KR100351982B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 장치의 절연막 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010060983A KR20010060983A (ko) | 2001-07-07 |
KR100351982B1 true KR100351982B1 (ko) | 2002-09-12 |
Family
ID=19630786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990063447A KR100351982B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 장치의 절연막 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100351982B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6445120A (en) * | 1987-08-14 | 1989-02-17 | Toshiba Corp | Semiconductor device |
JPH07147320A (ja) * | 1993-11-24 | 1995-06-06 | Kawasaki Steel Corp | 多層配線構造の半導体装置およびその製造方法 |
US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
JPH08125015A (ja) * | 1994-10-24 | 1996-05-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
-
1999
- 1999-12-28 KR KR1019990063447A patent/KR100351982B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6445120A (en) * | 1987-08-14 | 1989-02-17 | Toshiba Corp | Semiconductor device |
US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
JPH07147320A (ja) * | 1993-11-24 | 1995-06-06 | Kawasaki Steel Corp | 多層配線構造の半導体装置およびその製造方法 |
JPH08125015A (ja) * | 1994-10-24 | 1996-05-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010060983A (ko) | 2001-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
US6162649A (en) | Method of manufacturing ferroelectric memory device | |
JP4003846B2 (ja) | 半導体装置のキャパシタ製造方法 | |
US5238863A (en) | Process for fabricating gate insulating structure of a charge coupled device | |
KR100562541B1 (ko) | Cvd 실리콘 옥시나이트라이드층에 의해 후처리되는sion/teos 층간 유전체 형성 방법 | |
KR100351982B1 (ko) | 반도체 장치의 절연막 제조방법 | |
KR100495921B1 (ko) | 스트레스 제거를 위한 반도체 소자의 제조 방법 | |
US20030003656A1 (en) | Method of manufacturing flash memory device | |
KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
KR100342863B1 (ko) | 반도체소자의절연막형성방법 | |
US6713387B2 (en) | Method for forming contact plug in semiconductor device | |
KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
KR100504942B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR0172528B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
JP2561123B2 (ja) | 半導体装置の製造方法 | |
KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
KR100691941B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20010105885A (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
KR100292116B1 (ko) | 반도체장치의 절연막 형성방법 | |
KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
KR19980048871A (ko) | 반도체 장치의 제조방법 | |
KR930007188B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |