JPH07147320A - 多層配線構造の半導体装置およびその製造方法 - Google Patents
多層配線構造の半導体装置およびその製造方法Info
- Publication number
- JPH07147320A JPH07147320A JP29229993A JP29229993A JPH07147320A JP H07147320 A JPH07147320 A JP H07147320A JP 29229993 A JP29229993 A JP 29229993A JP 29229993 A JP29229993 A JP 29229993A JP H07147320 A JPH07147320 A JP H07147320A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer wiring
- sio
- plasma
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 多層配線構造の半導体装置およびその製造方
法を提供する。 【構成】 基板上に絶縁膜１を介して形成される下層配
線２と、該下層配線２の側部にｐ−ＴＥＯＳ膜３で形成
されるサイドウオール３ａと、前記下層配線２上に堆積
される第１のｐ−SiO 膜７と、該第１のｐ−SiO 膜７上
に層間絶縁膜として形成されるO3ＴＥＯＳ膜４およびＳ
ＯＧ膜５と、該ＳＯＧ膜５のエッチバック後に形成され
る第２のｐ−SiO 膜８と、該第２のｐ−SiO 膜８上に形
成される上層配線とで構成することにより、配線の信頼
性を高い半導体装置を実現することを可能とする。
法を提供する。 【構成】 基板上に絶縁膜１を介して形成される下層配
線２と、該下層配線２の側部にｐ−ＴＥＯＳ膜３で形成
されるサイドウオール３ａと、前記下層配線２上に堆積
される第１のｐ−SiO 膜７と、該第１のｐ−SiO 膜７上
に層間絶縁膜として形成されるO3ＴＥＯＳ膜４およびＳ
ＯＧ膜５と、該ＳＯＧ膜５のエッチバック後に形成され
る第２のｐ−SiO 膜８と、該第２のｐ−SiO 膜８上に形
成される上層配線とで構成することにより、配線の信頼
性を高い半導体装置を実現することを可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造の半導体
装置およびその製造方法に関する。
装置およびその製造方法に関する。
【０００２】
【従来の技術】たとえばサブミクロンのデザインルール
が要求される多層配線構造を実現する上で配線の平坦化
技術および層間接続技術は重要である。特に、平坦化技
術は、層間絶縁膜に下層配線パターンの形成によって生
じる凹凸が上層配線形成時にステップカバレージ不良を
発生させ、配線の断線不良を生じるのを防ぐ上で必要条
件である。
が要求される多層配線構造を実現する上で配線の平坦化
技術および層間接続技術は重要である。特に、平坦化技
術は、層間絶縁膜に下層配線パターンの形成によって生
じる凹凸が上層配線形成時にステップカバレージ不良を
発生させ、配線の断線不良を生じるのを防ぐ上で必要条
件である。
【０００３】ところで、従来から半導体ウェーハ（以
下、単にウェーハという）の面を平坦化する際には、ウ
ェーハの層間絶縁膜としてオゾンＴＥＯＳ（以下、O3Ｔ
ＥＯＳ（O3Tetra Ethoxy Silane ）と略称する）膜とＳ
ＯＧ (Spin On Glass)膜を用いる場合が一般的である。
その一例を図２を用いて以下に説明する。
下、単にウェーハという）の面を平坦化する際には、ウ
ェーハの層間絶縁膜としてオゾンＴＥＯＳ（以下、O3Ｔ
ＥＯＳ（O3Tetra Ethoxy Silane ）と略称する）膜とＳ
ＯＧ (Spin On Glass)膜を用いる場合が一般的である。
その一例を図２を用いて以下に説明する。
【０００４】まず、図２(a) に示すように、基板（図示
せず）上の絶縁膜１の上にAlなどの下層配線２を形成
し、その下層配線２の上に表面改質のためにプラズマＴ
ＥＯＳ（以下、ｐ−ＴＥＯＳと略称する）膜３を3000Å
の厚さに形成する（図２(b) ）。さらに、そのｐ−ＴＥ
ＯＳ膜３の上に、NH3 プラズマ処理を行い、O3ＴＥＯＳ
の下地依存性を消した後、図２(c) に示すように、O3Ｔ
ＥＯＳ膜４を7000Åの厚さに形成し、ＳＯＧ膜５を1000
0 Åの厚さに形成する（図２(d) ）。そして、ＳＯＧ膜
５をエッチバックして平坦にした（図２(e) ）後、図２
(f) に示すように、再度ｐ−ＴＥＯＳ膜６を5000Åの厚
さに形成し、そのｐ−ＴＥＯＳ膜６の上に上層配線（図
示せず）を形成する。
せず）上の絶縁膜１の上にAlなどの下層配線２を形成
し、その下層配線２の上に表面改質のためにプラズマＴ
ＥＯＳ（以下、ｐ−ＴＥＯＳと略称する）膜３を3000Å
の厚さに形成する（図２(b) ）。さらに、そのｐ−ＴＥ
ＯＳ膜３の上に、NH3 プラズマ処理を行い、O3ＴＥＯＳ
の下地依存性を消した後、図２(c) に示すように、O3Ｔ
ＥＯＳ膜４を7000Åの厚さに形成し、ＳＯＧ膜５を1000
0 Åの厚さに形成する（図２(d) ）。そして、ＳＯＧ膜
５をエッチバックして平坦にした（図２(e) ）後、図２
(f) に示すように、再度ｐ−ＴＥＯＳ膜６を5000Åの厚
さに形成し、そのｐ−ＴＥＯＳ膜６の上に上層配線（図
示せず）を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来法では、O3ＴＥＯＳ膜４やＳＯＧ膜５から放
出される水分が透過して下層配線２の信頼性を損なうこ
とになるから、それによってトランジスタなどの半導体
装置の信頼性を著しく劣化させるという問題があった。
また、O3ＴＥＯＳ膜４の下地依存性を消すのにアンモニ
アプラズマ処理を余儀なくされるなど、新たな問題を惹
起することになる。
ような従来法では、O3ＴＥＯＳ膜４やＳＯＧ膜５から放
出される水分が透過して下層配線２の信頼性を損なうこ
とになるから、それによってトランジスタなどの半導体
装置の信頼性を著しく劣化させるという問題があった。
また、O3ＴＥＯＳ膜４の下地依存性を消すのにアンモニ
アプラズマ処理を余儀なくされるなど、新たな問題を惹
起することになる。
【０００６】本発明は、上記のような課題を解決した多
層配線構造の半導体装置およびその製造方法を提供する
ことを目的とする。
層配線構造の半導体装置およびその製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の態様は、
基板上に絶縁膜を介して形成される下層配線と、該下層
配線の側部にプラズマＴＥＯＳ膜で形成されるサイドウ
オールと、前記下層配線上に堆積される第１のプラズマ
SiO 膜と、該第１のプラズマSiO 膜上に層間絶縁膜とし
て形成されるオゾンＴＥＯＳ膜およびＳＯＧ膜と、該Ｓ
ＯＧ膜のエッチバック後に形成される第２のプラズマSi
O 膜と、該第２のプラズマSiO 膜上に形成される上層配
線とからなることを特徴とする多層配線構造の半導体装
置である。
基板上に絶縁膜を介して形成される下層配線と、該下層
配線の側部にプラズマＴＥＯＳ膜で形成されるサイドウ
オールと、前記下層配線上に堆積される第１のプラズマ
SiO 膜と、該第１のプラズマSiO 膜上に層間絶縁膜とし
て形成されるオゾンＴＥＯＳ膜およびＳＯＧ膜と、該Ｓ
ＯＧ膜のエッチバック後に形成される第２のプラズマSi
O 膜と、該第２のプラズマSiO 膜上に形成される上層配
線とからなることを特徴とする多層配線構造の半導体装
置である。
【０００８】また、本発明の第２の態様は、基板上に絶
縁膜を介して下層配線を形成する工程と、該下層配線上
にプラズマＴＥＯＳ膜を形成した後エッチバックして前
記下層配線にサイドウオールを形成する工程と、該サイ
ドウオールの形成後第１のプラズマSiO 膜を堆積する工
程と、該第１のプラズマSiO 膜上に層間絶縁膜としてオ
ゾンＴＥＯＳ膜とＳＯＧ膜を順次形成した後該ＳＯＧ膜
をエッチバックする工程と、前記ＳＯＧ膜のキャップと
して第２のプラズマSiO 膜を形成する工程と、該第２の
プラズマSiO 膜上に上層配線を形成する工程とからなる
ことを特徴とする多層配線構造の半導体装置の製造方法
である。
縁膜を介して下層配線を形成する工程と、該下層配線上
にプラズマＴＥＯＳ膜を形成した後エッチバックして前
記下層配線にサイドウオールを形成する工程と、該サイ
ドウオールの形成後第１のプラズマSiO 膜を堆積する工
程と、該第１のプラズマSiO 膜上に層間絶縁膜としてオ
ゾンＴＥＯＳ膜とＳＯＧ膜を順次形成した後該ＳＯＧ膜
をエッチバックする工程と、前記ＳＯＧ膜のキャップと
して第２のプラズマSiO 膜を形成する工程と、該第２の
プラズマSiO 膜上に上層配線を形成する工程とからなる
ことを特徴とする多層配線構造の半導体装置の製造方法
である。
【０００９】
【作 用】本発明によれば、下層配線の上に第１のｐ−
SiO 膜を堆積してから層間絶縁膜を構成するO3ＴＥＯＳ
膜およびＳＯＧ膜を形成し、さらに第２のｐ−SiO 膜を
形成するようにしたので、O3ＴＥＯＳ膜とＳＯＧ膜から
放出される水分は第１のｐ−SiO 膜と第２のｐ−SiO 膜
によってトラップされるので、下層配線および上層配線
の信頼性が損なわれることがなく、これによって半導体
装置の信頼性を高めることができる。
SiO 膜を堆積してから層間絶縁膜を構成するO3ＴＥＯＳ
膜およびＳＯＧ膜を形成し、さらに第２のｐ−SiO 膜を
形成するようにしたので、O3ＴＥＯＳ膜とＳＯＧ膜から
放出される水分は第１のｐ−SiO 膜と第２のｐ−SiO 膜
によってトラップされるので、下層配線および上層配線
の信頼性が損なわれることがなく、これによって半導体
装置の信頼性を高めることができる。
【００１０】
【実施例】以下に、本発明の実施例について図１を参照
して説明する。まず、図１(a) に示すように、絶縁膜１
の上にAlの下層配線２を形成し、その下層配線２の上に
ｐ−ＴＥＯＳ膜３を3000Åの厚さに形成（図２(b) ）し
た後エッチバックして、図１(c) に示すように下層配線
２にサイドウオール３ａを形成する。このサイドウオー
ル３ａは後工程でのO3ＴＥＯＳ膜４の埋め込み性の劣化
を防ぐために必要である。
して説明する。まず、図１(a) に示すように、絶縁膜１
の上にAlの下層配線２を形成し、その下層配線２の上に
ｐ−ＴＥＯＳ膜３を3000Åの厚さに形成（図２(b) ）し
た後エッチバックして、図１(c) に示すように下層配線
２にサイドウオール３ａを形成する。このサイドウオー
ル３ａは後工程でのO3ＴＥＯＳ膜４の埋め込み性の劣化
を防ぐために必要である。
【００１１】つぎに、このサイドウオール３ａが形成さ
れた下層配線２に、図１(d) に示すように、屈折率が1.
50〜1.53のSiH4ベースの第１のプラズマSiO （以下、ｐ
−SiO と略称する）膜７を2000Åの厚さに堆積する。こ
の第１のｐ−SiO 膜７はO3ＴＥＯＳ膜４に対して下地依
存性のない膜であり、またその形成によって、O3ＴＥＯ
Ｓ膜４やＳＯＧ膜５からの水分がトラップされるのであ
る。
れた下層配線２に、図１(d) に示すように、屈折率が1.
50〜1.53のSiH4ベースの第１のプラズマSiO （以下、ｐ
−SiO と略称する）膜７を2000Åの厚さに堆積する。こ
の第１のｐ−SiO 膜７はO3ＴＥＯＳ膜４に対して下地依
存性のない膜であり、またその形成によって、O3ＴＥＯ
Ｓ膜４やＳＯＧ膜５からの水分がトラップされるのであ
る。
【００１２】さらに、O3ＴＥＯＳ膜４を7000Åの厚さに
形成（図１(e) ）し、ＳＯＧ膜５を10000 Åの厚さに形
成（図１(f) ）した後、厚さ10000 Åのエッチバックを
行って平坦化処理を行う（図１(g) ）。そして、ＳＯＧ
膜５のキャップとして、図１(h) に示すように、屈折率
が1.50〜1.53のSiH4ベースの第２のｐ−SiO 膜８を4000
Åの厚さに形成する。この第２のｐ−SiO 膜８の上に図
示しない上層配線を形成するようにすれば、多層配線構
造の半導体装置を構成することができる。
形成（図１(e) ）し、ＳＯＧ膜５を10000 Åの厚さに形
成（図１(f) ）した後、厚さ10000 Åのエッチバックを
行って平坦化処理を行う（図１(g) ）。そして、ＳＯＧ
膜５のキャップとして、図１(h) に示すように、屈折率
が1.50〜1.53のSiH4ベースの第２のｐ−SiO 膜８を4000
Åの厚さに形成する。この第２のｐ−SiO 膜８の上に図
示しない上層配線を形成するようにすれば、多層配線構
造の半導体装置を構成することができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
下層配線の上に第１のｐ−SiO 膜を堆積した後、層間絶
縁膜を構成するO3ＴＥＯＳ膜およびＳＯＧ膜を形成し、
さらにＳＯＧ膜の上に第２のｐ−SiO 膜を形成するよう
にしたので、O3ＴＥＯＳ膜とＳＯＧ膜から放出される水
分はこれら第１および第２のｐ−SiO 膜によってトラッ
プされて、層間絶縁膜の平坦性が損なわれることがな
く、したがって配線の信頼性を損なうことがないから、
半導体装置の信頼性を高めることが可能である。
下層配線の上に第１のｐ−SiO 膜を堆積した後、層間絶
縁膜を構成するO3ＴＥＯＳ膜およびＳＯＧ膜を形成し、
さらにＳＯＧ膜の上に第２のｐ−SiO 膜を形成するよう
にしたので、O3ＴＥＯＳ膜とＳＯＧ膜から放出される水
分はこれら第１および第２のｐ−SiO 膜によってトラッ
プされて、層間絶縁膜の平坦性が損なわれることがな
く、したがって配線の信頼性を損なうことがないから、
半導体装置の信頼性を高めることが可能である。
【図１】本発明の実施例の工程を示す側断面図である。
【図２】従来例の工程を示す側断面図である。
１ 絶縁膜 ２ 下層配線 ３ ｐ−ＴＥＯＳ膜（プラズマＴＥＯＳ膜） ３ａ サイドウオール ４ O3ＴＥＯＳ膜（オゾンＴＥＯＳ膜） ５ ＳＯＧ膜 ４ 層間絶縁膜 ７ 第１のｐ−SiO 膜（第１のプラズマSiO 膜） ８ 第２のｐ−SiO 膜（第２のプラズマSiO 膜）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (2)
- 【請求項１】 基板上に絶縁膜を介して形成される下
層配線と、該下層配線の側部にプラズマＴＥＯＳ膜で形
成されるサイドウオールと、前記下層配線上に堆積され
る第１のプラズマSiO 膜と、該第１のプラズマSiO 膜上
に層間絶縁膜として形成されるオゾンＴＥＯＳ膜および
ＳＯＧ膜と、該ＳＯＧ膜のエッチバック後に形成される
第２のプラズマSiO 膜と、該第２のプラズマSiO 膜上に
形成される上層配線とからなることを特徴とする多層配
線構造の半導体装置。 - 【請求項２】 基板上に絶縁膜を介して下層配線を形
成する工程と、該下層配線上にプラズマＴＥＯＳ膜を形
成した後エッチバックして前記下層配線にサイドウオー
ルを形成する工程と、該サイドウオールの形成後第１の
プラズマSiO膜を堆積する工程と、該第１のプラズマSiO
膜上に層間絶縁膜としてオゾンＴＥＯＳ膜とＳＯＧ膜
を順次形成した後該ＳＯＧ膜をエッチバックする工程
と、前記ＳＯＧ膜のキャップとして第２のプラズマSiO
膜を形成する工程と、該第２のプラズマSiO 膜上に上層
配線を形成する工程とからなることを特徴とする多層配
線構造の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29229993A JPH07147320A (ja) | 1993-11-24 | 1993-11-24 | 多層配線構造の半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29229993A JPH07147320A (ja) | 1993-11-24 | 1993-11-24 | 多層配線構造の半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147320A true JPH07147320A (ja) | 1995-06-06 |
Family
ID=17779964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29229993A Pending JPH07147320A (ja) | 1993-11-24 | 1993-11-24 | 多層配線構造の半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351982B1 (ko) * | 1999-12-28 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 장치의 절연막 제조방법 |
| KR100518519B1 (ko) * | 1998-07-21 | 2005-11-25 | 삼성전자주식회사 | 반도체장치의 금속배선간 절연막 및 그 제조방법 |
-
1993
- 1993-11-24 JP JP29229993A patent/JPH07147320A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518519B1 (ko) * | 1998-07-21 | 2005-11-25 | 삼성전자주식회사 | 반도체장치의 금속배선간 절연막 및 그 제조방법 |
| KR100351982B1 (ko) * | 1999-12-28 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 장치의 절연막 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492256B2 (en) | Method for forming an interconnect structure with air gap compatible with unlanded vias | |
| US6140238A (en) | Self-aligned copper interconnect structure and method of manufacturing same | |
| JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
| JPH0864598A (ja) | 金属層をパターンぎめする方法 | |
| JPH0777219B2 (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| JP2003045969A (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| JP2002184778A (ja) | 半導体素子の金属配線及びその製造方法 | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US5395796A (en) | Etch stop layer using polymers for integrated circuits | |
| US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
| US6841463B1 (en) | Interlevel dielectric structure and method of forming same | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| US5817571A (en) | Multilayer interlevel dielectrics using phosphorus-doped glass | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| KR20050008364A (ko) | 층간절연막 평탄화 방법 | |
| JPH07147320A (ja) | 多層配線構造の半導体装置およびその製造方法 | |
| JP2991695B2 (ja) | 半導体素子の絶縁膜の形成方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| US6239024B1 (en) | Method of filling gap with dielectrics | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR19980029383A (ko) | 반도체 소자의 제조 방법 |