JPH0864598A - 金属層をパターンぎめする方法 - Google Patents

金属層をパターンぎめする方法

Info

Publication number
JPH0864598A
JPH0864598A JP7130747A JP13074795A JPH0864598A JP H0864598 A JPH0864598 A JP H0864598A JP 7130747 A JP7130747 A JP 7130747A JP 13074795 A JP13074795 A JP 13074795A JP H0864598 A JPH0864598 A JP H0864598A
Authority
JP
Japan
Prior art keywords
leads
spaced
closely
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7130747A
Other languages
English (en)
Inventor
Robert H Havemann
エィチ．ヘイブマン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0864598A publication Critical patent/JPH0864598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 低誘電率材料の構造的な強度を改善した半導
体装置。 【構成】 金属層１４が第１の部分１５及び第２の部分
１７を持ち、この金属層が半導体ウェーハ１０の基板１
２の上にデポジットされる。間隔の広いリード線１６が
金属層１４の第１の部分１５に形成され、少なくとも間
隔の広いリード線の上に第１の構造誘電体層２６がデポ
ジットされる。間隔の狭いリード線１８が金属層１４の
第２の部分１７に形成され、低誘電率材料３４が間隔の
狭いリード線１８の間にデポジットされる。第２の構造
誘電体層３６が少なくとも低誘電率材料３４及び間隔の
狭いリード線１８の上にデポジットされる。この発明の
利点は、構造的に弱い低誘電率材料を必要とする所だけ
に、即ち、間隔の狭いリード線を持つ区域に配置するこ
とにより、構造的な強度を改善したことである。

Description

【発明の詳細な説明】
【０００１】
【関連出願との関係】次の係属中の米国特許出願をこゝ
で引用する。
【０００２】係属中の米国特許出願通し番号第０８／１
３７，６５８号（出願人控え番号、ＴＩ−１８５０
９），出願日１９９３年１０月１５日，発明者ジェン，
発明の名称「線間静電容量を減少する為の平面化構
造」；同第０８／２０１，６７９号（ＴＩ−１８８６
７），出願日１９９４年２月２５日，発明者ジェン他，
発明の名称「誘電率の低い材料を用いた狭い隙間の選択
的な充填」；同第０８／２０２，０５７号（ＴＩ−１８
９２９），出願日１９９４年２月２５日，発明者ジェ
ン，発明の名称「低誘電率絶縁体を埋設した平面化多重
レベル相互接続方式」；０８／２３４，４４３（ＴＩ−
１９０６８）出願日１９９４年４月２８日，発明者チョ
ー，発明の名称「ＶＬＳＩ用の低誘電率絶縁」；０８／
２３４，０９９（ＴＩ−１９０７１）、出，日１９９４
年４月２７日，発明者ヘイブマン，発明の名称「重合体
材料に於けるバイアの形成」；０８／２４７，１９５
（ＴＩ−１８９４１），出願日１９９４年５月２０日，
発明者グナーデ他，発明の名称「電子回路用の低誘電率
材料」；０８／２４６，４３２（ＴＩ−１９０７２），
出願日１９９４年５月２０日，発明者ヘイブマン他，発
明の名称「低密度誘電体を集積した相互接続構造」 次の係属中の米国特許出願もこの出願と同日に出願され
ていて、同じくこゝで引用する。
【０００３】出願人控え番号ＴＩ−１９０７３，発明者
チゲラール他，発明の名称「空隙誘電体を使う時のリー
ド線間の洩れの抑圧」；出願人控え番号ＴＩ−１９１５
４，発明者ツ，発明の名称「アルミニウム・リード線を
強化ガスと反応させることによるアルミニウム相互接続
部の信頼性の増強」
【０００４】
【産業上の利用分野】この発明は全般的に半導体装置の
製造、更に具体的に云えば、リード線の間に低誘電率材
料を用いて、１μ未満の間隔を有する金属相互接続層を
パターンぎめすることに関する。
【０００５】
【従来の技術及び課題】半導体は、ラジオ及びテレビを
含めて、電子回路用の集積回路に広く用いられている。
こう云う集積回路は典形的には単結晶シリコンにつくら
れた多数のトランジスタを用いている。今日では、多く
の集積回路は相互接続の為に多重メタライズ・レベルを
持っている。形状が縮まって機能的な密度が高まるにつ
れて、多重レベル・メタライズ装置内のＲＣ時定数を短
縮することが絶対条件になる。
【０００６】
【課題を解決する為の手段及び作用】金属線を互いに隔
離する為に従来典形的に使われていた誘電体は二酸化シ
リコンであったが、最近の傾向は、ＲＣ時定数を短縮す
る為に、誘電率の低い材料を使う方向に向っている。多
くの低誘電率絶縁体は純粋な重合体（例えばパリレン、
テフロン、ポリイミド）又は有機の回転付着硝子（ＯＳ
ＯＧ、例えばシルセキオキサン及びシロキサン硝子）の
何れかである。こう云う低誘電率材料の構造的な強度
は、一般的に二酸化シリコンより悪い。
【０００７】この為、半導体業界で低誘電率材料を使う
結果、半導体ウェーハの構造的な支持を強める方法が必
要になった。この明細書では、この問題を新規な形で解
決する半導体装置及び方法を説明する。低誘電率材料
は、間隔の狭いリード線を持つ区域にだけ使われ、間隔
の狭いリード線の間の望ましくない静電容量を減らしな
がら、他の場所では従来の誘電体材料を使って、強い構
造的な支持作用を持たせる。
【０００８】この発明の一実施例では、半導体ウェーハ
の基板の上に金属層をデポジットする。この金属層は第
１の部分及び第２の部分を有する。金属層の第１の部分
には間隔の広いリード線が形成され、間隔の広いリード
線のリード線間隔は最低リード線間隔の１．５倍より大
きい。間隔の広いリード線の上に第１の構造誘電体層を
デポジットする。金属層の第２の部分に間隔の狭いリー
ド線が形成される。間隔の狭いリード線のリード線間隔
は最低リード線間隔の１．５倍以下である。低誘電率材
料を間隔の狭いリード線の間にデポジットする。低誘電
率材料は、金属リード線の間の領域で３未満の誘電率を
持たせる。第２の構造誘電体層が低誘電率材料及び間隔
の狭いリード線の上にデポジットされる。
【０００９】この発明の別の実施例では、基板の上に金
属層をデポジットする。金属層は第１の部分及び第２の
部分を有する。エッチ・ストッパ誘電体層を金属層の上
にデポジットし、エッチ・ストッパ誘電体層の上にレジ
スト層をデポジットする。レジスト層をパターンぎめし
て、導体パターンを形成する。レジスト層を取り去り、
エッチ・ストッパ誘電体層及び金属層をエッチングし
て、金属リード線を形成する。この時、間隔の広いリー
ド線が金属層の第１の部分に形成される。第１の構造誘
電体層が間隔の広いリード線の上にデポジットされる。
低誘電率材料が間隔の狭いリード線の間にデポジットさ
れる。第２の構造誘電体層を低誘電率材料及び間隔の狭
いリード線の上にデポジットする。
【００１０】別の実施例では、第１の部分及び第２の部
分を持つ基板を有する半導体装置構造を提供する。基板
の第１の部分の上に間隔の広いリード線が形成され、第
１の構造誘電体層が間隔の広いリード線の間に設けられ
る。基板の第２の部分に間隔の狭いリード線が形成さ
れ、低誘電率材料が間隔の狭いリード線の間にある。第
２の構造誘電体層が低誘電率材料及び間隔の狭いリード
線の上に配置される。
【００１１】この発明の利点は、必要な所だけ、即ち間
隔の狭いリード線を持つ区域にだけ、構造的に弱い低誘
電率材料を配置することにより、構造的な強度を改善し
たことである。
【００１２】この発明の別の利点は、間隔の狭い金属リ
ード線のフリンジ静電容量を減少したことである。第１
の構造誘電体層又はエッチ・ストッパ誘電体層が金属リ
ード線の上にあり、その結果、間隔の狭い金属リード線
の上にある低誘電率材料の高さが高くなる。これによっ
て低誘電率材料が金属リード線の頂部を越えて伸びるこ
とができ、プロセスの余裕を増やす。
【００１３】この発明の別の利点は、下側にある金属リ
ード線に対するバイアを構造的に丈夫で品質の高い誘電
体材料の中に形成することができ、その為、従来のバイ
ア形成方法を利用することができることである。
【００１４】図面は、この出願の一体の一部分であっ
て、明細書と一緒に考慮されるべきであるが、特に断ら
ない限り、図面全体に亘って、同様な部分には同じ参照
数字及び記号を用いている。
【００１５】
【実施例】次に現在好ましいと考えられる実施例のつく
り方及び使い方を詳しく説明する。然し、この発明が、
広い範囲の種々の具体的な場合に実施することのできる
多くの応用の利く発明概念を持つことを承知されたい。
こゝで説明する特定の実施例は、この発明をつくり並び
に利用する具体的な方法を例示するにすぎず、この発明
の範囲を制限するものではない。
【００１６】次に製造方法を含めて、幾つかの好ましい
実施例及び別の実施例を説明する。特に断らない限り、
図面全体に亘って対応する参照数字及び記号は対応する
部分を指す。下記の表１及び表２は実施例及び図面に表
われる要素をまとめたものである。
【００１７】
【表１】
【表２】 図１−３はこの発明の第１の実施例を示す。図１Ａは半
導体ウェーハ１０を示す。ウェーハは基板１２を持ち、
これは例えば周知のようなトランジスタ、ダイオード及
びその他の半導体素子（図に示していない）を含んでい
てよい。半導体ウェーハ１０は金属層をも持つことがあ
る。金属層１４が基板１２の上にデポジットされてい
る。金属層１４は、例えばアルミニウム合金又はチタン
−タングステン／アルミニウム合金の２重層であり、典
形的な厚さは０．５乃至２μｍである。この発明では、
金属層１４が２つの部分に分割されており、第１の部分
１５には間隔の広いリード線が形成され、第２の部分１
７には間隔の狭いリード線が形成される。
【００１８】図１Ｂは金属層１４の上にデポジットされ
た第１のレジスト層２０を示す。その後、第１のレティ
クル２２を持つ予定のパターンでウェーハをマスクす
る。第１のレティクル２２は、間隔の広いリード線１６
だけがパターンぎめされる様な形になっている。金属層
１４の内、最終的には間隔の狭いリード線になる区域
（金属層１４の第２の部分１７）は、この時にはパター
ンぎめされない。第１のレジスト層２０の覆われなくな
った部分が、図１Ｂに示す様に露出する。第１のレジス
ト層２０の露出部分２４を現像し、その後除去する。次
に、金属層１４をエッチングして、図１Ｃに示すように
間隔の広いリード線１６を形成する。間隔の広いリード
線１６は、典形的には間隔の縦横比が１未満であってよ
い。（間隔の縦横比はリード線の間のスペースに比較し
た、即ち、それで除した金属リード線の高さである。）
一般的に、間隔の広いリード線１６は、リード線の間の
最低間隔の典形的には１．５倍の距離又はそれ以上離れ
ている。間隔の広いリード線１６の間のスペースは、過
度の容量効果を防ぐのに十分であり、この為、隔離の為
に低誘電率材料を必要としない。その後、第１のレジス
ト層２０を剥がすと、図１Ｄに示す構造になる。この点
で、間隔の広いリード線１６が形成されており、間隔の
狭いリード線が後で形成される金属層１４の第２の部分
１７はエッチングされないまゝである。
【００１９】次に、図２Ａに示す様に、第１の構造誘電
体層２６が金属層１４の上にデポジットされる。この誘
電体材料は、その下にある金属の形状と同様なパターン
で流動して、波形又は隆起を形成することができ、典形
的には、金属層１４及び間隔の広い金属リード線１６の
上の厚さが０．２５乃至２μｍである。次に、第１の構
造誘電体層１６は図２Ｂに示す様に平面化、好ましくは
ＣＭＰ（化学的−機械的な研磨）によって大域平面化す
ることができる。第２のレジスト層２８を第１の構造誘
電体層２６の上にデポジットする。次に、間隔の狭いリ
ード線１８に対するパターンを持つ第２のレティクル３
０をウェーハ１０の上に配置する。第２のレジスト層２
８の内、覆われなくなった部分が図２Ｃに示す様に露出
する。第２のレジスト層２８の露出部分３２を現像し、
その後除去する。次に、第１の構造誘電体層２６及び金
属層１４を（一般的には２回の別々のエッチに分けて）
エッチングして、図２Ｄに示す様な間隔の狭いリード線
１８を形成する。例えば、ＣＨＦ3 ＲＩＥ（反応性イ
オン・エッチ）を使って、ＳｉＯ2 をエッチングするこ
とができ、その後、別個のエッチング・プロセスとし
て、ＢＣｌ3 を用いて金属層１４をエッチングすること
ができる。典形的には、間隔の狭いリード１８の間隔の
縦横比は、１より大きいか又は１に等しい様な範囲内で
ある。一般的には、間隔の狭いリード線１８が隔たる距
離は、典形的には１μｍ未満であり、この間隔は最低リ
ード線（導体）幅と同じにすることができる。リード線
の間のスペースは、かなりの寄生静電容量を持つ惧れが
ある程に詰まっており、この為、誘電体材料として低誘
電率材料を含む誘電体層にすると、この構造は有利であ
る。その後、第２のレジスト層２８を剥がすと、図３Ａ
に示す構造になる。この時点で、間隔の狭いリード線１
８が形成されている。次に、低誘電率材料３４をウェー
ハの上にデポジットし、図３Ｂに示す様に、間隔の狭い
リード線１８の間のスペースを途中まで又は完全に埋め
る。低誘電率材料３４は誘電率が小さい材料で構成され
ており、好ましくは約３未満の誘電率を持つパリレン又
はテフロンの様な重合体誘電体である。その後、低誘電
率材料３４は第１の誘電体層２６の頂部の高さまで又は
それより下まで除去する、例えば（考えられるのは調時
式エッチを用いて）エッチバックする。この実施例で
は、低誘電率材料３４は、間隔の狭い金属リード線１８
の頂部を下に通り越してエッチングしないことが好まし
い。低誘電率材料３４が、間隔の狭い金属リード線１８
の頂部より、金属リード線１８の厚さの３０−５０％に
等しい距離だけ上方にあって、間隔の狭い金属リード線
１８の隅及び頂部に於ける金属リード線１８の間のフリ
ンジ静電容量をなくし又は減少することが好ましい。フ
リンジ静電容量を減少することが、この実施例の利点で
あり、これは、間隔の狭い金属リード線１８の頂部を越
えて伸びていてよい低誘電体層３４の高さが高い結果で
ある。
【００２０】最後に、第２の構造誘電体層３６を図３Ｄ
に示す様に、間隔の広い及び間隔の狭い両方のリード線
（１６，１８）の上にデポジットする。第２の構造誘電
体層３６にはＰＥＴＥＯＳ（プラズマ強化テトラエトキ
シシラン）を使うことが好ましい。
【００２１】図４Ａはこの発明の第２の（別の）実施例
を示す。この場合、図３Ａに示した工程の後、不活性化
層３８が第１の構造誘電体層２６の露出部分並びに間隔
の狭い金属リード線１８の側壁の上に形成される。この
不活性化層３８は、金属リード線１８と低誘電率材料３
４の間の反応を防止する点で有利である。図３Ｂ乃至３
Ｄに示したこの後の工程を実施して、図４Ｂに示す構造
を形成する。
【００２２】次に、図５乃至６に示すこの発明の第３の
実施例を説明する。図５Ａは、半導体ウェーハ１０を示
しており、これは基板１２の上にデポジットされた金属
層１４を含む。この場合も、金属層１４は２つの部分に
分割されており、第１の部分１５では間隔の広いリード
線が形成され、第２の部分１７では間隔の狭いリード線
が形成される。エッチ・ストッパ誘電体層３９、例えば
誘電率の小さい有機の回転付着硝子（ＯＳＯＧ）が金属
層１４の上に適用される。第３の実施例の第１のレジス
ト層４６が次に金属層１４の上にデポジットされる。第
１のレジスト層４６はフォトレジストで構成することが
好ましいが、感光性ポリイミドの様なその他のレジスト
を使ってもよい。
【００２３】ウェーハ１０は、導体パターンを持つ第３
の実施例の第１のレティクル４４でマスクする。第１の
レティクル４４は、間隔の広い及び間隔の狭いリード線
の両方が同時にパターンぎめされる様な形になってい
る。第１のレジスト層４６の覆われなくなった部分が図
５Ｂに示す様に露出する。第１のレジスト層の露出部分
４８を現像して除去する。エッチ・ストッパ誘電体層３
９及び金属層１４が、典形的には別々の工程に分けてエ
ッチングされる（図５Ｃ）。第１のレジスト層４６を剥
がし、第１の構造誘電体層２６をウェーハ１０全体の上
にデポジットし、その後平面化することができる（図５
Ｄ）。第３の実施例の第２のレジスト層５０を適用し、
金属層１４の間隔の広いリード線１６が第２のレジスト
層５０で覆われたまゝでいる様なパターンで露出される
（図５Ｅ）。第３の実施例の第２のレジスト層５０は、
フォトレジストで構成することが好ましいが、感光性ポ
リイミドで構成してもよい。
【００２４】金属層１４の間隔の狭いリード線１８から
第１の構造誘電体層２６をエッチングする（図６Ａ）。
第３の実施例の第２のレジスト層５０をその後除去する
（図６Ｂ）。低誘電率材料３４をウェーハ１０全体の上
に適用し（図６Ｃ）、エッチ・ストッパ誘電体層３９の
頂部の高さ又はその下方までエッチバックする（図６
Ｄ）。エッチ・ストッパ誘電体層３９が、低誘電率誘電
体層３４のエッチャントに対するエッチ・ストッパとし
て作用する。最後に、第２の構造誘電体層３６を、間隔
の狭い金属リード線１８の上にあるエッチ・ストッパ誘
電体層３９、低誘電率材料３４、並びに場合によっては
第１の構造誘電体層２６の上に、図６Ｅに示す様にデポ
ジットする。
【００２５】典形的には、第３の実施例では、第１の構
造誘電体層２６及び第２の構造誘電体層３６は酸化物で
構成され、エッチ・ストッパ誘電体層３９は、３未満の
誘電率を持つ低誘電率ＯＳＯＧで構成される。しかし、
材料のこの他の組合せを使うことができる。例えば、エ
ッチ・ストッパ誘電体層３９を酸化物で構成し、第１及
び第２の構造誘電体層２６，３６は両方ともテフロン又
はパリレンにすることができる。後者の組合せは、エア
ロゲル又は乾膠体（xerogel ）で構成された低誘電率材
料３４との両立性が特によいことがある。
【００２６】図４Ａに示した別の実施例も第３の実施例
と組合せることができる。第３の実施例の第１のフォト
レジスト４６を（図５Ｃから）除去した後、不活性化層
３８を間隔の広い金属リード線１６及び間隔の狭い金属
リード線１８（図に示していない）の両方の側壁の上に
形成することができる。この不活性化層３８は、間隔の
狭い金属リード線１８と低誘電率材料３４の間の反応を
防止するので、間隔の狭い金属リード線１８にとって特
に有利である。
【００２７】図７Ａは、図１−３に示し、第１の実施例
で述べた様に、間隔の狭いリード線１８が形成される金
属層１４の部分１７に対するパターンの平面図である。
第１の金属パターン４０が金属層１４の第２の部分１７
を塞いで、この区域を第１のパターンぎめ工程から保護
する。第２の金属パターン４２は、第１の金属パターン
４０の縁を若干越えて伸びるエッチ線を持っていて、第
１のパターンぎめ工程及び第２のパターンぎめ工程の間
の整合外れに対して許容公差を持つことができる様にし
ている。これによって、その結果形成される金属層に於
ける短絡及び望ましくない金属が防止される。２つの金
属パターン４０，４２が出会う縁では、一杯の金属リー
ド線を形成するか又は全く形成しないかのどちらかにす
ることが重要である。
【００２８】間隔の狭いリード線が形成される区域を塞
ぐ少なくとも２つの別の方法を利用し得る。図７Ｂは、
間隔の広いリード線１６及び間隔の狭いリード線１８の
両方を含むリード線の部分を示している。１つの方法
は、図７Ｂの破線で示した囲みの中に示す様に、間隔の
狭いリード線の隣接部分だけをマスクすることである。
然し、１本の金属リード線の部分が２回の異なる工程で
形成されるので、この方法では（図５Ａ−５Ｅ及び図６
Ａ−６Ｅの方法を使わない限り）整合外れの問題が起こ
る惧れがある。この代わりに、図７Ｃに示す様に、少な
くとも間隔が狭い部分を持つリード線に対しては、リー
ド線全体を塞ぐことができる。これは、図７Ｂの方法で
起こり得る整合外れの問題を防止することができる。
【００２９】間隔の狭いリード線の間の隙間を低誘電率
材料で選択的に埋める為に、金属層内の間隔の広いリー
ド線及び間隔の狭いリード線の両方を形成するのに２工
程の金属エッチ方法を使うこの発明の方法は、従来の方
法に比べて、はっきりした利点を持つことができる。第
一に、構造的に弱い低誘電率材料が、その恩恵を受ける
区域に制限されている。低誘電率材料を必要としない区
域では、構造誘電体層がずっと強い支持作用をする。そ
の結果、全体として一層強い構造になり、（低誘電率材
料の伝熱性は一般的に不良であるから）伝熱能力も一層
よくなる。
【００３０】第二に、第１の実施例では余分のマスク工
程が必要であるが、一般的に整合は臨界的ではなく、例
えば間隔の狭いリード線ではリード線全体をふさぐこと
によって、それを避けることができる。
【００３１】第三に、第３の実施例は金属層全体を一度
にパターンぎめし、第１の実施例で起こり得る整合外れ
の問題をなくしている。間隔の広いリード線をマスクす
るレジストをパターンぎめするレティクルは、金属層に
存在しているレティクルから比較的容易に作成すること
ができる。この為、この実施例を実施する方が、現在の
プロセスの流れに一層容易に入り込み易いことがある。
【００３２】第四に、第１及び第２の実施例に於ける間
隔の狭いリード線１８の上にある第１の構造誘電体層２
６、及び第３の実施例に於ける間隔の狭いリード線１８
の上にあるエッチ・ストッパ誘電体層３９は、間隔の狭
いリード線１８の間のフリンジ静電容量を減少すると云
う別の利点を持っている。これらの誘電体層（２６，３
９）は、間隔の狭いリード線１８の間の低誘電率材料３
４の高さを高くすることができる様にして、低誘電率材
料が金属リード線の頂部を越えて伸びられる様にする。
これがプロセスの余裕を増大する。
【００３３】この発明の第五の利点は、下側にある金属
リード線に対するバイアを構造的に丈夫で品質の高い誘
電体（第１及び第２の実施例では、間隔の狭いリード線
１８の上にある第１の構造誘電体層２６、そして第３の
実施例では間隔の狭いリード線１８の上にあるエッチ・
ストッパ誘電体層３９）の中に形成することができるの
で、従来のバイア形成方法を利用することができること
である。
【００３４】この発明を実施例について説明したが、こ
の説明はこの発明を制約する意味に解してはならない。
以上の説明から、当業者には、実施例の種々の変更や組
合せ並びにこの発明のその他の実施例も容易に考えられ
よう。従って、特許請求の範囲の記載が、この様な全て
の変更又はその他の実施例を包括するものであることを
承知されたい。
【００３５】さらに以下の項目を開示する。
【００３６】（１） 基板を持つ半導体ウェーハの上の
金属層をパターンぎめする方法に於て、前記基板の上に
第１の部分及び第２の部分を持つ金属層をデポジット
し、その後、前記金属層の前記第１の部分に間隔の広い
リード線を形成し、該間隔の広いリード線はリード線の
間隔が最低リード線間隔の１．５倍を越えており、少な
くとも前記間隔の広いリード線の上に第１の構造誘電体
層をデポジットすると共に、前記金属層の前記第２の部
分に間隔の狭いリード線の少なくとも隣接部分を形成
し、該間隔の狭いリード線のリード線間隔は前記最低リ
ード線間隔の１．５倍以下であり、その後、少なくとも
前記間隔の狭いリード線の間に低誘電率材料をデポジッ
トし、該低誘電率材料は少なくとも２つの間隔の狭い金
属リード線の間の領域で３未満の誘電率を持ち、その
後、少なくとも前記低誘電率材料及び前記間隔の狭いリ
ード線の上に第２の構造誘電体層をデポジットする工程
を含む方法。
【００３７】（２） 請求項１記載の方法に於て、前記
金属層の前記第２の部分に間隔の狭いリード線の少なく
とも隣接部分を形成することが、少なくとも前記間隔の
広いリード線の上に第１の構造誘電体層をデポジットす
る前に行なわれる方法。
【００３８】（３） 請求項１記載の方法に於て、前記
間隔の広いリード線及び間隔の狭いリード線の両方を形
成し、その後前記第１の構造誘電体層をデポジットする
ことを含む方法。
【００３９】（４） 請求項１記載の方法に於て、前記
間隔の広いリード線を形成する工程の間に、前記間隔の
狭いリード線の隣接部分だけが形成される方法。
【００４０】（５） 請求項１記載の方法に於て、間隔
の狭いリード線の全部が前記間隔の狭いリード線を形成
する工程の間に形成される方法。
【００４１】（６） 請求項１記載の方法に於て、第１
の構造誘電体層をデポジットする工程の後に、前記第１
の構造誘電体層を平面化する工程を含む方法。
【００４２】（７） 請求項１記載の方法に於て、金属
層をデポジットする前記工程の後に、前記金属層の上に
エッチ・ストッパ誘電体層をデポジットし、該エッチ・
ストッパ誘電体層をパターンぎめし、前記金属層の前記
第２の部分を覆う逐次的な工程を含み、更に、前記間隔
の狭いリード線を形成する工程の前に、前記金属層の前
記第２の部分が露われる様にする工程を含む方法。
【００４３】（８） 請求項１記載の方法に於て、更
に、金属層をデポジットする前記工程の後に、前記金属
層の前記第２の部分を覆い、該金属層の前記第１の部分
をパターンぎめする逐次的な工程を含み、更に、前記間
隔の広いリード線を形成する工程の後に、前記金属層の
前記第２の部分が露われる様にする工程を含み、更に、
第１の構造誘電体層をデポジットする工程の後に、前記
金属層の前記第１の部分を覆い、前記金属層の前記第２
の部分をパターンぎめする逐次的な工程を含み、更に、
前記間隔の狭いリード線の少なくとも隣接部分を形成す
る工程の後に、前記金属層の前記第１の部分が露われる
様にする工程を含む方法。
【００４４】（９） 基板を持つ半導体ウェーハの上の
金属層をパターンぎめする方法に於て、基板の上に第１
の部分及び第２の部分を持つ金属層をデポジットし、該
金属層の上にエッチ・ストッパ誘電体層をデポジット
し、該エッチ・ストッパ誘電体層の上にレジスト層をデ
ポジットし、該レジスト層をパターンぎめして導体パタ
ーンを形成し、前記エッチ・ストッパ誘電体層及び前記
金属をエッチングして金属リード線を形成し、該金属リ
ード線は、当該間隔の広いリード線の間隔が最低リード
線間隔の１．５倍より大きい様な前記金属層の前記第１
の部分にある間隔の広いリード線を持つと共に、当該間
隔の狭いリード線の間隔が最低リード線間隔の１．５倍
以下である様な前記金属層の前記第２の部分にある間隔
の狭いリード線を持っており、少なくとも前記間隔の広
いリード線の上に第１の構造誘電体層をデポジットし、
少なくとも前記間隔の狭いリード線の間に低誘電率材料
をデポジットし、該低誘電率材料は少なくとも２つの金
属リード線の間の領域で３未満の誘電率を持ち、少なく
とも前記低誘電率材料及び前記間隔の狭いリード線の上
に第２の構造誘電体層をデポジットする工程を含む方
法。
【００４５】（１０） 請求項９記載の方法に於て、前
記低誘電率材料が、前記間隔の狭いリード線に隣接する
区域で前記エッチ・ストッパ誘電体層の間にもデポジッ
トされる方法。
【００４６】（１１） 請求項９記載の方法に於て、更
に、第１の構造誘電体層をデポジットする工程の後に、
前記第１の構造誘電体層を平面化する工程を含む方法。
【００４７】（１２） 第１の部分及び第２の部分を持
つ基板と、該基板の前記第１の部分の上に形成されてい
て、最低リード線間隔の１．５倍を越える間隔を持つ間
隔の広いリード線と、該間隔の広いリード線の間にある
第１の構造誘電体層と、前記基板の前記第２の部分の上
に形成されていて、最低リード線間隔の１．５倍以下の
間隔を持つ間隔の狭いリード線と、前記間隔の狭いリー
ド線の部分の内、少なくとも別のリード線から最低リー
ド線間隔の１．５倍未満の所にある部分の間にあって、
少なくとも２つの金属リード線の間の領域で３未満の誘
電率を持たせる低誘電率材料と、少なくとも前記低誘電
率材料及び前記間隔の狭いリード線の上にある第２の構
造誘電体層とを有する半導体装置。
【００４８】（１３） 請求項１２記載の半導体装置に
於て、前記第１の構造誘電体層が前記間隔の狭いリード
線の上にもあって、この為、前記低誘電率材料が前記間
隔の狭いリード線の高さ全体に亘って伸びている半導体
装置。
【００４９】（１４） 請求項１２記載の半導体装置に
於て、前記間隔の狭いリード線の隣接部分だけが前記基
板の前記第２の部分の上に形成されている半導体装置。
【００５０】（１５） 請求項１２記載の半導体装置に
於て、前記間隔の狭いリード線の全部が前記基板の前記
第２の部分の上に形成されている半導体装置。
【００５１】（１６） 望ましくない静電容量を減らす
為に、間隔の狭いリード線の間に低誘電率材料を持つと
共に、静電容量がそれ程問題とならない間隔の広いリー
ド線の間には構造的に更に丈夫な誘電体を持つ半導体装
置と方法を説明した。金属層１４が第１の部分１５及び
第２の部分１７を持ち、この金属層が半導体ウェーハ１
０の基板１２の上にデポジットされる。間隔の広いリー
ド線１６が金属層１４の第１の部分１５に形成され、少
なくとも間隔の広いリード線の上に第１の構造誘電体層
２６がデポジットされる。間隔の狭いリード線１８が金
属層１４の第２の部分１７に形成され、低誘電率材料３
４が間隔の狭いリード線１８の間にデポジットされる。
第２の構造誘電体層３６が少なくとも低誘電率材料３４
及び間隔の狭いリード線１８の上にデポジットされる。
この発明の利点は、構造的に弱い低誘電率材料を必要と
する所だけに、即ち、間隔の狭いリード線を持つ区域に
配置することにより、構造的な強度を改善したことであ
る。
【図面の簡単な説明】
【図１】半導体装置の一部分の断面図で、この発明の第
１の実施例を典形的な装置に適用した場合の幾つかの工
程を例示している。
【図２】半導体装置の一部分の断面図で、この発明の第
１の実施例を典形的な装置に適用した場合の幾つかの工
程を例示している。
【図３】半導体装置の一部分の断面図で、この発明の第
１の実施例を典形的な装置に適用した場合の幾つかの工
程を例示している。
【図４】図１−３に示した第１の実施例に、間隔が狭い
金属リード線の上にデポジットした不活性化層を追加す
ると云う特徴を持つ第２の実施例の断面図。
【図５】半導体装置の一部分の断面図で、この発明の第
３の実施例を典形的な装置に適用した場合の幾つかの工
程を例示している。
【図６】半導体装置の一部分の断面図で、この発明の第
３の実施例を典形的な装置に適用した場合の幾つかの工
程を例示している。
【図７】ウェーハと金属層に対する考えられるパターン
ぎめ形式を示す平面図。
【符号の説明】
１２ 基板 １４ 金属層 １５ 第１の部分 １６ 間隔の広いリード線 １７ 第２の部分 １８ 間隔の狭いリード線 ２６ 第１の構造誘電体層 ３４ 低誘電率材料 ３６ 第２の構造誘電体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板を持つ半導体ウェーハの上の金属層
    をパターンぎめする方法に於て、前記基板の上に第１の
    部分及び第２の部分を持つ金属層をデポジットし、その
    後、前記金属層の前記第１の部分に間隔の広いリード線
    を形成し、該間隔の広いリード線はリード線の間隔が最
    低リード線間隔の１．５倍を越えており、少なくとも前
    記間隔の広いリード線の上に第１の構造誘電体層をデポ
    ジットすると共に、前記金属層の前記第２の部分に間隔
    の狭いリード線の少なくとも隣接部分を形成し、該間隔
    の狭いリード線のリード線間隔は前記最低リード線間隔
    の１．５倍以下であり、その後、少なくとも前記間隔の
    狭いリード線の間に低誘電率材料をデポジットし、該低
    誘電率材料は少なくとも２つの間隔の狭い金属リード線
    の間の領域で３未満の誘電率を持ち、その後、少なくと
    も前記低誘電率材料及び前記間隔の狭いリード線の上に
    第２の構造誘電体層をデポジットする工程を含む方法。
  2. 【請求項２】 第１の部分及び第２の部分を持つ基板
    と、該基板の前記第１の部分の上に形成されていて、最
    低リード線間隔の１．５倍を越える間隔を持つ間隔の広
    いリード線と、該間隔の広いリード線の間にある第１の
    構造誘電体層と、前記基板の前記第２の部分の上に形成
    されていて、最低リード線間隔の１．５倍以下の間隔を
    持つ間隔の狭いリード線と、前記間隔の狭いリード線の
    部分の内、少なくとも別のリード線から最低リード線間
    隔の１．５倍未満の所にある部分の間にあって、少なく
    とも２つの金属リード線の間の領域で３未満の誘電率を
    持たせる低誘電率材料と、少なくとも前記低誘電率材料
    及び前記間隔の狭いリード線の上にある第２の構造誘電
    体層とを有する半導体装置。
JP7130747A 1994-05-27 1995-05-29 金属層をパターンぎめする方法 Pending JPH0864598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25014294A 1994-05-27 1994-05-27
US250142 1994-05-27

Publications (1)

Publication Number Publication Date
JPH0864598A true JPH0864598A (ja) 1996-03-08

Family

ID=22946465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7130747A Pending JPH0864598A (ja) 1994-05-27 1995-05-29 金属層をパターンぎめする方法

Country Status (6)

Country Link
US (3) US5751066A (ja)
EP (1) EP0689246B1 (ja)
JP (1) JPH0864598A (ja)
KR (1) KR950034755A (ja)
DE (1) DE69531571T2 (ja)
TW (1) TW291586B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498398B1 (en) 1996-12-25 2002-12-24 Nec Corporation Semiconductor device having through holes selectively through isolation material covering wirings that are relatively far apart
JP2012114483A (ja) * 2012-03-23 2012-06-14 Fujitsu Ltd 半導体装置及びその製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014234B2 (ja) * 1994-05-27 2007-11-28 テキサス インスツルメンツ インコーポレイテツド 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
JPH0855913A (ja) * 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
US5960316A (en) * 1997-03-31 1999-09-28 Intel Corporation Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
US6010957A (en) * 1997-06-25 2000-01-04 Advanced Micro Devices Semiconductor device having tapered conductive lines and fabrication thereof
JPH1140665A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体集積回路およびその製造方法
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US5977635A (en) * 1997-09-29 1999-11-02 Siemens Aktiengesellschaft Multi-level conductive structure including low capacitance material
US6117763A (en) * 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
TW337608B (en) * 1997-10-29 1998-08-01 United Microelectronics Corp Process for producing unlanded via
US5990558A (en) * 1997-12-18 1999-11-23 Advanced Micro Devices, Inc. Reduced cracking in gap filling dielectrics
US5994221A (en) * 1998-01-30 1999-11-30 Lucent Technologies Inc. Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects
US6614097B1 (en) 1998-09-30 2003-09-02 Lsi Logic Corporation Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device
US6777320B1 (en) * 1998-11-13 2004-08-17 Intel Corporation In-plane on-chip decoupling capacitors and method for making same
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
US6090724A (en) * 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6181011B1 (en) * 1998-12-29 2001-01-30 Kawasaki Steel Corporation Method of controlling critical dimension of features in integrated circuits (ICS), ICS formed by the method, and systems utilizing same
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6469390B2 (en) 1999-01-26 2002-10-22 Agere Systems Guardian Corp. Device comprising thermally stable, low dielectric constant material
US6486051B1 (en) * 1999-03-17 2002-11-26 Intel Corporation Method for relieving bond stress in an under-bond-pad resistor
FR2803093B1 (fr) * 1999-12-24 2002-11-29 St Microelectronics Sa Procede de realisation d'interconnexions metalliques isolees dans des circuits integres
FR2803092B1 (fr) * 1999-12-24 2002-11-29 St Microelectronics Sa Procede de realisation d'interconnexions metalliques isolees dans des circuits integres
US6313538B1 (en) * 2000-01-21 2001-11-06 Advanced Micro Devices, Inc. Semiconductor device with partial passivation layer
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6166420A (en) * 2000-03-16 2000-12-26 International Business Machines Corporation Method and structure of high and low K buried oxide for SoI technology
US6335261B1 (en) 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
DE10059935A1 (de) * 2000-11-28 2002-06-06 Infineon Technologies Ag Dicht gepackte Halbleiterstruktur und Verfahren zum Herstellen einer solchen
US6358845B1 (en) * 2001-03-16 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming inter metal dielectric
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US7067440B1 (en) 2001-08-24 2006-06-27 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US6794290B1 (en) 2001-12-03 2004-09-21 Novellus Systems, Inc. Method of chemical modification of structure topography
US7042092B1 (en) * 2001-12-05 2006-05-09 National Semiconductor Corporation Multilevel metal interconnect and method of forming the interconnect with capacitive structures that adjust the capacitance of the interconnect
JP3775354B2 (ja) * 2002-06-20 2006-05-17 松下電器産業株式会社 半導体装置およびその製造方法
US7122485B1 (en) 2002-12-09 2006-10-17 Novellus Systems, Inc. Deposition profile modification through process chemistry
JP3802002B2 (ja) * 2003-03-27 2006-07-26 三星電子株式会社 半導体装置の製造方法
US20040248400A1 (en) * 2003-06-09 2004-12-09 Kim Sun-Oo Composite low-k dielectric structure
US7078312B1 (en) 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US7163896B1 (en) 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7176039B1 (en) 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7381451B1 (en) 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
US20090200539A1 (en) * 2008-02-08 2009-08-13 Pengfei Qi Composite Nanorod-Based Structures for Generating Electricity
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
WO2010118321A2 (en) * 2009-04-10 2010-10-14 Clean Cell International Inc. Composite nanorod-based structures for generating electricity
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442137A (en) * 1982-03-18 1984-04-10 International Business Machines Corporation Maskless coating of metallurgical features of a dielectric substrate
US4584079A (en) * 1983-10-11 1986-04-22 Honeywell Inc. Step shape tailoring by phase angle variation RF bias sputtering
DE3637513A1 (de) * 1986-11-04 1988-05-11 Semikron Elektronik Gmbh Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
SE8704588D0 (sv) * 1987-06-17 1987-11-20 Bioboat Ab Contamination removal process
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JPH0289346A (ja) * 1988-09-27 1990-03-29 Toshiba Corp 半導体装置及びその製造方法
JPH0793354B2 (ja) * 1988-11-28 1995-10-09 株式会社東芝 半導体装置の製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH0316223A (ja) * 1989-06-14 1991-01-24 Matsushita Electron Corp 半導体装置の製造方法
US5013691A (en) * 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
JP2825112B2 (ja) * 1992-04-22 1998-11-18 日本電気株式会社 半導体装置
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
US5278103A (en) * 1993-02-26 1994-01-11 Lsi Logic Corporation Method for the controlled formation of voids in doped glass dielectric films
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498398B1 (en) 1996-12-25 2002-12-24 Nec Corporation Semiconductor device having through holes selectively through isolation material covering wirings that are relatively far apart
JP2012114483A (ja) * 2012-03-23 2012-06-14 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR950034755A (ja) 1995-12-28
US5728628A (en) 1998-03-17
DE69531571D1 (de) 2003-10-02
TW291586B (ja) 1996-11-21
DE69531571T2 (de) 2004-04-08
EP0689246B1 (en) 2003-08-27
US5751066A (en) 1998-05-12
EP0689246A1 (en) 1995-12-27
US5789818A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
JPH0864598A (ja) 金属層をパターンぎめする方法
KR100373804B1 (ko) 서브미크론상호연결의선택적간극충진을위한2단계마스킹방법
US5663599A (en) Metal layout pattern for improved passivation layer coverage
US6140238A (en) Self-aligned copper interconnect structure and method of manufacturing same
EP0851471B1 (en) Fabrication process for semiconductor device with two insulators of different dielectric constant
JP3694394B2 (ja) 半導体装置を形成する方法
US5985762A (en) Method of forming a self-aligned copper diffusion barrier in vias
EP0667036B1 (en) Chip interconnection having a breathable etch stop layer
US6350672B1 (en) Interconnect structure with gas dielectric compatible with unlanded vias
US6011311A (en) Multilevel interconnect structure for integrated circuits
US20020182874A1 (en) Method for forming hybrid low-k film stack to avoid thermal stress effect
JP2003514397A (ja) 自己整合されたビア構造における空隙誘電体
US5792705A (en) Optimized planarization process for SOG filled vias
KR0179289B1 (ko) 금속배선 형성방법
US6495448B1 (en) Dual damascene process
JPH0697302A (ja) 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法
US6774031B2 (en) Method of forming dual-damascene structure
US5880030A (en) Unlanded via structure and method for making same
US6362527B1 (en) Borderless vias on bottom metal
JP3448025B2 (ja) 半導体装置の製造方法
US6107686A (en) Interlevel dielectric structure
US6162722A (en) Unlanded via process
US6248252B1 (en) Method of fabricating sub-micron metal lines
JPH11238797A (ja) 集積回路内のメタルインターコネクションの製造法
GB2330001A (en) Multilevel interconnect with air dielectric

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050525

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051028