JPH0855913A - サブミクロン相互接続の選択的空隙充填方法 - Google Patents
サブミクロン相互接続の選択的空隙充填方法Info
- Publication number
- JPH0855913A JPH0855913A JP7139505A JP13950595A JPH0855913A JP H0855913 A JPH0855913 A JP H0855913A JP 7139505 A JP7139505 A JP 7139505A JP 13950595 A JP13950595 A JP 13950595A JP H0855913 A JPH0855913 A JP H0855913A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- layer
- spaced
- spaced leads
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000011049 filling Methods 0.000 title description 3
- 239000011800 void material Substances 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims description 41
- 230000008021 deposition Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract description 18
- 235000012431 wafers Nutrition 0.000 description 26
- 238000000059 patterning Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000052 poly(p-xylylene) Polymers 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 間隔の狭いリード間に不必要な容量を低減化
するための低誘電率材料を有し、容量が重大な問題とな
らない場所の間隔の広いリード間には構造的により強度
の高い誘電層を有する半導体デバイスおよびその方法。 【構成】 半導体ウエハ１０の基板１２上へ第１領域１
５と第２領域１７とを有する金属層１４が堆積され、金
属層上へ絶縁層３９が堆積され、絶縁層は間隔の広いリ
ードと間隔の狭いリードとを含む導体パターンにパター
ニングされる。間隔の広いリード１６が金属層１４の第
１領域１５中に形成され、間隔の狭いリード１８の少な
くとも隣接部分が金属層１４の第２領域１７中に形成さ
れる。間隔の狭いリード１８の隣接部分間に低誘電率材
料３４が堆積され、少なくとも間隔の広いリード間に構
造的誘電層が堆積される。低誘電率材料は３よりも小さ
い誘電率を有する材料である。
するための低誘電率材料を有し、容量が重大な問題とな
らない場所の間隔の広いリード間には構造的により強度
の高い誘電層を有する半導体デバイスおよびその方法。 【構成】 半導体ウエハ１０の基板１２上へ第１領域１
５と第２領域１７とを有する金属層１４が堆積され、金
属層上へ絶縁層３９が堆積され、絶縁層は間隔の広いリ
ードと間隔の狭いリードとを含む導体パターンにパター
ニングされる。間隔の広いリード１６が金属層１４の第
１領域１５中に形成され、間隔の狭いリード１８の少な
くとも隣接部分が金属層１４の第２領域１７中に形成さ
れる。間隔の狭いリード１８の隣接部分間に低誘電率材
料３４が堆積され、少なくとも間隔の広いリード間に構
造的誘電層が堆積される。低誘電率材料は３よりも小さ
い誘電率を有する材料である。
Description
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイス製
造に関するものであり、更に詳細にはリード線間に低誘
電率材料とサブミクロンの間隔とを有する金属相互接続
層のパターニングに関する。
造に関するものであり、更に詳細にはリード線間に低誘
電率材料とサブミクロンの間隔とを有する金属相互接続
層のパターニングに関する。
【０００２】
【従来の技術】半導体は、ラジオおよびテレビを含む電
子応用のための集積回路に幅広く用いられている。その
ような集積回路は単結晶シリコンの中に作製された多数
のトランジスタを使用するのが一般的である。現在で
は、多くの集積回路で相互接続のために多重レベルの金
属配線が使用されている。形状寸法が縮小し、機能密度
が向上するにつれて、多重レベル金属配線系でのＲＣ時
定数を小さくすることが不可欠となっている。
子応用のための集積回路に幅広く用いられている。その
ような集積回路は単結晶シリコンの中に作製された多数
のトランジスタを使用するのが一般的である。現在で
は、多くの集積回路で相互接続のために多重レベルの金
属配線が使用されている。形状寸法が縮小し、機能密度
が向上するにつれて、多重レベル金属配線系でのＲＣ時
定数を小さくすることが不可欠となっている。
【０００３】
【発明の概要】過去において金属線を互いに絶縁するた
めに用いられてきた典型的な材料は二酸化シリコンであ
るが、最近はＲＣ時定数を減らすために低誘電率の材料
を使用する傾向にある。多くの場合、低誘電率絶縁体と
して用いられるものは、純粋なポリマー（例えば、パリ
レン、テフロン、ポリイミド）か、有機スピンオンガラ
ス（ＯＳＯＧ、例えば、シルセスキオキサン（ｓｉｌｓ
ｅｓｑｕｉｏｘａｎｅ）またはシロキサンガラス）であ
る。これらの低誘電率材料の構造的な強度および／また
は機械的な安定度は、特に高温（４００℃よりも高温）
において今日のプロセス中に用いられた場合、二酸化シ
リコンよりも大幅に劣る。
めに用いられてきた典型的な材料は二酸化シリコンであ
るが、最近はＲＣ時定数を減らすために低誘電率の材料
を使用する傾向にある。多くの場合、低誘電率絶縁体と
して用いられるものは、純粋なポリマー（例えば、パリ
レン、テフロン、ポリイミド）か、有機スピンオンガラ
ス（ＯＳＯＧ、例えば、シルセスキオキサン（ｓｉｌｓ
ｅｓｑｕｉｏｘａｎｅ）またはシロキサンガラス）であ
る。これらの低誘電率材料の構造的な強度および／また
は機械的な安定度は、特に高温（４００℃よりも高温）
において今日のプロセス中に用いられた場合、二酸化シ
リコンよりも大幅に劣る。
【０００４】従って、半導体工業分野に低誘電率材料を
使用するためには、半導体ウエハ上の相互接続の構造的
なサポートを強化する方法が必要となる。ここに開示す
る半導体デバイスと方法とは、新規なやり方で以てこの
問題を解決する。低誘電率材料は間隔の狭いリードを有
するエリアのみに使用され、間隔の狭いリード間の不必
要な容量を低減化しながら、しかもその他の場所には従
来の誘電材料が使用されるため、構造的なサポート強度
は保たれる。
使用するためには、半導体ウエハ上の相互接続の構造的
なサポートを強化する方法が必要となる。ここに開示す
る半導体デバイスと方法とは、新規なやり方で以てこの
問題を解決する。低誘電率材料は間隔の狭いリードを有
するエリアのみに使用され、間隔の狭いリード間の不必
要な容量を低減化しながら、しかもその他の場所には従
来の誘電材料が使用されるため、構造的なサポート強度
は保たれる。
【０００５】本発明の１つの好適実施例は、半導体ウエ
ハの基板上へ、第１領域と第２領域とを有する金属層を
堆積させることを含む。この金属層の上へ絶縁層が堆積
され、絶縁層は間隔の広いリードと間隔の狭いリードと
を含む導体パターンにパターニングされる。最小リード
間隔の１個半よりも大きい距離を隔てられたリードを有
する間隔の広いリードが金属層の第１領域中に形成され
る。最小リード間隔の１個半に等しいかそれよりも小さ
い距離を隔てられたリードを有する間隔の狭いリードの
少なくとも隣接部分が金属層の第２領域中に形成され
る。間隔の狭いリードの隣接部分間に低誘電率材料が堆
積される。少なくとも間隔の広いリード間に構造的誘電
層が堆積される。低誘電率材料とは３よりも小さい誘電
率を有する材料を指す。
ハの基板上へ、第１領域と第２領域とを有する金属層を
堆積させることを含む。この金属層の上へ絶縁層が堆積
され、絶縁層は間隔の広いリードと間隔の狭いリードと
を含む導体パターンにパターニングされる。最小リード
間隔の１個半よりも大きい距離を隔てられたリードを有
する間隔の広いリードが金属層の第１領域中に形成され
る。最小リード間隔の１個半に等しいかそれよりも小さ
い距離を隔てられたリードを有する間隔の狭いリードの
少なくとも隣接部分が金属層の第２領域中に形成され
る。間隔の狭いリードの隣接部分間に低誘電率材料が堆
積される。少なくとも間隔の広いリード間に構造的誘電
層が堆積される。低誘電率材料とは３よりも小さい誘電
率を有する材料を指す。
【０００６】本発明の別の１つの実施例は基板上へ金属
層を堆積させることを含む。この金属層は第１領域と第
２領域とを有する。金属層の上へ絶縁層が堆積され、絶
縁層の上へはレジスト層が堆積される。レジスト層は、
間隔の広いリードと間隔の狭いリードとを含む導体パタ
ーンを絶縁層上へ形成するようにパターニングされる。
レジスト層は除去される。次に、ウエハはエッチされ、
金属層の第１領域中には少なくとも間隔の広いリード
が、そして金属層の第２領域中には間隔の狭いリードの
少なくとも隣接部分が形成される。間隔の狭いリードの
少なくとも隣接部分間に低誘電率材料が堆積される。次
に、少なくとも間隔の広いリード間に構造的誘電層が堆
積される。
層を堆積させることを含む。この金属層は第１領域と第
２領域とを有する。金属層の上へ絶縁層が堆積され、絶
縁層の上へはレジスト層が堆積される。レジスト層は、
間隔の広いリードと間隔の狭いリードとを含む導体パタ
ーンを絶縁層上へ形成するようにパターニングされる。
レジスト層は除去される。次に、ウエハはエッチされ、
金属層の第１領域中には少なくとも間隔の広いリード
が、そして金属層の第２領域中には間隔の狭いリードの
少なくとも隣接部分が形成される。間隔の狭いリードの
少なくとも隣接部分間に低誘電率材料が堆積される。次
に、少なくとも間隔の広いリード間に構造的誘電層が堆
積される。
【０００７】本発明の更に別の１つの実施例は基板上へ
第１領域と第２領域とを有する金属層を堆積させること
を含む。金属層上へ絶縁層が堆積され、絶縁層上へは第
１のレジストが堆積される。第１レジストは絶縁層上へ
導体パターンを形成するようにパターニングされ、この
第１レジストは除去される。金属層の第２領域が第２レ
ジストで覆われる。金属層の第１領域はエッチされて間
隔の広いリードが形成される。少なくとも間隔の広いリ
ード上へ第１の構造的誘電層が堆積される。第２レジス
トが除去されて、金属層の第２領域が露出される。金属
層の第２領域がエッチされて、金属層の第２領域中に間
隔の狭いリードの少なくとも隣接部分が形成される。少
なくとも間隔の狭いリード間に低誘電率材料が堆積され
る。少なくとも間隔の広いリードを覆って第２の構造的
誘電層が堆積される。
第１領域と第２領域とを有する金属層を堆積させること
を含む。金属層上へ絶縁層が堆積され、絶縁層上へは第
１のレジストが堆積される。第１レジストは絶縁層上へ
導体パターンを形成するようにパターニングされ、この
第１レジストは除去される。金属層の第２領域が第２レ
ジストで覆われる。金属層の第１領域はエッチされて間
隔の広いリードが形成される。少なくとも間隔の広いリ
ード上へ第１の構造的誘電層が堆積される。第２レジス
トが除去されて、金属層の第２領域が露出される。金属
層の第２領域がエッチされて、金属層の第２領域中に間
隔の狭いリードの少なくとも隣接部分が形成される。少
なくとも間隔の狭いリード間に低誘電率材料が堆積され
る。少なくとも間隔の広いリードを覆って第２の構造的
誘電層が堆積される。
【０００８】更に別の１つの実施例は、第１領域と第２
領域とを有する基板を含む半導体デバイスを含む。前記
基板の第１領域上へ間隔の広いリードが形成され、間隔
の広いリード間には第１の構造的誘電層が配置される。
基板の第２領域には間隔の狭いリードの隣接部分が形成
され、間隔の狭いリード間には低誘電率材料が配置され
る。低誘電率材料を覆い、間隔の広いリード間およびそ
の上へ、単一の均質な構造的誘電層が堆積される。
領域とを有する基板を含む半導体デバイスを含む。前記
基板の第１領域上へ間隔の広いリードが形成され、間隔
の広いリード間には第１の構造的誘電層が配置される。
基板の第２領域には間隔の狭いリードの隣接部分が形成
され、間隔の狭いリード間には低誘電率材料が配置され
る。低誘電率材料を覆い、間隔の広いリード間およびそ
の上へ、単一の均質な構造的誘電層が堆積される。
【０００９】本発明の１つの特長には、必要とされる場
所、間隔の狭いリードを有するエリアのみへ構造的に弱
い低誘電率材料を配置することによって得られる進歩し
た構造上の強度が含まれる。
所、間隔の狭いリードを有するエリアのみへ構造的に弱
い低誘電率材料を配置することによって得られる進歩し
た構造上の強度が含まれる。
【００１０】本発明の更に別の１つ特長は、間隔の狭い
金属リードのフリンジング容量の低減化を含む。第１の
構造的誘電層またはエッチストップ誘電層が金属リード
上にあって、そのため間隔の狭い金属リード上での低誘
電率材料の高さが増大する。このことは低誘電率材料が
金属リードの上部を越えて突出することを許容し、プロ
セスマージンを増大させる。
金属リードのフリンジング容量の低減化を含む。第１の
構造的誘電層またはエッチストップ誘電層が金属リード
上にあって、そのため間隔の狭い金属リード上での低誘
電率材料の高さが増大する。このことは低誘電率材料が
金属リードの上部を越えて突出することを許容し、プロ
セスマージンを増大させる。
【００１１】本発明の別の１つの特長は、下層の金属リ
ードへのビアが構造的に堅固で高品質の誘電材料を貫通
して形成できることであり、そのため従来のビア形成プ
ロセスが利用できる。
ードへのビアが構造的に堅固で高品質の誘電材料を貫通
して形成できることであり、そのため従来のビア形成プ
ロセスが利用できる。
【００１２】更に別の１つの特長は、間隔の広いリード
と低誘電率材料とを覆って堆積される単一の均質な構造
的誘電層である。
と低誘電率材料とを覆って堆積される単一の均質な構造
的誘電層である。
【００１３】本明細書の一部を構成し、説明とともに参
照すべき図面において、特にことわらない限り同様な部
品を指すために同じ参照符号および記号が用いられる。
照すべき図面において、特にことわらない限り同様な部
品を指すために同じ参照符号および記号が用いられる。
【００１４】
【実施例】本発明の好適実施例の作製および利用につい
て以下に詳細に説明する。しかしながら、本発明は広範
囲の特定の状況において適用できる数多くの新規な概念
を提供することを理解されたい。ここに説明する特定の
実施例は本発明の作製と利用とを説明するための便宜上
のものであって、本発明の範囲を限定するものではな
い。
て以下に詳細に説明する。しかしながら、本発明は広範
囲の特定の状況において適用できる数多くの新規な概念
を提供することを理解されたい。ここに説明する特定の
実施例は本発明の作製と利用とを説明するための便宜上
のものであって、本発明の範囲を限定するものではな
い。
【００１５】以下は、製造方法を含むいくつかの実施例
と代替え実施例についての説明である。各図面で符号お
よび記号は特にことわらない限り対応する部品を指す。
次の表１は実施例および図面の要素を要約したものであ
る。
と代替え実施例についての説明である。各図面で符号お
よび記号は特にことわらない限り対応する部品を指す。
次の表１は実施例および図面の要素を要約したものであ
る。
【００１６】
【表１】
【００１７】図１−図２は本発明の第１の実施例を示
す。図１Ａは、例えば当業者には良く知られたトランジ
スタ、ダイオード、およびその他の半導体要素（図示さ
れていない）を含む基板１２を有する半導体ウエハ１０
を示している。半導体ウエハ１０は金属層を含むことも
できる。金属層１４は基板１２を覆って堆積されてい
る。金属層１４は、例えば、アルミニウム合金や、チタ
ン−タングステン／アルミニウム合金の二重層等を含む
ことができ、典型的には０．５ないし２μｍの厚さであ
る。金属層１４は２つの区分；間隔の広いリード１６が
形成されるはずの第１の領域１５と間隔の狭いリード１
８の少なくとも隣接部分が形成されるはずの第２の領域
１７とに分割される。
す。図１Ａは、例えば当業者には良く知られたトランジ
スタ、ダイオード、およびその他の半導体要素（図示さ
れていない）を含む基板１２を有する半導体ウエハ１０
を示している。半導体ウエハ１０は金属層を含むことも
できる。金属層１４は基板１２を覆って堆積されてい
る。金属層１４は、例えば、アルミニウム合金や、チタ
ン−タングステン／アルミニウム合金の二重層等を含む
ことができ、典型的には０．５ないし２μｍの厚さであ
る。金属層１４は２つの区分；間隔の広いリード１６が
形成されるはずの第１の領域１５と間隔の狭いリード１
８の少なくとも隣接部分が形成されるはずの第２の領域
１７とに分割される。
【００１８】１本のリードが間隔の狭い部分と間隔の広
い部分の両方を有することもできる。その場合のため
に、間隔の狭いリードが形成されるべきエリアをブロッ
クオフするための少なくとも２つの２者択一的方法が存
在する。１つの方法は他方のリードに隣接するリード部
分（隣接部分）のみをマスクするものである。別の方法
は、少なくとも１つの間隔の狭い部分を有するリードに
対して、その間隔の狭いリード全体をブロックするもの
である。説明では、隣接部分を間隔の狭いリードのもの
であるとして（そのようなリードの少なくともいくつか
は他のリードと隣接しない部分をも有することができ
る）、”間隔の広いリード”と”隣接部分”のみについ
て述べるのが都合がよい。間隔の狭いリードの非隣接部
分の処理は、”隣接部分”または”間隔の広いリード”
と一緒に行うことができることを理解されたい。
い部分の両方を有することもできる。その場合のため
に、間隔の狭いリードが形成されるべきエリアをブロッ
クオフするための少なくとも２つの２者択一的方法が存
在する。１つの方法は他方のリードに隣接するリード部
分（隣接部分）のみをマスクするものである。別の方法
は、少なくとも１つの間隔の狭い部分を有するリードに
対して、その間隔の狭いリード全体をブロックするもの
である。説明では、隣接部分を間隔の狭いリードのもの
であるとして（そのようなリードの少なくともいくつか
は他のリードと隣接しない部分をも有することができ
る）、”間隔の広いリード”と”隣接部分”のみについ
て述べるのが都合がよい。間隔の狭いリードの非隣接部
分の処理は、”隣接部分”または”間隔の広いリード”
と一緒に行うことができることを理解されたい。
【００１９】金属層１４を覆ってエッチストップ誘電層
３９が堆積される。次に、エッチストップ誘電層３９を
覆って第１のレジスト層４６が堆積される。第１のレジ
スト層４６はフォトレジストを含むのが好ましいが、感
光性ポリイミド等のその他のレジストを使用することも
できる。
３９が堆積される。次に、エッチストップ誘電層３９を
覆って第１のレジスト層４６が堆積される。第１のレジ
スト層４６はフォトレジストを含むのが好ましいが、感
光性ポリイミド等のその他のレジストを使用することも
できる。
【００２０】ウエハ１０は第１レチクル４４でマスクさ
れる。第１レチクルは導体パターンを含む（もしすべて
の導体が一時にエッチされない、あるいは１本の導体の
２つの部分が異なる時点にエッチされるとしても、この
層のすべての導体は一時にパターニングされるため、位
置合わせの問題は一般に回避される。しかし、すべての
導体のすべての部分が一緒にエッチされることが好まし
い）。この第１レチクル４４は、間隔の広いリードと間
隔の狭いリードのすべての部分との両方が同時にパター
ニングされるような形状になっている。第１レジスト層
４６の覆われていない部分が図１Ｂに示すように露出さ
れる。第１レジスト層の露出部分４８は現像されて除去
される。エッチストップ誘電層３９と金属層１４は、典
型的には別々の工程で（図１Ｃ）エッチされ、間隔の広
いリード１６と間隔の狭いリード１８とが形成される。
れる。第１レチクルは導体パターンを含む（もしすべて
の導体が一時にエッチされない、あるいは１本の導体の
２つの部分が異なる時点にエッチされるとしても、この
層のすべての導体は一時にパターニングされるため、位
置合わせの問題は一般に回避される。しかし、すべての
導体のすべての部分が一緒にエッチされることが好まし
い）。この第１レチクル４４は、間隔の広いリードと間
隔の狭いリードのすべての部分との両方が同時にパター
ニングされるような形状になっている。第１レジスト層
４６の覆われていない部分が図１Ｂに示すように露出さ
れる。第１レジスト層の露出部分４８は現像されて除去
される。エッチストップ誘電層３９と金属層１４は、典
型的には別々の工程で（図１Ｃ）エッチされ、間隔の広
いリード１６と間隔の狭いリード１８とが形成される。
【００２１】間隔の広いリード１６は１よりも小さい空
間アスペクト比（空間アスペクト比というのはリード間
隔に対する〔すなわち、それで除した〕金属リードの高
さの比である）を有するのが一般的である。一般に、間
隔の広いリード１６は最小のリード対リード間隔の１個
半あるいはそれよりも大きい距離を隔てられている。そ
のような間隔の広いリード１６の間隔は過剰な容量性結
合効果を妨げるのに十分であり、従って分離のために低
誘電率材料を必要としない。
間アスペクト比（空間アスペクト比というのはリード間
隔に対する〔すなわち、それで除した〕金属リードの高
さの比である）を有するのが一般的である。一般に、間
隔の広いリード１６は最小のリード対リード間隔の１個
半あるいはそれよりも大きい距離を隔てられている。そ
のような間隔の広いリード１６の間隔は過剰な容量性結
合効果を妨げるのに十分であり、従って分離のために低
誘電率材料を必要としない。
【００２２】間隔の狭いリード１８は１に等しいかそれ
よりも大きい空間アスペクト比を有するのが一般的であ
る。一般に、間隔の狭いリード１８は１μｍよりも小さ
い距離を隔てられており、その間隔は最小リード（導
体）幅に等しいものであり得る。このリード間隔は十分
に小さくて、互いに大きな寄生容量を持つに足るもので
あるため、この構造は間隔の狭いリード１８の線間に低
誘電率材料３４を使用することで利益を得ることができ
る。
よりも大きい空間アスペクト比を有するのが一般的であ
る。一般に、間隔の狭いリード１８は１μｍよりも小さ
い距離を隔てられており、その間隔は最小リード（導
体）幅に等しいものであり得る。このリード間隔は十分
に小さくて、互いに大きな寄生容量を持つに足るもので
あるため、この構造は間隔の狭いリード１８の線間に低
誘電率材料３４を使用することで利益を得ることができ
る。
【００２３】次に第１レジスト層４６が剥離される（図
１Ｄ）。このウエハ１０全体を覆って低誘電率材料３４
が取り付けられ（図１Ｅ）、平坦化され得る。低誘電率
材料３４は低誘電率を有する材料を含むもので、約３よ
りも小さい誘電率のテフロンやパリレンのようなポリマ
ー誘電体が好ましい。
１Ｄ）。このウエハ１０全体を覆って低誘電率材料３４
が取り付けられ（図１Ｅ）、平坦化され得る。低誘電率
材料３４は低誘電率を有する材料を含むもので、約３よ
りも小さい誘電率のテフロンやパリレンのようなポリマ
ー誘電体が好ましい。
【００２４】低誘電率材料３４の全体を覆って硬い酸化
物の薄いマスク５２が取り付けられる（図２Ａ）。この
硬い酸化物マスク５２を覆って第２のレジスト層５０が
取り付けられ、露光され（図示されていない第２レチク
ルを通して）、間隔の広いリード１６を含むエリアから
除去される（図２Ａ）。硬い酸化物マスク５２と低誘電
率材料３４とは、間隔の広いリード１６を収容するエリ
アからは除去されるが（図２Ｂ）、間隔の狭いリード１
８を収容するウエハエリアには残される。次に、間隔の
狭いリード１８を収容するエリアから硬い酸化物マスク
５２が除去され、低誘電率材料３４が金属リード上のエ
ッチストップ誘電層３９の上部よりも低いレベルまで除
去される（すなわち、エッチバックされる）（図２
Ｃ）。エッチストップ誘電層３９は低誘電率誘電層３４
のエッチャントのエッチストップとして働く。低誘電率
材料３４は間隔の狭い金属リード１８の上部を過ぎてエ
ッチダウンされないことが好ましい。低誘電率材料３４
は、隅における金属リード１８と間隔の狭い金属リード
１８との間のフリンジング容量を無くす、あるいは削減
するために、間隔の狭い金属リード１８の上部の上方
へ、金属リード１８の厚さの３０−５０％に等しい距離
だけ上がった位置にあることが好ましい。フリンジング
容量の低減化は本発明の１つの特長であるが、それは低
誘電率材料３４の高さが増大して間隔の狭い金属リード
１８の上部を過ぎて突出することができることの結果で
ある。次に、このウエハ１０全体を覆って第１の構造的
誘電層２６が堆積され、平坦化され得る（図２Ｄ）。第
１の実施例の１つの特長は、ウエハ全体が単一の均質な
層（第１の構造的誘電層２６）によって覆われることで
ある。
物の薄いマスク５２が取り付けられる（図２Ａ）。この
硬い酸化物マスク５２を覆って第２のレジスト層５０が
取り付けられ、露光され（図示されていない第２レチク
ルを通して）、間隔の広いリード１６を含むエリアから
除去される（図２Ａ）。硬い酸化物マスク５２と低誘電
率材料３４とは、間隔の広いリード１６を収容するエリ
アからは除去されるが（図２Ｂ）、間隔の狭いリード１
８を収容するウエハエリアには残される。次に、間隔の
狭いリード１８を収容するエリアから硬い酸化物マスク
５２が除去され、低誘電率材料３４が金属リード上のエ
ッチストップ誘電層３９の上部よりも低いレベルまで除
去される（すなわち、エッチバックされる）（図２
Ｃ）。エッチストップ誘電層３９は低誘電率誘電層３４
のエッチャントのエッチストップとして働く。低誘電率
材料３４は間隔の狭い金属リード１８の上部を過ぎてエ
ッチダウンされないことが好ましい。低誘電率材料３４
は、隅における金属リード１８と間隔の狭い金属リード
１８との間のフリンジング容量を無くす、あるいは削減
するために、間隔の狭い金属リード１８の上部の上方
へ、金属リード１８の厚さの３０−５０％に等しい距離
だけ上がった位置にあることが好ましい。フリンジング
容量の低減化は本発明の１つの特長であるが、それは低
誘電率材料３４の高さが増大して間隔の狭い金属リード
１８の上部を過ぎて突出することができることの結果で
ある。次に、このウエハ１０全体を覆って第１の構造的
誘電層２６が堆積され、平坦化され得る（図２Ｄ）。第
１の実施例の１つの特長は、ウエハ全体が単一の均質な
層（第１の構造的誘電層２６）によって覆われることで
ある。
【００２５】第２の実施例が図３−図５に示されてい
る。図３Ａは基板１２を有する半導体ウエハ１０を示し
ており、この基板１２を覆って金属層１４が堆積されて
いる。金属層１４は、２つの区分；間隔の広いリードが
形成されるべき第１領域１５と間隔の狭いリードが形成
されるべき第２領域とを有する。金属層１４を覆ってエ
ッチストップ誘電層３９が堆積される。次に、エッチス
トップ誘電層３９を覆って第１のレジスト層４６が堆積
される。この第１のレジスト層４６はフォトレジストを
含むのが好ましいが、感光性ポリイミド等のその他のレ
ジストを使用することもできる。
る。図３Ａは基板１２を有する半導体ウエハ１０を示し
ており、この基板１２を覆って金属層１４が堆積されて
いる。金属層１４は、２つの区分；間隔の広いリードが
形成されるべき第１領域１５と間隔の狭いリードが形成
されるべき第２領域とを有する。金属層１４を覆ってエ
ッチストップ誘電層３９が堆積される。次に、エッチス
トップ誘電層３９を覆って第１のレジスト層４６が堆積
される。この第１のレジスト層４６はフォトレジストを
含むのが好ましいが、感光性ポリイミド等のその他のレ
ジストを使用することもできる。
【００２６】ウエハ１０は、間隔の広いリードと間隔の
狭いリードの両方の導体パターンを含む第１レチクル４
４でマスクされる。図３Ｂに示すように、第１レジスト
層４６の覆われていない部分が露出される。第１レジス
ト層４６の露出部分４８は現像されて除去され、そして
エッチストップ誘電層３９がエッチされる（図３Ｃ）。
ウエハ１０は第２のレジスト層５０によって覆われる。
第２のレジスト層５０は感光性ポリイミドを含むものが
好ましいが、フォトレジストで構わない。第２レジスト
層はパターンの形に露光され（図示されていない第２レ
チクルを通して）、金属層１４の第２領域１７が第２レ
ジスト層５０によって覆われたままに残される（図３
Ｄ）。
狭いリードの両方の導体パターンを含む第１レチクル４
４でマスクされる。図３Ｂに示すように、第１レジスト
層４６の覆われていない部分が露出される。第１レジス
ト層４６の露出部分４８は現像されて除去され、そして
エッチストップ誘電層３９がエッチされる（図３Ｃ）。
ウエハ１０は第２のレジスト層５０によって覆われる。
第２のレジスト層５０は感光性ポリイミドを含むものが
好ましいが、フォトレジストで構わない。第２レジスト
層はパターンの形に露光され（図示されていない第２レ
チクルを通して）、金属層１４の第２領域１７が第２レ
ジスト層５０によって覆われたままに残される（図３
Ｄ）。
【００２７】金属層１４はエッチされて間隔の広い金属
リード１６が形成される（図４Ａ）。このウエハ１０全
体を覆って第１の構造的誘電層２６が堆積されて（図示
されていないが、一般にパターン化されたレジスト５０
の上にも堆積され、次に第２レジスト層５０の上部から
は除去される）、図４Ｂの構造が得られる。この時点
で、間隔の広いリード１８が形成されており、金属層１
４の第２領域１７は未エッチで、第２レジスト層５０に
よって覆われたままに残っている。次に、第２レジスト
層５０が金属層１４の第２領域１７から除去され、金属
層１４はパターン化されたエッチストップ誘電層３９に
よって覆われた状態に残される。金属層１４がエッチさ
れて、図４Ｄに示すように間隔の狭いリード１８が形成
される。
リード１６が形成される（図４Ａ）。このウエハ１０全
体を覆って第１の構造的誘電層２６が堆積されて（図示
されていないが、一般にパターン化されたレジスト５０
の上にも堆積され、次に第２レジスト層５０の上部から
は除去される）、図４Ｂの構造が得られる。この時点
で、間隔の広いリード１８が形成されており、金属層１
４の第２領域１７は未エッチで、第２レジスト層５０に
よって覆われたままに残っている。次に、第２レジスト
層５０が金属層１４の第２領域１７から除去され、金属
層１４はパターン化されたエッチストップ誘電層３９に
よって覆われた状態に残される。金属層１４がエッチさ
れて、図４Ｄに示すように間隔の狭いリード１８が形成
される。
【００２８】次に、ウエハ１０全体を覆って低誘電率材
料３４が取り付けられ（図５Ａ）、間隔の狭いリード１
８上のエッチストップ誘電層３９の上部と同じかそれよ
りも低いレベルまで除去される（すなわち、例えば時間
を決めたエッチによってエッチバックされる）（図５
Ｂ）。第１の実施例と同じように、低誘電率材料３４の
レベルは、隅における金属リード１８と間隔の狭い金属
リード１８との間のフリンジング容量を無くす、あるい
は削減するために、間隔の狭い金属リード１８の上部の
上方へ金属リード１８の厚さの３０−５０％に等しい距
離だけ上がった位置にあることが好ましい。最後に、間
隔の狭い金属リード１８の上のエッチストップ誘電層３
９、低誘電率材料３４、および多分、第１の構造的誘電
層２６を覆って、図５Ｃに示すように、第２の構造的誘
電層３６が堆積される。この第２の構造的誘電層３６と
してはＰＥＴＥＯＳ（プラズマ促進テトラエトキシシラ
ン）を用いるのが好ましい。
料３４が取り付けられ（図５Ａ）、間隔の狭いリード１
８上のエッチストップ誘電層３９の上部と同じかそれよ
りも低いレベルまで除去される（すなわち、例えば時間
を決めたエッチによってエッチバックされる）（図５
Ｂ）。第１の実施例と同じように、低誘電率材料３４の
レベルは、隅における金属リード１８と間隔の狭い金属
リード１８との間のフリンジング容量を無くす、あるい
は削減するために、間隔の狭い金属リード１８の上部の
上方へ金属リード１８の厚さの３０−５０％に等しい距
離だけ上がった位置にあることが好ましい。最後に、間
隔の狭い金属リード１８の上のエッチストップ誘電層３
９、低誘電率材料３４、および多分、第１の構造的誘電
層２６を覆って、図５Ｃに示すように、第２の構造的誘
電層３６が堆積される。この第２の構造的誘電層３６と
してはＰＥＴＥＯＳ（プラズマ促進テトラエトキシシラ
ン）を用いるのが好ましい。
【００２９】本発明に関して、第１の構造的誘電層２６
および第２の構造的誘電層３６は酸化物を含み、エッチ
ストップ誘電層３９は３よりも小さい誘電率を有する低
誘電率ＯＳＯＧを含むのが一般的である。しかし、その
他の材料の組み合わせを利用することもできる。例え
ば、エッチストップ誘電層３９は酸化物を含むことがで
き、他方、第１および第２の構造的誘電層２６および３
６はどちらもテフロンまたはパリレンでもよい。特に、
後者の組み合わせはエーロゲルまたはゼロゲルを含む低
誘電率材料３４と両立する。
および第２の構造的誘電層３６は酸化物を含み、エッチ
ストップ誘電層３９は３よりも小さい誘電率を有する低
誘電率ＯＳＯＧを含むのが一般的である。しかし、その
他の材料の組み合わせを利用することもできる。例え
ば、エッチストップ誘電層３９は酸化物を含むことがで
き、他方、第１および第２の構造的誘電層２６および３
６はどちらもテフロンまたはパリレンでもよい。特に、
後者の組み合わせはエーロゲルまたはゼロゲルを含む低
誘電率材料３４と両立する。
【００３０】図６Ａは第１の実施例に対する代替え実施
例であり、そこでは図１Ｄに示す工程の後に、エッチス
トップ誘電層３９、間隔の広いリード１６および間隔の
狭いリード１８の側面、および基板１２の上の露出部分
へパッシベーション層３８が形成されている。このパッ
シベーション層３８は金属リード１８と低誘電率材料３
４との間の反応を阻止することから、間隔の狭いリード
１８に対して特に有益である。同様に、第２の実施例に
対する代替え実施例が図６Ｂに示されており、そこで
は、図４Ｄに示した工程の後に、エッチストップ誘電層
３９、間隔の狭い金属リード１８の側面、および基板１
２の露出部分上へパッシベーション層３８が形成されて
いる。
例であり、そこでは図１Ｄに示す工程の後に、エッチス
トップ誘電層３９、間隔の広いリード１６および間隔の
狭いリード１８の側面、および基板１２の上の露出部分
へパッシベーション層３８が形成されている。このパッ
シベーション層３８は金属リード１８と低誘電率材料３
４との間の反応を阻止することから、間隔の狭いリード
１８に対して特に有益である。同様に、第２の実施例に
対する代替え実施例が図６Ｂに示されており、そこで
は、図４Ｄに示した工程の後に、エッチストップ誘電層
３９、間隔の狭い金属リード１８の側面、および基板１
２の露出部分上へパッシベーション層３８が形成されて
いる。
【００３１】一般的に、図１Ａないし図１Ｅおよび図２
Ａないし図２Ｄに示したプロセスが好ましいのである
が、代替えプロセス（図示されていない）を用いて同様
な結果を得ることもできる。例えば、図１Ｄの形状（こ
の層の上のすべてのリードがパターニングされた後）か
ら出発して、パターン５０を反転したレジスト（すなわ
ち、間隔の広いリードを覆うレジストを残す）を使用す
ることもでき、低誘電率材料を堆積させ、平坦化してエ
ッチストップ誘電層３９を露出させ、レジストを除去す
ることによって図２Ｃの形状を得、そして構造的誘電層
を堆積させて図２Ｄの形状を得る。
Ａないし図２Ｄに示したプロセスが好ましいのである
が、代替えプロセス（図示されていない）を用いて同様
な結果を得ることもできる。例えば、図１Ｄの形状（こ
の層の上のすべてのリードがパターニングされた後）か
ら出発して、パターン５０を反転したレジスト（すなわ
ち、間隔の広いリードを覆うレジストを残す）を使用す
ることもでき、低誘電率材料を堆積させ、平坦化してエ
ッチストップ誘電層３９を露出させ、レジストを除去す
ることによって図２Ｃの形状を得、そして構造的誘電層
を堆積させて図２Ｄの形状を得る。
【００３２】別の例として、これも図１Ｄの形状（この
層の上のすべてのリードがパターニングされた後）から
出発して、第１の構造的誘電層を堆積させ、パターン５
０の反転像のレジストを使用し、前記構造的誘電層をエ
ッチし、レジストを除去し、低誘電率材料を堆積させ、
平坦化してエッチストップ誘電層３９を露出させ（すな
わち、時間を決めたエッチまたは化学・機械的研磨によ
って）、そして第２の構造的誘電層を堆積させることに
よって図５Ｃの構造を得る。
層の上のすべてのリードがパターニングされた後）から
出発して、第１の構造的誘電層を堆積させ、パターン５
０の反転像のレジストを使用し、前記構造的誘電層をエ
ッチし、レジストを除去し、低誘電率材料を堆積させ、
平坦化してエッチストップ誘電層３９を露出させ（すな
わち、時間を決めたエッチまたは化学・機械的研磨によ
って）、そして第２の構造的誘電層を堆積させることに
よって図５Ｃの構造を得る。
【００３３】更に別の例として、再び図１Ｄの形状（こ
の層の上のすべてのリードがパターニングされた後）か
ら出発して、パターン５０のレジストを用い、第１の構
造的誘電層を堆積させ、平坦化してエッチストップ誘電
層３９を露出させ、レジストを除去し、低誘電率材料を
堆積させ、再び平坦化してエッチストップ誘電層３９を
露出させ、そして第２の構造的誘電層を堆積させる。
の層の上のすべてのリードがパターニングされた後）か
ら出発して、パターン５０のレジストを用い、第１の構
造的誘電層を堆積させ、平坦化してエッチストップ誘電
層３９を露出させ、レジストを除去し、低誘電率材料を
堆積させ、再び平坦化してエッチストップ誘電層３９を
露出させ、そして第２の構造的誘電層を堆積させる。
【００３４】更に別の１つの例として、図３Ｃの形状
（エッチストップ誘電層３９をパターニングした後）か
ら出発して、パターン５０を反転させたレジストを用
い、隣接部分をエッチし、低誘電率材料を堆積させ、平
坦化してエッチストップ誘電層３９を露出させ、レジス
トを除去し、間隔の広いリード１６をエッチし、そして
構造的誘電層を堆積させることによって図２Ｄの構造を
得る。
（エッチストップ誘電層３９をパターニングした後）か
ら出発して、パターン５０を反転させたレジストを用
い、隣接部分をエッチし、低誘電率材料を堆積させ、平
坦化してエッチストップ誘電層３９を露出させ、レジス
トを除去し、間隔の広いリード１６をエッチし、そして
構造的誘電層を堆積させることによって図２Ｄの構造を
得る。
【００３５】本発明は、一般に、少なくとも間隔の広い
リードの領域を少なくとも間隔の狭いリードの隣接部分
の領域から区別して描画するように、”描画（ｄｅｌｉ
ｎｅａｔｉｏｎ）”パターンのレジストを使用すること
によって、少なくとも間隔の狭いリードの隣接部分の領
域に低誘電率材料の堆積を許容し、また少なくとも間隔
の広いリードの領域に構造的誘電層の堆積を許容してい
る。ここでも、間隔の狭いリードの非隣接部分は”隣接
部分”または”間隔の広いリード”のいずれかと一緒に
処理することができる。この”描画”パターンは付加的
なマスク工程（従来の導体パターニングマスクに加え
て）を必要とするが、この追加のマスク工程の位置合わ
せは厳密なものではないので位置合わせの許容差に関し
て追加の設備は必要でない。位置合わせの問題を更に回
避するために、本発明は一般に、単一のマスク工程で導
体パターンを決定している（しかし、好ましいことでは
ないが、間隔の広いリードは間隔の狭いリードの少なく
とも隣接部分とは別にエッチすることもできる）。
リードの領域を少なくとも間隔の狭いリードの隣接部分
の領域から区別して描画するように、”描画（ｄｅｌｉ
ｎｅａｔｉｏｎ）”パターンのレジストを使用すること
によって、少なくとも間隔の狭いリードの隣接部分の領
域に低誘電率材料の堆積を許容し、また少なくとも間隔
の広いリードの領域に構造的誘電層の堆積を許容してい
る。ここでも、間隔の狭いリードの非隣接部分は”隣接
部分”または”間隔の広いリード”のいずれかと一緒に
処理することができる。この”描画”パターンは付加的
なマスク工程（従来の導体パターニングマスクに加え
て）を必要とするが、この追加のマスク工程の位置合わ
せは厳密なものではないので位置合わせの許容差に関し
て追加の設備は必要でない。位置合わせの問題を更に回
避するために、本発明は一般に、単一のマスク工程で導
体パターンを決定している（しかし、好ましいことでは
ないが、間隔の広いリードは間隔の狭いリードの少なく
とも隣接部分とは別にエッチすることもできる）。
【００３６】サブミクロン寸法相互接続の選択的空隙充
填のための二重マスクという新規な本方法は、従来のプ
ロセスに比べて決定的な特長点を持つ。まず、構造的に
弱さを持つ低誘電率材料の使用を、それを使用すること
で利益が得られるエリアに限定している。低誘電率材料
が必要とされないエリアでは構造的誘電層がより構造的
に優れたサポートを提供している。その結果、全体的に
より強固な構造が得られ、しかも熱伝達能力の点でも優
れている（一般に低誘電率材料は熱伝達特性に乏し
い）。第１の実施例では、この構造的誘電層は単一の均
質な層であって、このことも別の１つの特長点となって
いる。
填のための二重マスクという新規な本方法は、従来のプ
ロセスに比べて決定的な特長点を持つ。まず、構造的に
弱さを持つ低誘電率材料の使用を、それを使用すること
で利益が得られるエリアに限定している。低誘電率材料
が必要とされないエリアでは構造的誘電層がより構造的
に優れたサポートを提供している。その結果、全体的に
より強固な構造が得られ、しかも熱伝達能力の点でも優
れている（一般に低誘電率材料は熱伝達特性に乏し
い）。第１の実施例では、この構造的誘電層は単一の均
質な層であって、このことも別の１つの特長点となって
いる。
【００３７】第２に、第１の実施例は金属層全体のパタ
ーニングを一時に行い、第２の実施例で心配される位置
合わせの問題を解消している。間隔の狭いリードのマス
クとなる第２のレジストをパターニングする第２のレチ
クルは、金属層用の第１のレチクルから比較的容易に生
成できる。このように、第１の実施例の実施は現状のプ
ロセスフローの中へ容易に組み込むことができる。
ーニングを一時に行い、第２の実施例で心配される位置
合わせの問題を解消している。間隔の狭いリードのマス
クとなる第２のレジストをパターニングする第２のレチ
クルは、金属層用の第１のレチクルから比較的容易に生
成できる。このように、第１の実施例の実施は現状のプ
ロセスフローの中へ容易に組み込むことができる。
【００３８】第３に、間隔の狭いリード１８の上部を覆
うエッチストップ誘電層３９が、間隔の狭いリード１８
間のフリンジング容量を削減するという付加的な特長を
有する。エッチストップ誘電層３９は間隔の狭いリード
１８間の低誘電率材料３４の高さの増大を許容し、低誘
電率材料が金属リードの上部よりも高く突出することを
可能とする。これによってプロセスマージンが増大す
る。
うエッチストップ誘電層３９が、間隔の狭いリード１８
間のフリンジング容量を削減するという付加的な特長を
有する。エッチストップ誘電層３９は間隔の狭いリード
１８間の低誘電率材料３４の高さの増大を許容し、低誘
電率材料が金属リードの上部よりも高く突出することを
可能とする。これによってプロセスマージンが増大す
る。
【００３９】本発明の第４の特長は、下層の金属リード
へのビアが、構造的に堅固で高品質の誘電体（間隔の狭
いリード１８の上部を覆うエッチストップ誘電層３９）
を貫通して形成できることであり、そのため従来のビア
形成プロセスが利用できる。
へのビアが、構造的に堅固で高品質の誘電体（間隔の狭
いリード１８の上部を覆うエッチストップ誘電層３９）
を貫通して形成できることであり、そのため従来のビア
形成プロセスが利用できる。
【００４０】本発明は、例示実施例に関して説明してき
たが、この説明は限定的なものではない。例示実施例に
対する各種の修正や組み合わせが、本発明のその他の実
施例とともに可能であることは、本明細書を参照するこ
とで当業者には明かであろう。従って、本発明の特許請
求の範囲はそのようなすべての修正や実施例を包含する
ものと解釈されるべきである。
たが、この説明は限定的なものではない。例示実施例に
対する各種の修正や組み合わせが、本発明のその他の実
施例とともに可能であることは、本明細書を参照するこ
とで当業者には明かであろう。従って、本発明の特許請
求の範囲はそのようなすべての修正や実施例を包含する
ものと解釈されるべきである。
【００４１】以上の説明に関して更に以下の項を開示す
る。 （１）半導体ウエハ上へ絶縁されたリードを作製するた
めの方法であって、第１領域と第２領域とを有する金属
層を基板上へ堆積させること、前記金属層上へ絶縁層を
堆積させること、前記絶縁層上へ間隔の広いリードと間
隔の狭いリードの導体パターンをパターニングするこ
と、およびパターニングされたレジストを使用して、少
なくとも間隔の広いリードの領域を少なくとも間隔の狭
いリードの隣接部分の領域から区切って描画し、それに
よって少なくとも間隔の狭いリードの隣接部分の領域に
低誘電率材料の堆積を許容し、また少なくとも間隔の広
いリードの領域に構造的誘電層の堆積を許容すること、
の工程を含み、ここにおいて、前記間隔の広いリードが
最小リード間隔の１個半よりも大きい距離を隔てられた
リードであり、前記間隔の狭いリードが他のリード部分
から最小リード間隔の１個半に等しいかそれよりも小さ
い距離を隔てられた隣接部分を有するリードであり、更
に、前記低誘電率材料が３よりも小さい誘電率を有する
材料である方法。
る。 （１）半導体ウエハ上へ絶縁されたリードを作製するた
めの方法であって、第１領域と第２領域とを有する金属
層を基板上へ堆積させること、前記金属層上へ絶縁層を
堆積させること、前記絶縁層上へ間隔の広いリードと間
隔の狭いリードの導体パターンをパターニングするこ
と、およびパターニングされたレジストを使用して、少
なくとも間隔の広いリードの領域を少なくとも間隔の狭
いリードの隣接部分の領域から区切って描画し、それに
よって少なくとも間隔の狭いリードの隣接部分の領域に
低誘電率材料の堆積を許容し、また少なくとも間隔の広
いリードの領域に構造的誘電層の堆積を許容すること、
の工程を含み、ここにおいて、前記間隔の広いリードが
最小リード間隔の１個半よりも大きい距離を隔てられた
リードであり、前記間隔の狭いリードが他のリード部分
から最小リード間隔の１個半に等しいかそれよりも小さ
い距離を隔てられた隣接部分を有するリードであり、更
に、前記低誘電率材料が３よりも小さい誘電率を有する
材料である方法。
【００４２】（２）半導体ウエハ上の金属層をパターン
ニングするための方法であって、第１領域と第２領域と
を有する金属層を基板上へ堆積させること、前記金属層
上へ絶縁層を堆積させること、前記絶縁層上へレジスト
層を堆積させること、前記レジスト層をパターニングし
て、少なくとも前記絶縁層上へ間隔の狭いリードと間隔
の広いリードとを含む導体パターンを形成すること、前
記レジスト層を除去すること、および次にエッチングを
行って前記金属層の前記第１領域に少なくとも間隔の広
いリードを形成し、エッチングを行って前記金属層の前
記第２領域に少なくとも間隔の狭いリードの隣接部分を
形成し、前記間隔の狭いリードの少なくとも隣接部分間
に低誘電率材料を堆積させ、更に、少なくとも前記間隔
の広いリード間に構造的誘電層を堆積させること、の工
程を含み、ここにおいて、前記間隔の広いリードが最小
リード間隔の１個半よりも大きい距離を隔てられたリー
ドであり、前記間隔の狭いリードが他のリード部分から
最小リード間隔の１個半に等しいかそれよりも小さい距
離を隔てられた隣接部分を有するリードであり、更に、
前記低誘電率材料が３よりも小さい誘電率を有する材料
である方法。
ニングするための方法であって、第１領域と第２領域と
を有する金属層を基板上へ堆積させること、前記金属層
上へ絶縁層を堆積させること、前記絶縁層上へレジスト
層を堆積させること、前記レジスト層をパターニングし
て、少なくとも前記絶縁層上へ間隔の狭いリードと間隔
の広いリードとを含む導体パターンを形成すること、前
記レジスト層を除去すること、および次にエッチングを
行って前記金属層の前記第１領域に少なくとも間隔の広
いリードを形成し、エッチングを行って前記金属層の前
記第２領域に少なくとも間隔の狭いリードの隣接部分を
形成し、前記間隔の狭いリードの少なくとも隣接部分間
に低誘電率材料を堆積させ、更に、少なくとも前記間隔
の広いリード間に構造的誘電層を堆積させること、の工
程を含み、ここにおいて、前記間隔の広いリードが最小
リード間隔の１個半よりも大きい距離を隔てられたリー
ドであり、前記間隔の狭いリードが他のリード部分から
最小リード間隔の１個半に等しいかそれよりも小さい距
離を隔てられた隣接部分を有するリードであり、更に、
前記低誘電率材料が３よりも小さい誘電率を有する材料
である方法。
【００４３】（３）第２項記載の方法であって、前記間
隔の広いリードと前記間隔の狭いリードの隣接部分とが
単一のエッチング工程で形成される方法。
隔の広いリードと前記間隔の狭いリードの隣接部分とが
単一のエッチング工程で形成される方法。
【００４４】（４）第２項記載の方法であって、前記隣
接部分を形成するエッチング工程の中で、前記間隔の狭
いリードの隣接部分のみが形成される方法。
接部分を形成するエッチング工程の中で、前記間隔の狭
いリードの隣接部分のみが形成される方法。
【００４５】（５）第２項記載の方法であって、前記間
隔の狭いリードを形成する工程の中で、前記間隔の狭い
リードのすべてが形成される方法。
隔の狭いリードを形成する工程の中で、前記間隔の狭い
リードのすべてが形成される方法。
【００４６】（６）第２項記載の方法であって、前記低
誘電率材料が前記間隔の狭いリードの高さに少なくとも
等しい高さを有している方法。
誘電率材料が前記間隔の狭いリードの高さに少なくとも
等しい高さを有している方法。
【００４７】（７）第２項記載の方法であって、前記低
誘電率材料が前記金属リードの高さに前記間隔の狭いリ
ード上の前記絶縁層の少なくとも５０％を加えたものに
少なくとも等しい高さを有している方法。
誘電率材料が前記金属リードの高さに前記間隔の狭いリ
ード上の前記絶縁層の少なくとも５０％を加えたものに
少なくとも等しい高さを有している方法。
【００４８】（８）半導体ウエハ上へ絶縁されたリード
を作製するための方法であって、基板上へ金属層を堆積
させること、前記金属層上へ絶縁層を堆積させること、
前記絶縁層上および前記金属層中へ、間隔の広いリード
と間隔の狭いリードを含む導体パターンをパターニング
すること、少なくとも間隔の狭いリードの隣接部分の領
域と間隔の広いリードの領域とへ低誘電率材料を堆積さ
せること、パターン化されたレジストを取り付けて、少
なくとも間隔の広いリードの領域を覆い、間隔の狭いリ
ードの少なくとも隣接部分で低誘電率材料を露出させる
こと、前記露出した低誘電率材料を除去すること、前記
パターン化されたレジストを除去して残っている低誘電
率材料を露出させること、および間隔の広いリードの領
域中および前記残された低誘電率材料上へ構造的誘電層
を堆積させること、の工程を含み、ここにおいて、前記
間隔の広いリードが最小リード間隔の１個半よりも大き
い距離を隔てられたリードであり、前記間隔の狭いリー
ドが他のリード部分から最小リード間隔の１個半に等し
いかそれよりも小さい距離を隔てられた隣接部分を有す
るリードであり、更に、前記低誘電率材料が３よりも小
さい誘電率を有する材料である方法。
を作製するための方法であって、基板上へ金属層を堆積
させること、前記金属層上へ絶縁層を堆積させること、
前記絶縁層上および前記金属層中へ、間隔の広いリード
と間隔の狭いリードを含む導体パターンをパターニング
すること、少なくとも間隔の狭いリードの隣接部分の領
域と間隔の広いリードの領域とへ低誘電率材料を堆積さ
せること、パターン化されたレジストを取り付けて、少
なくとも間隔の広いリードの領域を覆い、間隔の狭いリ
ードの少なくとも隣接部分で低誘電率材料を露出させる
こと、前記露出した低誘電率材料を除去すること、前記
パターン化されたレジストを除去して残っている低誘電
率材料を露出させること、および間隔の広いリードの領
域中および前記残された低誘電率材料上へ構造的誘電層
を堆積させること、の工程を含み、ここにおいて、前記
間隔の広いリードが最小リード間隔の１個半よりも大き
い距離を隔てられたリードであり、前記間隔の狭いリー
ドが他のリード部分から最小リード間隔の１個半に等し
いかそれよりも小さい距離を隔てられた隣接部分を有す
るリードであり、更に、前記低誘電率材料が３よりも小
さい誘電率を有する材料である方法。
【００４９】（９）半導体ウエハ上の金属層をパターン
ニングするための方法であって、第１領域と第２領域と
を有する金属層を基板上へ堆積させること、前記金属層
上へエッチストップ誘電層を堆積させること、前記エッ
チストップ誘電層上へレジスト層を堆積させること、前
記レジスト層をパターニングして導体パターンを形成す
ること、前記エッチストップ誘電層と前記金属をエッチ
ングして金属リードを形成することであって、前記金属
リードが、前記金属層の前記第１領域中に最小リード間
隔の１個半よりも大きい距離を隔てられたリードを有す
る間隔の広いリードと、前記金属の前記第２領域中に最
小リード間隔の１個半に等しいかそれより小さい距離を
隔てられたリードを有する間隔の狭いリードとを含むよ
うに金属リードを形成すること、前記レジスト層を除去
すること、少なくとも前記間隔の狭いリード間へ、前記
金属リードの少なくとも２本の間の領域で３よりも小さ
い誘電率を提供する低誘電率材料を堆積させること、少
なくとも前記間隔の広いリード上へ第１の構造的誘電層
を堆積させること、および少なくとも前記低誘電率材料
と前記間隔の狭いリードの上へ構造的誘電層を堆積させ
ること、の工程を含む方法。
ニングするための方法であって、第１領域と第２領域と
を有する金属層を基板上へ堆積させること、前記金属層
上へエッチストップ誘電層を堆積させること、前記エッ
チストップ誘電層上へレジスト層を堆積させること、前
記レジスト層をパターニングして導体パターンを形成す
ること、前記エッチストップ誘電層と前記金属をエッチ
ングして金属リードを形成することであって、前記金属
リードが、前記金属層の前記第１領域中に最小リード間
隔の１個半よりも大きい距離を隔てられたリードを有す
る間隔の広いリードと、前記金属の前記第２領域中に最
小リード間隔の１個半に等しいかそれより小さい距離を
隔てられたリードを有する間隔の狭いリードとを含むよ
うに金属リードを形成すること、前記レジスト層を除去
すること、少なくとも前記間隔の狭いリード間へ、前記
金属リードの少なくとも２本の間の領域で３よりも小さ
い誘電率を提供する低誘電率材料を堆積させること、少
なくとも前記間隔の広いリード上へ第１の構造的誘電層
を堆積させること、および少なくとも前記低誘電率材料
と前記間隔の狭いリードの上へ構造的誘電層を堆積させ
ること、の工程を含む方法。
【００５０】（１０）第９項記載の方法であって、前記
低誘電率材料が、前記間隔の狭いリードに隣接するエリ
ア中の前記エッチストップ誘電層間にも堆積される方
法。
低誘電率材料が、前記間隔の狭いリードに隣接するエリ
ア中の前記エッチストップ誘電層間にも堆積される方
法。
【００５１】（１１）第９項記載の方法であって、更
に、前記構造的誘電層堆積工程の後に、前記構造的誘電
層を平坦化する工程を含む方法。
に、前記構造的誘電層堆積工程の後に、前記構造的誘電
層を平坦化する工程を含む方法。
【００５２】（１２）第９項記載の方法であって、更
に、前記金属リード形成工程の後に、パッシベーション
層を堆積させる工程を含む方法。
に、前記金属リード形成工程の後に、パッシベーション
層を堆積させる工程を含む方法。
【００５３】（１３）半導体ウエハ上の金属層をパター
ンニングするための方法であって、第１領域と第２領域
とを有する金属層を基板上へ堆積させること、前記金属
層上へ絶縁層を堆積させること、前記絶縁層上へ第１レ
ジストを堆積させること、前記第１レジストをパターニ
ングして前記絶縁体上へ導体パターンを形成すること、
前記第１レジストを除去すること、前記金属層の前記第
２領域を第２レジストで覆うこと、前記金属層の前記第
１領域をエッチして、最小リード間隔の１個半よりも大
きい距離を隔てられた間隔の広いリードを形成するこ
と、前記間隔の広いリード上へ第１の構造的誘電層を堆
積させること、前記第２レジストを除去して前記金属層
の前記第２領域を露出させること、前記金属層の前記第
２領域をエッチして、前記金属層の前記第２領域中へ、
最小リード間隔の１個半に等しいかそれよりも小さい距
離を隔てられたリードを有する間隔の狭いリードの少な
くとも隣接部分を形成すること、前記間隔の狭いリード
間へ、前記間隔の狭い金属リードの少なくとも２本の間
の領域で３よりも小さい誘電率を提供する低誘電率材料
を堆積させること、および前記間隔の広いリードを覆っ
て第２の構造的誘電層を堆積させること、の工程を含む
方法。
ンニングするための方法であって、第１領域と第２領域
とを有する金属層を基板上へ堆積させること、前記金属
層上へ絶縁層を堆積させること、前記絶縁層上へ第１レ
ジストを堆積させること、前記第１レジストをパターニ
ングして前記絶縁体上へ導体パターンを形成すること、
前記第１レジストを除去すること、前記金属層の前記第
２領域を第２レジストで覆うこと、前記金属層の前記第
１領域をエッチして、最小リード間隔の１個半よりも大
きい距離を隔てられた間隔の広いリードを形成するこ
と、前記間隔の広いリード上へ第１の構造的誘電層を堆
積させること、前記第２レジストを除去して前記金属層
の前記第２領域を露出させること、前記金属層の前記第
２領域をエッチして、前記金属層の前記第２領域中へ、
最小リード間隔の１個半に等しいかそれよりも小さい距
離を隔てられたリードを有する間隔の狭いリードの少な
くとも隣接部分を形成すること、前記間隔の狭いリード
間へ、前記間隔の狭い金属リードの少なくとも２本の間
の領域で３よりも小さい誘電率を提供する低誘電率材料
を堆積させること、および前記間隔の広いリードを覆っ
て第２の構造的誘電層を堆積させること、の工程を含む
方法。
【００５４】（１４）第１３項記載の方法であって、前
記間隔の広いリードを形成する工程中に、前記間隔の狭
いリードの隣接部分のみが形成される方法。
記間隔の広いリードを形成する工程中に、前記間隔の狭
いリードの隣接部分のみが形成される方法。
【００５５】（１５）第１３項記載の方法であって、前
記間隔の狭いリードを形成する工程中に、前記間隔の狭
いリードのすべてが形成される方法。
記間隔の狭いリードを形成する工程中に、前記間隔の狭
いリードのすべてが形成される方法。
【００５６】（１６） 第１３項記載の方法であって、
更に、前記間隔の狭いリードを形成する工程の後に、パ
ッシベーション層を堆積させる工程を含む方法。
更に、前記間隔の狭いリードを形成する工程の後に、パ
ッシベーション層を堆積させる工程を含む方法。
【００５７】（１７）半導体デバイスであって、第１領
域と第２領域とを有する基板、前記基板の前記第１領域
中に形成された、最小リード間隔の１個半よりも大きい
距離を隔てられた間隔の広いリード、前記基板の前記第
２領域中に形成された、最小リード間隔の１個半に等し
いかそれよりも小さい距離を隔てられた間隔の狭いリー
ドの隣接部分、前記間隔の狭いリードの少なくとも部分
間に形成された低誘電率材料であって、前記部分の他の
部分との間隔が最小リード間隔の１個半よりも小さく、
前記低誘電率材料が前記間隔の狭いリードの少なくとも
２本の間の領域で３よりも小さい誘電率を提供する低誘
電率材料、および前記低誘電率材料を覆い、前記間隔の
広いリードの間およびそれらの上を覆う単一の均質な構
造的誘電層、を含む半導体デバイス。
域と第２領域とを有する基板、前記基板の前記第１領域
中に形成された、最小リード間隔の１個半よりも大きい
距離を隔てられた間隔の広いリード、前記基板の前記第
２領域中に形成された、最小リード間隔の１個半に等し
いかそれよりも小さい距離を隔てられた間隔の狭いリー
ドの隣接部分、前記間隔の狭いリードの少なくとも部分
間に形成された低誘電率材料であって、前記部分の他の
部分との間隔が最小リード間隔の１個半よりも小さく、
前記低誘電率材料が前記間隔の狭いリードの少なくとも
２本の間の領域で３よりも小さい誘電率を提供する低誘
電率材料、および前記低誘電率材料を覆い、前記間隔の
広いリードの間およびそれらの上を覆う単一の均質な構
造的誘電層、を含む半導体デバイス。
【００５８】（１８）第１７項記載の半導体デバイスで
あって、更に、前記間隔の狭いリードの少なくとも上部
を覆う絶縁層を含む半導体デバイス。
あって、更に、前記間隔の狭いリードの少なくとも上部
を覆う絶縁層を含む半導体デバイス。
【００５９】（１９）間隔の狭いリード間に不必要な容
量を低減化するための低誘電率材料を有し、容量が重大
な問題とならない場所の間隔の広いリード間には構造的
により強度の高い誘電層を有する半導体デバイスおよび
その方法。半導体ウエハ１０の基板１２上へ第１領域１
５と第２領域１７とを有する金属層１４が堆積される。
この金属層上へ絶縁層３９が堆積され、絶縁層３９は間
隔の広いリードと間隔の狭いリードとを含む導体パター
ンにパターニングされる。間隔の広いリード１６が金属
層１４の第１領域１５中に形成される。間隔の狭いリー
ド１８の少なくとも隣接部分が金属層１４の第２領域１
７中に形成される。間隔の狭いリード１８の隣接部分間
に低誘電率材料３４が堆積される。少なくとも間隔の広
いリード間に構造的誘電層２６が堆積される。低誘電率
材料は３よりも小さい誘電率を有する材料である。本発
明の特長は、構造的の弱い低誘電率材料を、必要とされ
る場所、間隔の狭いリードを有するエリアのみへ配置す
ることによって進歩した構造上の強度を達成することで
ある。
量を低減化するための低誘電率材料を有し、容量が重大
な問題とならない場所の間隔の広いリード間には構造的
により強度の高い誘電層を有する半導体デバイスおよび
その方法。半導体ウエハ１０の基板１２上へ第１領域１
５と第２領域１７とを有する金属層１４が堆積される。
この金属層上へ絶縁層３９が堆積され、絶縁層３９は間
隔の広いリードと間隔の狭いリードとを含む導体パター
ンにパターニングされる。間隔の広いリード１６が金属
層１４の第１領域１５中に形成される。間隔の狭いリー
ド１８の少なくとも隣接部分が金属層１４の第２領域１
７中に形成される。間隔の狭いリード１８の隣接部分間
に低誘電率材料３４が堆積される。少なくとも間隔の広
いリード間に構造的誘電層２６が堆積される。低誘電率
材料は３よりも小さい誘電率を有する材料である。本発
明の特長は、構造的の弱い低誘電率材料を、必要とされ
る場所、間隔の狭いリードを有するエリアのみへ配置す
ることによって進歩した構造上の強度を達成することで
ある。
【００６０】
【関連出願へのクロスリファレンス】以下の同時譲渡さ
れた米国特許出願をここに参考のために引用する。 ＴＩケース 出願番号 出願日 発明者 タイトル TI-18509 08/137,658 93.10.15 Jeng 線間容量低減化のための平坦化 構造 TI-18867 08/201,679 94.2.25 Jeng他 低誘電率材料による狭い空隙の 選択的充填 TI-18929 08/202,057 94.2.25 Jeng 埋め込み低誘電率絶縁体による 平坦化多重レベル相互接続方式 TI-19068 -- 94.4.28 Cho 低誘電率絶縁体のＶＬＳＩへの 応用 TI-19071 -- 94.4.27 Havemann ポリマー材料へのビア形成 TI-18941 -- 94.5.20 Gnade 他 低誘電率材料の電子応用 TI-19072 -- 94.5.20 Havemann他 集積化低密度誘電体による相 互接続構造 ＴＩケース 出願日 発明者 タイトル TI-19073 94.5.27 Tigelaar他 空隙誘電体を使用する場合のリード間リー ク抑制 TI-19154 94.5.27 Tsu 強化ガスと反応するアルミニウムリードに よるアルミニウム相互接続の信頼性改善 TI-19253 94.5.27 Havemann サブミクロン相互接続の選択的空隙充填の ための２段階金属エッチプロセスとそれの 構造
れた米国特許出願をここに参考のために引用する。 ＴＩケース 出願番号 出願日 発明者 タイトル TI-18509 08/137,658 93.10.15 Jeng 線間容量低減化のための平坦化 構造 TI-18867 08/201,679 94.2.25 Jeng他 低誘電率材料による狭い空隙の 選択的充填 TI-18929 08/202,057 94.2.25 Jeng 埋め込み低誘電率絶縁体による 平坦化多重レベル相互接続方式 TI-19068 -- 94.4.28 Cho 低誘電率絶縁体のＶＬＳＩへの 応用 TI-19071 -- 94.4.27 Havemann ポリマー材料へのビア形成 TI-18941 -- 94.5.20 Gnade 他 低誘電率材料の電子応用 TI-19072 -- 94.5.20 Havemann他 集積化低密度誘電体による相 互接続構造 ＴＩケース 出願日 発明者 タイトル TI-19073 94.5.27 Tigelaar他 空隙誘電体を使用する場合のリード間リー ク抑制 TI-19154 94.5.27 Tsu 強化ガスと反応するアルミニウムリードに よるアルミニウム相互接続の信頼性改善 TI-19253 94.5.27 Havemann サブミクロン相互接続の選択的空隙充填の ための２段階金属エッチプロセスとそれの 構造
【図１】本発明の第１の実施例の半導体デバイス製造工
程を示す部分断面図であり、Ａはスタート状態の半導体
ウエハを示し、Ｂは第１レジスト層が露出された段階を
示し、Ｃは金属層のエッチによってリードが形成された
段階を示し、Ｄは第１レジストを剥離した段階を示し、
Ｅは低誘電率材料を堆積させた段階を示す断面図。
程を示す部分断面図であり、Ａはスタート状態の半導体
ウエハを示し、Ｂは第１レジスト層が露出された段階を
示し、Ｃは金属層のエッチによってリードが形成された
段階を示し、Ｄは第１レジストを剥離した段階を示し、
Ｅは低誘電率材料を堆積させた段階を示す断面図。
【図２】本発明の第１の実施例の半導体デバイス製造工
程の図１に引き続く段階を示す部分断面図であり、Ａは
第２レジストが間隔の広いリードを含むエリアから除去
された段階を示し、Ｂは間隔の広いリードを含むエリア
から硬い酸化物マスクと低誘電率材料とが除去された段
階を示し、Ｃは低誘電率材料がエッチバックされた段階
を示し、Ｄは第１の構造的誘電層が堆積された段階を示
す断面図。
程の図１に引き続く段階を示す部分断面図であり、Ａは
第２レジストが間隔の広いリードを含むエリアから除去
された段階を示し、Ｂは間隔の広いリードを含むエリア
から硬い酸化物マスクと低誘電率材料とが除去された段
階を示し、Ｃは低誘電率材料がエッチバックされた段階
を示し、Ｄは第１の構造的誘電層が堆積された段階を示
す断面図。
【図３】本発明の第２の実施例の半導体デバイス製造工
程を示す部分断面図であり、Ａはスタート状態の半導体
ウエハを示し、Ｂは第１レジスト層の部分が露出された
段階を示し、Ｃは露出部分でのエッチストップ誘電層の
エッチされた段階を示し、Ｄは第２レチクルを通しての
露光段階を示す断面図。
程を示す部分断面図であり、Ａはスタート状態の半導体
ウエハを示し、Ｂは第１レジスト層の部分が露出された
段階を示し、Ｃは露出部分でのエッチストップ誘電層の
エッチされた段階を示し、Ｄは第２レチクルを通しての
露光段階を示す断面図。
【図４】本発明の第２の実施例の半導体デバイス製造工
程の図３に引き続く段階を示す部分断面図であり、Ａは
間隔の広いリードを形成するための金属層のエッチ工程
を示し、Ｂはウエハ全体を覆って第１の構造的誘電層が
堆積された段階を示し、Ｃは第２のレジスト層を第２領
域から除去した段階を示し、Ｄは間隔の狭いリードが形
成された段階を示す断面図。
程の図３に引き続く段階を示す部分断面図であり、Ａは
間隔の広いリードを形成するための金属層のエッチ工程
を示し、Ｂはウエハ全体を覆って第１の構造的誘電層が
堆積された段階を示し、Ｃは第２のレジスト層を第２領
域から除去した段階を示し、Ｄは間隔の狭いリードが形
成された段階を示す断面図。
【図５】本発明の第２の実施例の半導体デバイス製造工
程の図４に引き続く段階を示す部分断面図であり、Ａは
ウエハ全体を覆って低誘電率材料が堆積された段階を示
し、Ｂは低誘電率材料をエッチバックした段階を示し、
Ｃは第２の構造的誘電層が堆積された段階を示す断面
図。
程の図４に引き続く段階を示す部分断面図であり、Ａは
ウエハ全体を覆って低誘電率材料が堆積された段階を示
し、Ｂは低誘電率材料をエッチバックした段階を示し、
Ｃは第２の構造的誘電層が堆積された段階を示す断面
図。
【図６】本発明の実施例に対して金属リード上へパッシ
ベーション層を追加した実施例を示す断面図であり、Ａ
は第１の実施例に対する代替え実施例の、Ｂは第２の実
施例に対する代替え実施例の断面図。
ベーション層を追加した実施例を示す断面図であり、Ａ
は第１の実施例に対する代替え実施例の、Ｂは第２の実
施例に対する代替え実施例の断面図。
１０ 半導体ウエハ １２ 基板 １４ 金属層 １５ 第１領域 １６ 間隔の広いリード １７ 第２領域 １８ 間隔の狭いリード ２６ 第１の構造的誘電層 ３４ 低誘電率材料 ３６ 第２の構造的誘電層 ３８ パッシベーション層 ３９ エッチストップ誘電層 ４４ 第１レチクル ４６ 第１レジスト層 ４８ 第１レジスト層の露出部分 ５０ 第２レジスト層 ５２ 硬い酸化物マスク
Claims (2)
- 【請求項１】 半導体ウエハ上へ絶縁されたリードを作
製するための方法であって、 第１領域と第２領域とを有する金属層を基板上へ堆積さ
せること、 前記金属層上へ絶縁層を堆積させること、 前記絶縁層上へ間隔の広いリードと間隔の狭いリードの
導体パターンをパターニングすること、およびパターニ
ングされたレジストを使用して、少なくとも間隔の広い
リードの領域を少なくとも間隔の狭いリードの隣接部分
の領域から区切って描画し、それによって少なくとも間
隔の狭いリードの隣接部分の領域に低誘電率材料の堆積
を許容し、また少なくとも間隔の広いリードの領域に構
造的誘電層の堆積を許容すること、の工程を含み、 ここにおいて、前記間隔の広いリードが最小リード間隔
の１個半よりも大きい距離を隔てられたリードであり、
前記間隔の狭いリードが他のリード部分から最小リード
間隔の１個半に等しいかそれよりも小さい距離を隔てら
れた隣接部分を有するリードであり、更に、前記低誘電
率材料が３よりも小さい誘電率を有する材料である方
法。 - 【請求項２】 半導体デバイスであって、 第１領域と第２領域とを有する基板、 前記基板の前記第１領域中に形成された、最小リード間
隔の１個半よりも大きい距離を隔てられた間隔の広いリ
ード、 前記基板の前記第２領域中に形成された、最小リード間
隔の１個半に等しいかそれよりも小さい距離を隔てられ
た間隔の狭いリードの隣接部分、 前記間隔の狭いリードの少なくとも部分間に形成された
低誘電率材料であって、前記部分の他の部分との間隔が
最小リード間隔の１個半よりも小さく、前記低誘電率材
料が前記間隔の狭いリードの少なくとも２本の間の領域
で３よりも小さい誘電率を提供する低誘電率材料、およ
び前記低誘電率材料を覆い、前記間隔の広いリードの間
およびそれらの上を覆う単一の均質な構造的誘電層、を
含む半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25519894A | 1994-06-07 | 1994-06-07 | |
| US255198 | 1994-06-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855913A true JPH0855913A (ja) | 1996-02-27 |
Family
ID=22967269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7139505A Pending JPH0855913A (ja) | 1994-06-07 | 1995-06-06 | サブミクロン相互接続の選択的空隙充填方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5789319A (ja) |
| EP (1) | EP0687005B1 (ja) |
| JP (1) | JPH0855913A (ja) |
| KR (1) | KR100373804B1 (ja) |
| DE (1) | DE69533385T2 (ja) |
| TW (1) | TW295712B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222269B1 (en) | 1996-12-25 | 2001-04-24 | Nec Corporation | Semiconductor device and fabrication process thereof |
| JP2008130991A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3607424B2 (ja) * | 1996-07-12 | 2005-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3159093B2 (ja) | 1996-12-25 | 2001-04-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6303488B1 (en) * | 1997-02-12 | 2001-10-16 | Micron Technology, Inc. | Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed |
| US5976979A (en) * | 1997-06-10 | 1999-11-02 | Industrial Technology Research Institute | Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer |
| US6593247B1 (en) | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
| US6413583B1 (en) | 1998-02-11 | 2002-07-02 | Applied Materials, Inc. | Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound |
| US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
| US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6627532B1 (en) * | 1998-02-11 | 2003-09-30 | Applied Materials, Inc. | Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition |
| US6159871A (en) | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
| US6667553B2 (en) | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
| US6800571B2 (en) * | 1998-09-29 | 2004-10-05 | Applied Materials Inc. | CVD plasma assisted low dielectric constant films |
| US6495468B2 (en) | 1998-12-22 | 2002-12-17 | Micron Technology, Inc. | Laser ablative removal of photoresist |
| US6399489B1 (en) | 1999-11-01 | 2002-06-04 | Applied Materials, Inc. | Barrier layer deposition using HDP-CVD |
| US6531398B1 (en) | 2000-10-30 | 2003-03-11 | Applied Materials, Inc. | Method of depositing organosillicate layers |
| US6753258B1 (en) | 2000-11-03 | 2004-06-22 | Applied Materials Inc. | Integration scheme for dual damascene structure |
| US6709721B2 (en) | 2001-03-28 | 2004-03-23 | Applied Materials Inc. | Purge heater design and process development for the improvement of low k film properties |
| US6486082B1 (en) * | 2001-06-18 | 2002-11-26 | Applied Materials, Inc. | CVD plasma assisted lower dielectric constant sicoh film |
| JP3575448B2 (ja) * | 2001-08-23 | 2004-10-13 | セイコーエプソン株式会社 | 半導体装置 |
| US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
| US6936309B2 (en) | 2002-04-02 | 2005-08-30 | Applied Materials, Inc. | Hardness improvement of silicon carboxy films |
| US20030194496A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Methods for depositing dielectric material |
| US20030194495A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric |
| US20030211244A1 (en) * | 2002-04-11 | 2003-11-13 | Applied Materials, Inc. | Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric |
| US6815373B2 (en) * | 2002-04-16 | 2004-11-09 | Applied Materials Inc. | Use of cyclic siloxanes for hardness improvement of low k dielectric films |
| US20030206337A1 (en) * | 2002-05-06 | 2003-11-06 | Eastman Kodak Company | Exposure apparatus for irradiating a sensitized substrate |
| US7105460B2 (en) * | 2002-07-11 | 2006-09-12 | Applied Materials | Nitrogen-free dielectric anti-reflective coating and hardmask |
| US6927178B2 (en) * | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
| US6897163B2 (en) * | 2003-01-31 | 2005-05-24 | Applied Materials, Inc. | Method for depositing a low dielectric constant film |
| US7288205B2 (en) | 2004-07-09 | 2007-10-30 | Applied Materials, Inc. | Hermetic low dielectric constant layer for barrier applications |
| US10073604B2 (en) * | 2014-05-15 | 2018-09-11 | Oracle International Corporation | UI-driven model extensibility in multi-tier applications |
| US10103056B2 (en) * | 2017-03-08 | 2018-10-16 | Lam Research Corporation | Methods for wet metal seed deposition for bottom up gapfill of features |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
| US4584079A (en) * | 1983-10-11 | 1986-04-22 | Honeywell Inc. | Step shape tailoring by phase angle variation RF bias sputtering |
| JPS63179548A (ja) * | 1987-01-21 | 1988-07-23 | Mitsubishi Electric Corp | 半導体集積回路装置の配線構造 |
| JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| US4986878A (en) * | 1988-07-19 | 1991-01-22 | Cypress Semiconductor Corp. | Process for improved planarization of the passivation layers for semiconductor devices |
| JPH0289346A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5119164A (en) * | 1989-07-25 | 1992-06-02 | Advanced Micro Devices, Inc. | Avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5013691A (en) * | 1989-07-31 | 1991-05-07 | At&T Bell Laboratories | Anisotropic deposition of silicon dioxide |
| US5166101A (en) * | 1989-09-28 | 1992-11-24 | Applied Materials, Inc. | Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer |
| US5077234A (en) * | 1990-06-29 | 1991-12-31 | Digital Equipment Corporation | Planarization process utilizing three resist layers |
| JP2500235B2 (ja) * | 1991-02-07 | 1996-05-29 | 富士通株式会社 | 薄膜回路基板及びその製造方法 |
| KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
| US5278103A (en) * | 1993-02-26 | 1994-01-11 | Lsi Logic Corporation | Method for the controlled formation of voids in doped glass dielectric films |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5324683A (en) * | 1993-06-02 | 1994-06-28 | Motorola, Inc. | Method of forming a semiconductor structure having an air region |
| DE69531571T2 (de) * | 1994-05-27 | 2004-04-08 | Texas Instruments Inc., Dallas | Verbesserungen in Bezug auf Halbleitervorrichtungen |
| US6165335A (en) * | 1996-04-25 | 2000-12-26 | Pence And Mcgill University | Biosensor device and method |
-
1995
- 1995-06-06 JP JP7139505A patent/JPH0855913A/ja active Pending
- 1995-06-07 KR KR1019950014891A patent/KR100373804B1/ko not_active IP Right Cessation
- 1995-06-07 DE DE69533385T patent/DE69533385T2/de not_active Expired - Fee Related
- 1995-06-07 EP EP95304002A patent/EP0687005B1/en not_active Expired - Lifetime
- 1995-09-06 TW TW084109294A patent/TW295712B/zh not_active IP Right Cessation
-
1996
- 1996-02-26 US US08/606,695 patent/US5789319A/en not_active Expired - Lifetime
-
1997
- 1997-02-28 US US08/803,847 patent/US5786624A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222269B1 (en) | 1996-12-25 | 2001-04-24 | Nec Corporation | Semiconductor device and fabrication process thereof |
| JP2008130991A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW295712B (ja) | 1997-01-11 |
| EP0687005A3 (en) | 1997-04-16 |
| DE69533385T2 (de) | 2005-08-25 |
| EP0687005A2 (en) | 1995-12-13 |
| DE69533385D1 (de) | 2004-09-23 |
| KR960002599A (ko) | 1996-01-26 |
| KR100373804B1 (ko) | 2003-03-28 |
| US5789319A (en) | 1998-08-04 |
| EP0687005B1 (en) | 2004-08-18 |
| US5786624A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855913A (ja) | サブミクロン相互接続の選択的空隙充填方法 | |
| US5728628A (en) | Two-step metal etch process for selective gap fill of submicron inter-connects and structure for same | |
| US5801094A (en) | Dual damascene process | |
| US6011311A (en) | Multilevel interconnect structure for integrated circuits | |
| US5891805A (en) | Method of forming contacts | |
| US20040248372A1 (en) | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process | |
| JP2003514397A (ja) | 自己整合されたビア構造における空隙誘電体 | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| US6495448B1 (en) | Dual damascene process | |
| US6406992B1 (en) | Fabrication method for a dual damascene structure | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| JP2003508896A (ja) | 少なくとも１つのメタライゼーション面を有する集積回路の製造方法 | |
| US6548901B1 (en) | Cu/low-k BEOL with nonconcurrent hybrid dielectric interface | |
| US6107686A (en) | Interlevel dielectric structure | |
| US6162722A (en) | Unlanded via process | |
| KR100253311B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US6087252A (en) | Dual damascene | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| US8664743B1 (en) | Air-gap formation in interconnect structures | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| US20230099965A1 (en) | Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via | |
| US20240063111A1 (en) | Semiconductor device and semiconductor device manufacturing method with high-voltage isolation capacitor | |
| US20040077174A1 (en) | Method for forming a high aspect ratio via |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041027 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |