JPH11238797A - 集積回路内のメタルインターコネクションの製造法 - Google Patents
集積回路内のメタルインターコネクションの製造法Info
- Publication number
- JPH11238797A JPH11238797A JP34933598A JP34933598A JPH11238797A JP H11238797 A JPH11238797 A JP H11238797A JP 34933598 A JP34933598 A JP 34933598A JP 34933598 A JP34933598 A JP 34933598A JP H11238797 A JPH11238797 A JP H11238797A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metallization
- metal
- level
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 メタルで満たされたビアにより局部的にクロ
スしている絶縁層で分離されている幾つかの導電体のレ
ベルを含む構造を作る新奇な方法を提供する。 【解決手段】 本発明は規定の方法でエッチングするこ
とが難しい材料で作られた誘電体層がサポートの上に形
成されている該誘電体層の厚さを、前記材料の層に要求
される厚さを有する犠牲層を該サポートの上に形成する
こと；パターンに基づき該犠牲層にオープニングを作る
こと；該オープニング内にメタライゼーションを形成す
ること、該犠牲層を除去すること；更にメタルパターン
の厚さに等しい厚さを少なくとも越える前記材料の層を
堆積すること；の段階を含み、決められたパターンに基
づき満たすメタライゼーションの製造法に関する。
スしている絶縁層で分離されている幾つかの導電体のレ
ベルを含む構造を作る新奇な方法を提供する。 【解決手段】 本発明は規定の方法でエッチングするこ
とが難しい材料で作られた誘電体層がサポートの上に形
成されている該誘電体層の厚さを、前記材料の層に要求
される厚さを有する犠牲層を該サポートの上に形成する
こと；パターンに基づき該犠牲層にオープニングを作る
こと；該オープニング内にメタライゼーションを形成す
ること、該犠牲層を除去すること；更にメタルパターン
の厚さに等しい厚さを少なくとも越える前記材料の層を
堆積すること；の段階を含み、決められたパターンに基
づき満たすメタライゼーションの製造法に関する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造、より詳細にはこの製造の最終の段階に関してお
り、この段階の間にメタル層と絶縁層が交互になってい
る連続した層が拡散領域と決められた構造を備えたシリ
コン基板の上に形成されることに関する。それぞれのメ
タル層はメタライゼーションのレベルを形成している。
それぞれのメタライゼーションのレベルでは決められた
トポロジーに従いエッチングし、このメタル層を下側の
メタル層と上側のメタル層に接続するビアでコンタクト
を作ることである。最も上の層はコンタクトパッドに接
続され、その下の層はビアにより半導体基板の部分及び
／又はポリシリコン領域に接続されている。
製造、より詳細にはこの製造の最終の段階に関してお
り、この段階の間にメタル層と絶縁層が交互になってい
る連続した層が拡散領域と決められた構造を備えたシリ
コン基板の上に形成されることに関する。それぞれのメ
タル層はメタライゼーションのレベルを形成している。
それぞれのメタライゼーションのレベルでは決められた
トポロジーに従いエッチングし、このメタル層を下側の
メタル層と上側のメタル層に接続するビアでコンタクト
を作ることである。最も上の層はコンタクトパッドに接
続され、その下の層はビアにより半導体基板の部分及び
／又はポリシリコン領域に接続されている。
【０００２】
【従来の技術】誘電体層の中にビアを形成し、該誘電体
層をエッチングし更にメタル層をエッチングする連続し
た問題が生じている。種々の方法が従来の技術で開発さ
れこの様なインターコネクション層が作られている。こ
れらの方法は現在酸化シリコンやアルミニウムの様な従
来の材料を用いて行われ、試験されている。
層をエッチングし更にメタル層をエッチングする連続し
た問題が生じている。種々の方法が従来の技術で開発さ
れこの様なインターコネクション層が作られている。こ
れらの方法は現在酸化シリコンやアルミニウムの様な従
来の材料を用いて行われ、試験されている。
【０００３】しかし、技術の改良によりシリコン内のプ
ライマリー素子の大きさを小さくする様にされている
が、種々のメタライゼーション層の中に形成されたパタ
ーンの大きさも相対的に小さくする必要があり、更に該
メタライゼーションを互いに近くにする必要がある。こ
の結果、メタル層の種々のレベルの間の垂直漂遊容量
と、メタライゼーションの同じレベルの部分の間の水平
漂遊容量が特に増加する。漂遊容量の値が増加すること
を避け、回路の実行スイッチング速度が下がることを避
けるため、酸化シリコンの誘電率より小さい誘電率を有
する誘電体を使用することが求められている。例えば、
水素シルセスキオキサネ（ＨＳＱ）又はメチルシルセス
キオキサネ（ＭＳＱ）、ポリイミド、ポリアリルエンエ
ーテル、テフロン、パリレン、又はポーラス材料（エー
ロゲル；Ａｅｒｏｇｅｌ）であるシルセスキオキサネの
様な種々のポリマーを使用することが特に考え出されて
いる。これらの誘電体はスプレー、スピンコーティング
の様な種々の方法により、又は気相中に堆積される。し
かし、これらの多くの誘電体の共通した欠点はこれらの
誘電体のエッチングが難しいことである；即ち、プラズ
マエッチングの間、誘電体は回路の他のエレメントに損
傷を与える生成物により発生するか、又はこれらの材料
の中で急勾配のエッジのあるトレンチをエッチングする
ことが実行不可能であるか、又は誘電体の特性がエッチ
ング又は樹脂除去の段階の間劣化するかのいずれかであ
る。
ライマリー素子の大きさを小さくする様にされている
が、種々のメタライゼーション層の中に形成されたパタ
ーンの大きさも相対的に小さくする必要があり、更に該
メタライゼーションを互いに近くにする必要がある。こ
の結果、メタル層の種々のレベルの間の垂直漂遊容量
と、メタライゼーションの同じレベルの部分の間の水平
漂遊容量が特に増加する。漂遊容量の値が増加すること
を避け、回路の実行スイッチング速度が下がることを避
けるため、酸化シリコンの誘電率より小さい誘電率を有
する誘電体を使用することが求められている。例えば、
水素シルセスキオキサネ（ＨＳＱ）又はメチルシルセス
キオキサネ（ＭＳＱ）、ポリイミド、ポリアリルエンエ
ーテル、テフロン、パリレン、又はポーラス材料（エー
ロゲル；Ａｅｒｏｇｅｌ）であるシルセスキオキサネの
様な種々のポリマーを使用することが特に考え出されて
いる。これらの誘電体はスプレー、スピンコーティング
の様な種々の方法により、又は気相中に堆積される。し
かし、これらの多くの誘電体の共通した欠点はこれらの
誘電体のエッチングが難しいことである；即ち、プラズ
マエッチングの間、誘電体は回路の他のエレメントに損
傷を与える生成物により発生するか、又はこれらの材料
の中で急勾配のエッジのあるトレンチをエッチングする
ことが実行不可能であるか、又は誘電体の特性がエッチ
ング又は樹脂除去の段階の間劣化するかのいずれかであ
る。
【０００４】更に、例えば銅の様にアルミニウムより導
電性の良い導電体材料を使用することが求められてい
る。又、この種のエレメントの場合、局部的な方法でこ
れらの材料をエッチングすること、例えば急勾配のエッ
ジのあるトレンチを形成すること、又は互いにパターン
を絶縁することに大きな問題が生じている。
電性の良い導電体材料を使用することが求められてい
る。又、この種のエレメントの場合、局部的な方法でこ
れらの材料をエッチングすること、例えば急勾配のエッ
ジのあるトレンチを形成すること、又は互いにパターン
を絶縁することに大きな問題が生じている。
【０００５】
【課題を解決するための手段】発明の目的は、メタルで
満たされたビアにより局部的にクロスしている絶縁層で
分離されている幾つかの導電体のレベルを含む構造を作
る新奇な方法を提供することである。
満たされたビアにより局部的にクロスしている絶縁層で
分離されている幾つかの導電体のレベルを含む構造を作
る新奇な方法を提供することである。
【０００６】発明の他の目的は、誘電体材料内で急勾配
のエッジに対し局部的にエッチングを行うことが出来な
いか、又は誘電体の特性を劣化することなくエッチング
を行うことが出来ない誘電体材料に適用できる方法を提
供することである。
のエッジに対し局部的にエッチングを行うことが出来な
いか、又は誘電体の特性を劣化することなくエッチング
を行うことが出来ない誘電体材料に適用できる方法を提
供することである。
【０００７】発明の他の目的は、誘電体材料内で急勾配
のエッジに対し局部的にエッチングを行うことが出来な
いか、又は二つの隣り合ったパターンの間に小さなスペ
ースを局部的に置くことが出来ない誘電体材料内に対す
る方法を提供することである。
のエッジに対し局部的にエッチングを行うことが出来な
いか、又は二つの隣り合ったパターンの間に小さなスペ
ースを局部的に置くことが出来ない誘電体材料内に対す
る方法を提供することである。
【０００８】これらの目的及び他の目的を達成するた
め、本発明は規定の方法でエッチングすることが難しい
材料で作られた誘電体層がサポートの上に形成されてい
る該誘電体層の厚さを、前記材料の層に所望の厚さを有
する犠牲層を該サポートの上に形成すること；パターン
に基づき該犠牲層にオープニングを作ること；該オープ
ニング内にメタライゼーションを形成すること、該犠牲
層を除去すること；更にメタルパターンの厚さに等しい
厚さを少なくとも越える前記材料の層を堆積すること；
の段階を含み、決められたパターンに基づき満たすメタ
ライゼーションの製造法を提供することである。
め、本発明は規定の方法でエッチングすることが難しい
材料で作られた誘電体層がサポートの上に形成されてい
る該誘電体層の厚さを、前記材料の層に所望の厚さを有
する犠牲層を該サポートの上に形成すること；パターン
に基づき該犠牲層にオープニングを作ること；該オープ
ニング内にメタライゼーションを形成すること、該犠牲
層を除去すること；更にメタルパターンの厚さに等しい
厚さを少なくとも越える前記材料の層を堆積すること；
の段階を含み、決められたパターンに基づき満たすメタ
ライゼーションの製造法を提供することである。
【０００９】本発明の実施例によれば、該オープニング
の中に形成するメタライゼーションは、メタライゼーシ
ョンを堆積し、このメタライゼーションを該犠牲層の上
側の表面のレベルまでケミコメカニカルポリシングによ
り再エッチングする段階を含んでいる。
の中に形成するメタライゼーションは、メタライゼーシ
ョンを堆積し、このメタライゼーションを該犠牲層の上
側の表面のレベルまでケミコメカニカルポリシングによ
り再エッチングする段階を含んでいる。
【００１０】本発明の実施例によれば、前記材料はポリ
イミド、ポリアリルエンエーテル、シルセスキオキサ
ネ、テフロン、パリレンの様なポリマー族の中から選択
されている。
イミド、ポリアリルエンエーテル、シルセスキオキサ
ネ、テフロン、パリレンの様なポリマー族の中から選択
されている。
【００１１】本発明の実施例によれば、前記材料はポー
ラス材料である。
ラス材料である。
【００１２】本発明の実施例によれば、前記材料はスピ
ンコーティングにより、又は気相中に堆積されている。
ンコーティングにより、又は気相中に堆積されている。
【００１３】本発明の実施例によれば、ビアを形成する
ことに適用する場合、サポートは中間メタライゼーショ
ンのレベルである。
ことに適用する場合、サポートは中間メタライゼーショ
ンのレベルである。
【００１４】本発明の実施例によれば、犠牲層は酸化シ
リコン層である。
リコン層である。
【００１５】
【発明の実施の形態】種々の図は簡略化した断面図であ
り、半導体素子を表示する分野で便利にするため一定の
縮尺では示されていない。
り、半導体素子を表示する分野で便利にするため一定の
縮尺では示されていない。
【００１６】図１（Ａ）において、サポート層１１は例
えばインターコネクションレベルを形成するメタル層と
見なしており、このレベルの上に誘電体層を堆積し、該
誘電体層の中にオープニングを形成し、これらのオープ
ニングを導電体材料で満たし、更に次のメタルレベルで
誘電体層をコーティングすることが必要である。前記の
次のメタルレベルの中に決められたパターンのインター
コネクションをエッチングすることが必要である。
えばインターコネクションレベルを形成するメタル層と
見なしており、このレベルの上に誘電体層を堆積し、該
誘電体層の中にオープニングを形成し、これらのオープ
ニングを導電体材料で満たし、更に次のメタルレベルで
誘電体層をコーティングすることが必要である。前記の
次のメタルレベルの中に決められたパターンのインター
コネクションをエッチングすることが必要である。
【００１７】これを行うため、従来はオープニングを最
初誘電体層１２の中のビアの位置に形成する必要があっ
た。ポリマーの様な生成物の中に、例えばマスキングを
含む従来のホトリソグラフィー法の後エッチングを行
い、図１（Ｂ）に示すパターンを有するオープニング１
３を得たい場合、エッチングされた部分のエッジは凹形
である。この結果、得られたパターンは十分に定めるこ
とが出来ず、オープニング１３を満たすことを意味する
後続のメタルを堆積する困難が生じていた。実際には、
このメタルは壁に付着しない傾向があり、ギャップが生
ずる。更に、二つのメタルラインを互いに非常に近くす
ることが出来ない。エッチングの間、誘電体の特性の劣
化も凹形のパターンの中に生ずる。
初誘電体層１２の中のビアの位置に形成する必要があっ
た。ポリマーの様な生成物の中に、例えばマスキングを
含む従来のホトリソグラフィー法の後エッチングを行
い、図１（Ｂ）に示すパターンを有するオープニング１
３を得たい場合、エッチングされた部分のエッジは凹形
である。この結果、得られたパターンは十分に定めるこ
とが出来ず、オープニング１３を満たすことを意味する
後続のメタルを堆積する困難が生じていた。実際には、
このメタルは壁に付着しない傾向があり、ギャップが生
ずる。更に、二つのメタルラインを互いに非常に近くす
ることが出来ない。エッチングの間、誘電体の特性の劣
化も凹形のパターンの中に生ずる。
【００１８】図２は周知の所謂“ダマシン”法によりイ
ンターコネクションを形成する予備的な段階を示してい
る。
ンターコネクションを形成する予備的な段階を示してい
る。
【００１９】この方法によれば、図２（Ａ）に示す様
に、第一のインターコネクションのレベル（この第一の
インターコネクションのレベルはあらゆる中間インター
コネクションレベルとなる）のメタル層２１から始ま
り、この例では酸化シリコン層と想定している絶縁層２
２が堆積される。次に、例えば窒化シリコンであるエッ
チングストップ層２３が堆積される。
に、第一のインターコネクションのレベル（この第一の
インターコネクションのレベルはあらゆる中間インター
コネクションレベルとなる）のメタル層２１から始ま
り、この例では酸化シリコン層と想定している絶縁層２
２が堆積される。次に、例えば窒化シリコンであるエッ
チングストップ層２３が堆積される。
【００２０】図２（Ｂ）に示す段階で、オープニング２
４はビアを形成する所望の場所でエッチングストップ層
２３の中に形成される。
４はビアを形成する所望の場所でエッチングストップ層
２３の中に形成される。
【００２１】図２（Ｃ）に示す段階で、第二の誘電体層
２５とマスキング層２６、例えば他の酸化シリコン層が
堆積される。
２５とマスキング層２６、例えば他の酸化シリコン層が
堆積される。
【００２２】図２（Ｄ）に示す段階で、オープニングが
ホトリソグラフィーによりマスキング層２６の中に作ら
れる。これらのオープニングはビアの上にある時は参照
番号２７で示し、誘電体層２５をエッチングすることが
求められるだけの位置では参照番号２８で示される。次
に、これらのオープニングを通りトレンチがオープニン
グ２８の下にエッチングされ、ビアがオープニング２７
の下にエッチングされる。この方法に続く段階は図示し
ていないが、トレンチとビアを満たすメタルを窒化チタ
ンの様なボンディング層を堆積する従来の堆積の段階を
含んでいる。最後に、層２６の上側表面の上に広がるメ
タル部分をケミコメカニカルポリシングによるエッチン
グを行う。更に、この方法には新しい誘電体層を堆積す
ることと、その次のメタライゼーションを形成すること
が行われる。
ホトリソグラフィーによりマスキング層２６の中に作ら
れる。これらのオープニングはビアの上にある時は参照
番号２７で示し、誘電体層２５をエッチングすることが
求められるだけの位置では参照番号２８で示される。次
に、これらのオープニングを通りトレンチがオープニン
グ２８の下にエッチングされ、ビアがオープニング２７
の下にエッチングされる。この方法に続く段階は図示し
ていないが、トレンチとビアを満たすメタルを窒化チタ
ンの様なボンディング層を堆積する従来の堆積の段階を
含んでいる。最後に、層２６の上側表面の上に広がるメ
タル部分をケミコメカニカルポリシングによるエッチン
グを行う。更に、この方法には新しい誘電体層を堆積す
ることと、その次のメタライゼーションを形成すること
が行われる。
【００２３】図２（Ｄ）は、誘電体層２５が急勾配なエ
ッジを形成してエッチングされることが無い様な材料で
作られている時に生ずる様子を示している。図１（Ｂ）
に示す欠点が再発している、即ちオープニング内にある
メタルの規則的な堆積が実際には実現出来なく、互いに
非常に近いメタルストリップを与えることが不可能であ
る。即ち、誘電率がエッチングの間劣化し、これは所望
の目的に反する。
ッジを形成してエッチングされることが無い様な材料で
作られている時に生ずる様子を示している。図１（Ｂ）
に示す欠点が再発している、即ちオープニング内にある
メタルの規則的な堆積が実際には実現出来なく、互いに
非常に近いメタルストリップを与えることが不可能であ
る。即ち、誘電率がエッチングの間劣化し、これは所望
の目的に反する。
【００２４】図３は、本発明に基づく方法の連続した段
階を概略的に示している。この連続した段階は急勾配な
エッジを有してエッチングされない誘電体材料から生ず
る前述の欠点を避けることができる。以下の記載を簡単
にするため、この層を簡単に“ポリマー層”と呼ぶ。
階を概略的に示している。この連続した段階は急勾配な
エッジを有してエッチングされない誘電体材料から生ず
る前述の欠点を避けることができる。以下の記載を簡単
にするため、この層を簡単に“ポリマー層”と呼ぶ。
【００２５】図３（Ａ）に示す様に、出発点はサポート
３１である。該サポート３１は本発明の応用に基づき絶
縁層、即ちメタライゼーションレベルであり、この上に
ポリマーで分離されたメタルストリップ、即ちビアを形
成することが所望される。従来の様にエッチングが容易
である材料の層、例えば酸化シリコン層３２がサポート
３１の上に堆積される。エッチングストップ層３３が層
３１と３２の間に挟まれている。
３１である。該サポート３１は本発明の応用に基づき絶
縁層、即ちメタライゼーションレベルであり、この上に
ポリマーで分離されたメタルストリップ、即ちビアを形
成することが所望される。従来の様にエッチングが容易
である材料の層、例えば酸化シリコン層３２がサポート
３１の上に堆積される。エッチングストップ層３３が層
３１と３２の間に挟まれている。
【００２６】図３（Ｂ）に示す段階で、オープニング３
４は層３２の中に形成されている。
４は層３２の中に形成されている。
【００２７】図３（Ｃ）に示す段階で、オープニング３
４の中にあり層３２の上にあるメタル層３５（本発明の
応用により、エッチングストップ層はオープニング３４
の底から除去されているか、又は除去されていない）が
堆積されている。
４の中にあり層３２の上にあるメタル層３５（本発明の
応用により、エッチングストップ層はオープニング３４
の底から除去されているか、又は除去されていない）が
堆積されている。
【００２８】この構造は次にケミコメカニカルポリシン
グ（ＣＭＰ）により平らにされ、層３２の上のメタルが
除去され、図３（Ｄ）に示す構造が得られる。
グ（ＣＭＰ）により平らにされ、層３２の上のメタルが
除去され、図３（Ｄ）に示す構造が得られる。
【００２９】この後、本発明に基づき、犠牲層と見なさ
れる層３２が除去され図３（Ｅ）に示す構造が得られ
る。
れる層３２が除去され図３（Ｅ）に示す構造が得られ
る。
【００３０】次に図３（Ｆ）に示す段階のみで、ポリマ
ー層３７が構造全体の上に堆積される。該ポリマー層３
７は、次に図３（Ｇ）に示す様にケミコメカニカルポリ
シングにより切り落とされる。ポリマー層３８内に挿入
される所定のパターンのメタライゼーション３６がこの
様に得られる。該ポリマー層３８は図３（Ａ）の段階で
堆積された犠牲層３２と同じ厚さである。
ー層３７が構造全体の上に堆積される。該ポリマー層３
７は、次に図３（Ｇ）に示す様にケミコメカニカルポリ
シングにより切り落とされる。ポリマー層３８内に挿入
される所定のパターンのメタライゼーション３６がこの
様に得られる。該ポリマー層３８は図３（Ａ）の段階で
堆積された犠牲層３２と同じ厚さである。
【００３１】この方法はメタル３６又はポリマー３７に
対し局部的なエッチングの段階が無いことを意味してい
ることに留意する必要がある。これらの層の材料は、従
ってプラズマエッチング法の様な周知のエッチング法に
より適当にエッチングされることが無い材料とすること
ができる。該材料はケミコメカニカルポリシングにより
平らにできる材料で十分である。これは現在考えられて
いる全ての材料に対し成り立つ。
対し局部的なエッチングの段階が無いことを意味してい
ることに留意する必要がある。これらの層の材料は、従
ってプラズマエッチング法の様な周知のエッチング法に
より適当にエッチングされることが無い材料とすること
ができる。該材料はケミコメカニカルポリシングにより
平らにできる材料で十分である。これは現在考えられて
いる全ての材料に対し成り立つ。
【００３２】図４はインターコネクション層の実施に対
する本発明の方法の応用を図示している。このインター
コネクション層内では、ポリマーにより考えられたイン
ターコネクションレベルに対する決められたパターンの
メタルの部分の間に水平方向の絶縁が得られる。
する本発明の方法の応用を図示している。このインター
コネクション層内では、ポリマーにより考えられたイン
ターコネクションレベルに対する決められたパターンの
メタルの部分の間に水平方向の絶縁が得られる。
【００３３】より詳細には、図４（Ａ）から図４（Ｆ）
の最初の段階は従来の“ダマシン”法の段階に対応して
いる。出発点は例えば酸化シリコンで作られた絶縁層４
２で覆われたメタライゼーションレベルに対応したサポ
ート４１である。該絶縁層４２は例えば窒化シリコンで
作られたエッチングストップ層４３で覆われている（図
４（Ａ））。図４（Ｂ）に示す段階で、オープニング４
４が層４３内でビアを二つのメタライゼーションレベル
の間に形成したい場所に形成される。図４（Ｃ）に示す
段階で、第二の層４５が堆積される。この層４５はエッ
チングストップ層４６で覆われており本発明に基づく犠
牲層に対応している。図４（Ｄ）に示す段階で、オープ
ニング４７と４８がエッチングストップ層４６内に形成
されている。オープニング４７はビアの位置の上にあ
り、オープニング４８はインターコネクションメタライ
ゼーションを形成したい位置にある。オープニングは次
に層４５内に、更に場合によると層４２内に作られてい
る。図４（Ｅ）に示す段階で、メタライゼーションは例
えば、窒化チタンボンディング層４９と、銅又は銅−ア
ルミニウム合金又はタングステンの様な金属の層５０を
連続して堆積される。図４（Ｆ）に示す段階で、ケミコ
メカニカルポリシングが行われ、エッチングストップ層
４６の上側表面のレベルまで金属層５０が切り取られて
いる。
の最初の段階は従来の“ダマシン”法の段階に対応して
いる。出発点は例えば酸化シリコンで作られた絶縁層４
２で覆われたメタライゼーションレベルに対応したサポ
ート４１である。該絶縁層４２は例えば窒化シリコンで
作られたエッチングストップ層４３で覆われている（図
４（Ａ））。図４（Ｂ）に示す段階で、オープニング４
４が層４３内でビアを二つのメタライゼーションレベル
の間に形成したい場所に形成される。図４（Ｃ）に示す
段階で、第二の層４５が堆積される。この層４５はエッ
チングストップ層４６で覆われており本発明に基づく犠
牲層に対応している。図４（Ｄ）に示す段階で、オープ
ニング４７と４８がエッチングストップ層４６内に形成
されている。オープニング４７はビアの位置の上にあ
り、オープニング４８はインターコネクションメタライ
ゼーションを形成したい位置にある。オープニングは次
に層４５内に、更に場合によると層４２内に作られてい
る。図４（Ｅ）に示す段階で、メタライゼーションは例
えば、窒化チタンボンディング層４９と、銅又は銅−ア
ルミニウム合金又はタングステンの様な金属の層５０を
連続して堆積される。図４（Ｆ）に示す段階で、ケミコ
メカニカルポリシングが行われ、エッチングストップ層
４６の上側表面のレベルまで金属層５０が切り取られて
いる。
【００３４】従来の方法では、構造を作ることが終了す
るが図４（Ｆ）の構造を新しい酸化シリコン層で覆うこ
とが残っている。この新しい酸化シリコン層内では、図
４（Ａ）に示す段階が繰り返されビアとより高いレベル
のインターコネクション層が形成される。この従来の方
法では、絶縁層４５が最終的な層である。しかし、本発
明によれば前述の通り層４５は犠牲層であり、更に本発
明に従い次の方法が続く。
るが図４（Ｆ）の構造を新しい酸化シリコン層で覆うこ
とが残っている。この新しい酸化シリコン層内では、図
４（Ａ）に示す段階が繰り返されビアとより高いレベル
のインターコネクション層が形成される。この従来の方
法では、絶縁層４５が最終的な層である。しかし、本発
明によれば前述の通り層４５は犠牲層であり、更に本発
明に従い次の方法が続く。
【００３５】図４（Ｇ）に示す段階で、エッチングスト
ップ層４６と犠牲層４５がエッチングストップ層４３の
上側表面のレベルで好適に止まるエッチングにより取除
かれる。該エッチングは位置を選んで行われ、エッチン
グストップ層４３の上のメタルの部分５０をエッチング
することはない。
ップ層４６と犠牲層４５がエッチングストップ層４３の
上側表面のレベルで好適に止まるエッチングにより取除
かれる。該エッチングは位置を選んで行われ、エッチン
グストップ層４３の上のメタルの部分５０をエッチング
することはない。
【００３６】図４（Ｈ）に示す段階で、ポリマー層５１
は均一に堆積される。
は均一に堆積される。
【００３７】次に、任意であるが図４（Ｉ）に示す様に
層５１の上側の表面がメタライゼーション５０の上側の
表面のレベルと同一の高さになるまでケミコメカニカル
ポリシングにより平らにされる。次に図４（Ｊ）に示す
様に、絶縁層５２の新しい堆積が行われ、ビアとより高
いレベルのインターコネクション層を作るまでこの方法
が繰り返される。
層５１の上側の表面がメタライゼーション５０の上側の
表面のレベルと同一の高さになるまでケミコメカニカル
ポリシングにより平らにされる。次に図４（Ｊ）に示す
様に、絶縁層５２の新しい堆積が行われ、ビアとより高
いレベルのインターコネクション層を作るまでこの方法
が繰り返される。
【００３８】本発明により、図４（Ｊ）に示す様に局部
的なメタライゼーション５０が得られる。この局部的な
メタライゼーション５０はインターコネクションレベル
を形成しており、誘電率が低い絶縁層５１により水平方
向が分離されている。この様に、図４に関連して示した
本発明の応用により同じメタライゼーションレベルにあ
る導線間の水平方向の漂遊容量が減少する。
的なメタライゼーション５０が得られる。この局部的な
メタライゼーション５０はインターコネクションレベル
を形成しており、誘電率が低い絶縁層５１により水平方
向が分離されている。この様に、図４に関連して示した
本発明の応用により同じメタライゼーションレベルにあ
る導線間の水平方向の漂遊容量が減少する。
【００３９】本発明の応用により二つのインターコネク
ションレベル間の垂直方向の漂遊容量が減少することを
図５に関連して以下に記載する。
ションレベル間の垂直方向の漂遊容量が減少することを
図５に関連して以下に記載する。
【００４０】図５（Ａ）は本発明に基づく犠牲層を形成
する層６２を堆積しているインターコネクションレベル
に対応しているサポート６１を示している。
する層６２を堆積しているインターコネクションレベル
に対応しているサポート６１を示している。
【００４１】図５（Ｂ）に示す段階で、オープニングは
インターコネクションレベルの間にビアを形成すること
を所望する位置で層６２内にホトリソグラフィーエッチ
ングにより形成されている。
インターコネクションレベルの間にビアを形成すること
を所望する位置で層６２内にホトリソグラフィーエッチ
ングにより形成されている。
【００４２】図５（Ｃ）に示す段階で、任意であるボン
ディング層６４とメタライゼーション層６５は均一に堆
積されている。図示していない次の段階で、層６５と６
４は層６２の上側の表面のレベルと同一の高さになるま
でケミコメカニカルポリシングにより再度エッチングさ
れる。
ディング層６４とメタライゼーション層６５は均一に堆
積されている。図示していない次の段階で、層６５と６
４は層６２の上側の表面のレベルと同一の高さになるま
でケミコメカニカルポリシングにより再度エッチングさ
れる。
【００４３】次に、酸化層６２が除去される。この除去
は全体に、又は該エッチングを中止することにより図５
（Ｄ）に示す様に部分のみに行われた後、層６２の厚さ
の全体が除去される。メタリックビア６６が次に所望の
位置に置かれる。
は全体に、又は該エッチングを中止することにより図５
（Ｄ）に示す様に部分のみに行われた後、層６２の厚さ
の全体が除去される。メタリックビア６６が次に所望の
位置に置かれる。
【００４４】図５（Ｅ）に示す段階で、ポリマー層６７
が均一に堆積される。
が均一に堆積される。
【００４５】図５（Ｆ）に示す任意である段階で、この
ポリマー層はケミコメカニカルポリシングにより再エッ
チングされメタルビア６６の上側の表面のレベルにな
る。
ポリマー層はケミコメカニカルポリシングにより再エッ
チングされメタルビア６６の上側の表面のレベルにな
る。
【００４６】ビア６６が挿入されているポリマー層６７
はこの様に作られるが、ポリマー層６７を局部的にエッ
チングする必要はない。
はこの様に作られるが、ポリマー層６７を局部的にエッ
チングする必要はない。
【００４７】次の段階（図５（Ｇ））で、次のメタライ
ゼーション層が作られる。この次のメタライゼーション
レベルに対し、誘電率の低い層による水平方向の絶縁が
図４に示す方法を使用して、即ち図５（Ｆ）の段階で得
られる様な層６７の上に犠牲層を堆積することと、この
犠牲層をエッチングすることと、この犠牲層のオープニ
ングを導線で満たすことと、この犠牲層を除去すること
と、新しいポリマー層を堆積すること、により得られ
る。
ゼーション層が作られる。この次のメタライゼーション
レベルに対し、誘電率の低い層による水平方向の絶縁が
図４に示す方法を使用して、即ち図５（Ｆ）の段階で得
られる様な層６７の上に犠牲層を堆積することと、この
犠牲層をエッチングすることと、この犠牲層のオープニ
ングを導線で満たすことと、この犠牲層を除去すること
と、新しいポリマー層を堆積すること、により得られ
る。
【００４８】本発明は、当業者が容易に考えることがで
きる種々の変更、修正及び改良を有することがあること
は勿論である。特に、前述のポリマーの用語は前の記載
に使用したが、この用語は誘電率が低いあらゆる誘電体
材料、又はエッチングが難しいあらゆる誘電体材料及び
／又はプロフィール或いはエッチングにより絶縁特性が
劣化する誘電体材料を示すことを意味している。更に、
本発明のそれぞれの実施例に記載した種々の変更は本発
明のあらゆる他の実施例に使用することができる。メタ
ル以外の種々の導電材料及び種々の誘電体を使用するこ
とができる。種々のエッチング法も使用することができ
る。
きる種々の変更、修正及び改良を有することがあること
は勿論である。特に、前述のポリマーの用語は前の記載
に使用したが、この用語は誘電率が低いあらゆる誘電体
材料、又はエッチングが難しいあらゆる誘電体材料及び
／又はプロフィール或いはエッチングにより絶縁特性が
劣化する誘電体材料を示すことを意味している。更に、
本発明のそれぞれの実施例に記載した種々の変更は本発
明のあらゆる他の実施例に使用することができる。メタ
ル以外の種々の導電材料及び種々の誘電体を使用するこ
とができる。種々のエッチング法も使用することができ
る。
【００４９】この様な変更、修正及び改良はこの開示の
一部を意味しており、本発明の精神及び範囲内であるこ
とを意味している。従って、前述の内容は一例であり、
これにより限定されない。
一部を意味しており、本発明の精神及び範囲内であるこ
とを意味している。従って、前述の内容は一例であり、
これにより限定されない。
【図１】ポリマーの様な材料の中にオープニングを形成
する各段階を示す図である。
する各段階を示す図である。
【図２】所謂“ダマシン”法によりインターコネクショ
ンを形成する各段階を示す図である。
ンを形成する各段階を示す図である。
【図３】本発明に基づく方法の一般的な各段階を示す図
である。
である。
【図４】本発明の実施例の各段階を示す図である。
【図５】本発明の他の実施例の各段階を示す図である。
１１、３１、４１ サポート層 １２ 誘電体層 １３、２４、２７、２８、３４、４４ オープニング ２１、３５ メタル層 ２２、４２、５２ 絶縁層 ２３、３３、４３、４６ エッチングストップ層 ２４、２７、２８、３４、４４、４７、４８ オープニ
ング ２５ 第二の誘電体層 ２６ マスキング層 ３０、６２ 犠牲層 ３２ 酸化シリコン層 ３６、６５ メタライゼーション層 ３７、３８、５１、６７ ポリマー層 ４５ 第二の層（絶縁層） ４９ 窒化チタンボンディング層 ５０ メタル層 ６４ 任意のボンディング層 ６６ メタリックビア
ング ２５ 第二の誘電体層 ２６ マスキング層 ３０、６２ 犠牲層 ３２ 酸化シリコン層 ３６、６５ メタライゼーション層 ３７、３８、５１、６７ ポリマー層 ４５ 第二の層（絶縁層） ４９ 窒化チタンボンディング層 ５０ メタル層 ６４ 任意のボンディング層 ６６ メタリックビア
フロントページの続き (72)発明者 フィリップ ガイエ フランス国， 38660 サン ヴァンサン ドゥ メルキューズ， リュ ドゥ レ グリーズ（番地なし)
Claims (7)
- 【請求項１】 規定の方法でエッチングすることが難し
い材料で作られた誘電体層（３８）がサポート（３１）
の上に形成されている該誘電体層（３８）の厚さを、次
の段階：前記材料の層に所望の厚さを有する犠牲層（３
２）を該サポート（３１）の上に形成すること；決めら
れたパターンに基づき該犠牲層にオープニングを作るこ
と；メタルを堆積することにより該オープニング内にメ
タライゼーション（３６）を形成し、該犠牲層のレベル
に再エッチングすること；該犠牲層を除去すること；メ
タルパターンの厚さに等しい厚さを少なくとも越える前
記材料の層（３７）を堆積すること；を含み、決められ
たパターンに基づき満たすメタライゼーション（３６）
の製造法。 - 【請求項２】 再エッチングがケミコメカニカルポリシ
ングにより行われていることを特徴とする請求項１に記
載の方法。 - 【請求項３】 前記材料がポリイミド、ポリアリルエン
エーテル、シルセスキオキサネ、テフロン及びパリレン
の様なポリマー族の中から選択されていることを特徴と
する請求項１に記載の方法。 - 【請求項４】 前記材料がポーラス材料であることを特
徴とする請求項１に記載の方法。 - 【請求項５】 前記材料がスピンコーティングにより、
又は気相中に堆積されることを特徴とする請求項１に記
載の方法。 - 【請求項６】 ビアを形成することを適用する場合、サ
ポートが中間メタライゼーションのレベルであることを
特徴とする請求項１に記載の方法。 - 【請求項７】 犠牲層が酸化シリコンであることを特徴
とする請求項１から４のいずれか一つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9715335A FR2771854B1 (fr) | 1997-11-28 | 1997-11-28 | Procede de realisation d'interconnexions metalliques dans des circuits integres |
| FR9715335 | 1997-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238797A true JPH11238797A (ja) | 1999-08-31 |
Family
ID=9514184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34933598A Withdrawn JPH11238797A (ja) | 1997-11-28 | 1998-11-25 | 集積回路内のメタルインターコネクションの製造法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0923125A1 (ja) |
| JP (1) | JPH11238797A (ja) |
| FR (1) | FR2771854B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006121297A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| WO2006121298A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| US7287325B2 (en) | 2005-05-10 | 2007-10-30 | International Business Machines Corporation | Method of forming interconnect structure or interconnect and via structures using post chemical mechanical polishing |
| US7473636B2 (en) | 2006-01-12 | 2009-01-06 | International Business Machines Corporation | Method to improve time dependent dielectric breakdown |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
| US6858526B2 (en) | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6333556B1 (en) | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6413854B1 (en) * | 1999-08-24 | 2002-07-02 | International Business Machines Corp. | Method to build multi level structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063812B2 (ja) * | 1987-07-13 | 1994-01-12 | 株式会社東芝 | 半導体装置の製造方法 |
| GB2233494A (en) * | 1989-06-26 | 1991-01-09 | Philips Nv | Providing an electrode on a semiconductor device |
| JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-11-28 FR FR9715335A patent/FR2771854B1/fr not_active Expired - Fee Related
-
1998
- 1998-11-25 JP JP34933598A patent/JPH11238797A/ja not_active Withdrawn
- 1998-11-27 EP EP98410134A patent/EP0923125A1/fr not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7287325B2 (en) | 2005-05-10 | 2007-10-30 | International Business Machines Corporation | Method of forming interconnect structure or interconnect and via structures using post chemical mechanical polishing |
| US8465657B2 (en) | 2005-05-10 | 2013-06-18 | International Business Machines Corporation | Post chemical mechanical polishing etch for improved time dependent dielectric breakdown reliability |
| WO2006121297A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| WO2006121298A1 (en) * | 2005-05-12 | 2006-11-16 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| KR100809842B1 (ko) | 2005-05-12 | 2008-03-04 | 주식회사 엘지화학 | 고해상도 패턴형성방법 및 상기 방법에 따라 프리패턴이형성된 기판 |
| GB2443342A (en) * | 2005-05-12 | 2008-04-30 | Lg Chemical Ltd | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| KR100833017B1 (ko) | 2005-05-12 | 2008-05-27 | 주식회사 엘지화학 | 직접 패턴법을 이용한 고해상도 패턴형성방법 |
| US7462570B2 (en) | 2005-05-12 | 2008-12-09 | Lg Chem, Ltd. | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| US7510951B2 (en) | 2005-05-12 | 2009-03-31 | Lg Chem, Ltd. | Method for forming high-resolution pattern with direct writing means |
| GB2443342B (en) * | 2005-05-12 | 2011-07-13 | Lg Chemical Ltd | Method for forming high-resolution pattern and substrate having prepattern formed thereby |
| US7473636B2 (en) | 2006-01-12 | 2009-01-06 | International Business Machines Corporation | Method to improve time dependent dielectric breakdown |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0923125A1 (fr) | 1999-06-16 |
| FR2771854B1 (fr) | 2001-06-15 |
| FR2771854A1 (fr) | 1999-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985762A (en) | Method of forming a self-aligned copper diffusion barrier in vias | |
| JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
| EP1356509B1 (en) | Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures | |
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| US6331481B1 (en) | Damascene etchback for low ε dielectric | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| JPH0864598A (ja) | 金属層をパターンぎめする方法 | |
| US20050146040A1 (en) | Metal spacer in single and dual damascene processing | |
| JPH0855913A (ja) | サブミクロン相互接続の選択的空隙充填方法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| JP2003514397A (ja) | 自己整合されたビア構造における空隙誘電体 | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| JPH11260917A (ja) | バリヤ層及びその製造方法 | |
| US20040266130A1 (en) | Integrating metal with ultra low-k dielectrics | |
| US20020145201A1 (en) | Method and apparatus for making air gap insulation for semiconductor devices | |
| US6451669B2 (en) | Method of forming insulated metal interconnections in integrated circuits | |
| JPH09102545A (ja) | 集積回路における平坦化多層メタリゼーション形成方法 | |
| JPH11238797A (ja) | 集積回路内のメタルインターコネクションの製造法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JPH09120963A (ja) | 半導体デバイス用の平坦化最終パッシベーション | |
| KR20010030171A (ko) | 집적 회로 및 이중 다마스커스 구조를 구비한 집적 회로를제조하는 방법 | |
| US6156660A (en) | Method of planarization using dummy leads | |
| JP2001313296A (ja) | 半導体デバイスおよびその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |