DE3637513A1 - Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen - Google Patents
Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementenInfo
- Publication number
- DE3637513A1 DE3637513A1 DE19863637513 DE3637513A DE3637513A1 DE 3637513 A1 DE3637513 A1 DE 3637513A1 DE 19863637513 DE19863637513 DE 19863637513 DE 3637513 A DE3637513 A DE 3637513A DE 3637513 A1 DE3637513 A1 DE 3637513A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- metallization
- aluminum
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen
feinstrukturierter Kontaktelektroden von Leistungs-
Halbleiterbauelementen mit den Merkmalen nach dem
Oberbegriff des Patentanspruchs 1.
Bei über das Gate abschaltbaren Leistungs-
Halbleiterbauelementen wird ein Teil des zuvor
fließenden Durchlaßstromes mit Hilfe einer negativen
Gate-Spannung über das Gate abgezogen. Um dies in
möglichst kurzer Zeit zu erreichen, werden Emitterzone
und Basiszone jeweils in eine Vielzahl von Abschnitten
unterteilt ausgebildet und die Abschnitte in einer
entsprechenden Struktur z. B. fingerförmig ineinander
greifend oder inselförmig umschlossen angeordnet. Die
beiden derart unterteilten Funktionsbereiche werden dann
mit entsprechend strukturierten Kontaktelektroden
versehen. Die Ausbildung solcher sogenannten Elektroden
strukturen und die Kontaktierung derselben ist z. B.
außer bei den oben genannten Bauformen von Halbleiter
bauelementen auch bei bipolaren Leistungstransistoren
sowie bei Frequenzthyristoren mit verzweigter
Steuerelektrode erforderlich.
Zur Kontaktierung derartiger Leistungs-Halbleiterbauelemente
werden verschiedene Wege beschritten:
Für eine Druckkontaktierung kann der Halbleiterkörper
eine sogenannte Mesa-Form aufweisen. Beim Andrücken des
Stromanschlußteils werden nur die erhaben ausgebildeten
Emitterbereiche kontaktiert. Der Anschluß des Basisbereichs
erfolgt an einer zentralen Stelle mittels eines
Kontaktstiftes. Ein solcher Halbleiterkörper ist auf
Grund der sehr geringen zulässigen vertikalen Toleranzen
sehr aufwendig herzustellen.
Auch planare Halbleiterkörper können druckkontaktiert
werden. Hierzu müssen jedoch speziell geformte, jeweils
nur Emitter- oder Basisbereiche kontaktierende
Stromanschlußteile verwendet werden. Dies erfordert
einen beträchtlichen Aufwand zur Herstellung der
Stromanschlußteile und zu deren Justierung beim Aufbau
eines solchen Halbleiterbauelements.
Für eine Kontaktierung der Bauelemente mittels
Weichlöten wird zuerst eine lötfähige Metallisierung
ganzflächig aufgebracht und so ausgebildet, daß Emitter
und Basisbereiche voneinander getrennt angeordnet sind.
Anschließend wird die Metallisierung mit einer
Isolierschicht ganzflächig abgedeckt, die so strukturiert
wird, daß die Metallisierung der Emitterbereiche und
eines zentralen Basisbereiches freigelegt bleiben.
Nachteile dieses Verfahrens sind die nur sehr schwer zu
beherrschende Feinstrukturierung einer lötfähigen
Metallisierung sowie der sehr geringe Flächenanteil
des Bauelements, der zur Ausbildung der Lötverbindung
zur Verfügung steht.
Die Kontaktierung der Emitter- und Basisbereiche mittels
Bonden macht spezielle Kontaktelektrodenstrukturen
erforderlich, welche die Leistungsfähigkeit solcher
Bauelemente erheblich beeinträchtigen. So müssen z. B.
Emitter- und Basisbereiche immer als jeweils
zusammenhängende Gebiete ausgebildet werden. Auf jedem
dieser Gebiete kann an zentraler Stelle ein Bonddraht
befestigt werden. Die Herstellung einzelner Emitter
finger, wie sie z. B. für abschaltbare Thyristoren
erforderlich sind, ist nur bei relativ großer Fläche
solcher Emitterfinger und damit bei grober Struktur
der Kontaktelektroden möglich.
Die Ausbildung von Kontaktflächen zum Anschluß der
Bonddrähte ist mit erheblichem Verlust an nutzbarer
Bauelementfläche verbunden, und außerdem führt die
Anordnung der Bonddrähte zur Verschlechterung der
dynamischen Eigenschaften solcher Bauelemente im
Vergleich zu Bauformen mit Löt- oder Druckkontaktierung.
Der Erfindung liegt die Aufgabe zugrunde, feinstrukturierte
Kontaktelektroden von Leistungs-Halbleiterbauelementen
so auszubilden, daß sie für gewünschte Kontaktarten
anwendbar und bezüglich Strukturverfeinerung den
bekannten Ausführungsformen überlegen sind.
Die Lösung der Aufgabe besteht bei einem Verfahren der
eingangs erwähnten Art in den kennzeichnenden Merkmalen
des Anspruchs 1. Vorteilhafte Weiterbildungen sind in
den Unteransprüchen 2 bis 18 gekennzeichnet.
Die Vorteile des erfindungsgemäßen Verfahrens bestehen
darin, daß die äußere Kontaktmetallschicht nicht auf
der gesamten Höckerfläche der Emitterabschnitte
erforderlich ist und dadurch sowohl erhebliche technolo
gische Erleichterungen bei der Ausbildung der zweiten
Metallisierung ermöglicht werden als auch die
Herstellung der Randzonenabschrägung des Halbleiter
körpers begünstigt wird.
Anhand der Darstellungen in den Fig. 1 bis 7 wird
das Verfahren nach der Erfindung erläutert. Die Figuren
zeigen Querschnitte durch den Schichtenaufbau im
Verfahrensablauf bei der Herstellung der Kontaktelektroden.
In Fig. 1 ist noch der Schichtenaufbau der verwendeten
Halbleiterausgangsscheibe im Querschnitt dargestellt.
Die übrigen Figuren zeigen lediglich schematisiert die
Anordnung der einzelnen Schichten auf der 0berfläche des
Halbleiterkörpers. Für gleiche Teile sind in allen
Figuren gleiche Bezeichnungen gewählt.
Für die vorgesehene Kontaktstruktur kann eine
Halbleiterausgangsscheibe verwendet werden aus einer
hochohmigen, n-leitenden Schicht (2), aus daran
angrenzenden, höher dotierten, p-leitenden Zonen (3, 4),
womit eine pnp-Schichtenfolge gegeben ist. In die eine
Außenzone (4) sind hochdotierte Emitterbereiche (5) z. B.
in Streifenform eingelassen angeordnet und bilden mit
zwischenliegenden Basisabschnitten (3 a) die gemeinsame
Oberfläche (6) als die eine Hauptfläche des
Halbleiterkörpers (1). Auf diese vorher gereinigte
Oberfläche wird nun eine durchgehende erste
Metallisierung (7) z. B. durch Aufdampfen (Elektronenstrahl
verdampfen) oder Sputtern aufgebracht. Diese Verfahren
zum Aufbringen der Metallisierung sind an sich bekannter
Stand der Technik. Als Material für die erste
Metallisierung dienen bevorzugt Aluminium, Kupfer oder
Silber oder Legierungen aus diesen Metallen. Um
Reaktionen der genannten Materialien mit dem darunter
liegenden Halbleitermaterial zu vermeiden und die
Haftung zu verbessern und um geringere Übergangs
widerstände zwischen Metall und Halbleitermaterial zu
erzielen, können auch eine oder mehrere dünne Schichten
aus Titan, Chrom, Molybdän, Wolfram, Platin, Paladium,
Silber, Nickel oder Verbindungen dieser Metalle mit
Silizium, Stickstoff oder Kohlenstoff unmittelbar auf
der Halbleiterausgangsscheibe angeordnet sein. Derartige
dünne Schichten können jedoch auch als Haftvermittlungs
schicht und Diffusiunsbarriere zwischen erster
Metallisierung und darüberliegender Isolierschicht
zwischen dieser und der ersten Metallisierung ausgebildet
werden. Die Schichtdicke der ersten Metallisierung liegt
im Bereich bis 20 µm . Eine aus Silber vorgesehene
Teilschicht im Verlauf einer Teilschichtenfolge kann
auch galvanisch aufgebracht werden.
Anschließend wird die erste Metallisierung (7) in der
Weise strukturiert, daß gemäß der Darstellung in
Fig. 2 in einem üblichen Photoprozeß mit anschließendem
Ätzen Kontaktbahnen erzeugt werden, welche sowohl für
die Emitterabschnitte (17) als auch für die Basis
abschnitte (27) gleiche Bauhöhe aufweisen. Das Abtragen
der zwischen den Kontaktbahnen (17, 27) liegenden Stege
kann naßchemisch oder durch Trockenätzen erfolgen. Die
Verfeinerung der Struktur ist abhängig von der
vorgesehenen Größe der aus der Ausgangsscheibe zu
erzielenden Halbleitertabletten, sowie von vorgegebenen
Schaltungseigenschaften der herzustellenden Halbleiter-
Bauelemente und von technologischen Parametern. Bei
einem typischen Ausführungsbeispiel kann die lichte
Weite zwischen den Emitterabschnitten 300 µm , die Breite
der Kontaktbahnen (17, 27) 260 µm und die Breite der
Emitterabschnitte (5) 300 µm betragen.
Im Anschluß an die Strukturierung der ersten
Metallisierung wird ganzflächig die anorganische erste
Isolierschicht, in Fig. 3 mit (8) bezeichnet,
aufgetragen. Die Materialauswahl ergibt sich aus der
Notwendigkeit einer guten Haftung auf dem Halbleiter
material sowie von erforderlichen dielektrischen
Eigenschaften zur gegenseitigen elektrischen Isolation
der Metallisierungen. Als Material werden die
Verbindungen des Halbleitermaterials mit Sauerstoff
und/oder Stickstoff verwendet. Weiterhin eignen sich
auch Verbindungen von Aluminium mit Sauerstoff und/oder
Stickstoff, beispielsweise Aluminiumoxid. Aufgrund hoher
Eigenspannungen der vorgesehenen Materialien ist die
Abscheidung der ersten Isolierschicht (8) nicht in
beliebiger Dicke möglich. Die technologische Grenze
liegt bei ca. 2 µm.
Das Aufbringen der ersten Isolierschicht (8) kann durch
Verdampfen, Sputtern, durch anodische Oxidation sowie
durch bekannte CVD-Verfahren erfolgen. Außerdem können
einige der genannten Materialien in einer Flüssigkeit
gelöst sein und dann durch Aufschleudern auf die
Oberfläche aufgebracht werden.
Die Isolierschicht (8) dient auch gleichzeitig zur
Passivierung der jeweils zwischen einem Emitterabschnitt
(5) und den angrenzenden Basisabschnitten (3 a) an die
Oberfläche tretenden pn-Übergänge.
Das Strukturieren der ersten Isolierschicht (8) erfolgt
in bekannter Weise nach einem üblichen Photoprozeß,
wobei gemäß der Darstellung in Fig. 4 jeweils die
Kontaktbahnen sämtlicher Basisabschnitte (3 a) sowie die
zwischen jedem Basisabschnitt (3 a) und den benachbarten
Emitterabschnitten (5) liegenden Oberflächenbereiche
des Halbleiterkörpers abgedeckt werden, während auf der
oberen Seite jeder Emitterkontaktbahn (17) ein Fenster
(9) zur Freilegung der Kontaktbahnoberfläche hergestellt
wird. Bei einem typischen Aufbau beträgt die Breite eines
solchen Fensters etwa 260 µm.
Untersuchungen haben gezeigt, daß eine einwandfreie
Abdeckung der ersten Metallisierung (17, 27) gegenüber
einer weiteren Metallisierung mit Hilfe dieser ersten
Isolierschicht (8) nicht ausreichend ist. Dies ist
insbesondere auf die Sprödigkeit des Materials und auf
die damit zusammenhängende Bildung von Rissen bei den
im Verfahrensablauf auftretenden Temperaturen
zurückzuführen.
Fig. 5 zeigt den bisher beschriebenen Aufbau und eine
auf demselben aufgebrachte weitere Isolierschicht (10).
Diese zweite Isolierschicht besteht aus strukturierbarem
organischem Material, welches im molekularen Endzustand
eine geringe Eigenspannung aufweist. Als solches eignet
sich besonders die Gruppe der Polyimide. Generell sind
sämtliche Polyimide anwendbar, weil die für ihren Einsatz
entscheidende Eigenschaft der geringen Eigenspannung und
damit die Realisierbarkeit einer dicken Isolierschicht
allen Polyimiden gemeinsam ist. Sie stehen überwiegend
im flüssigen Zustand zur Verfügung und können durch
Tauchen oder Sprühen oder Schleudern oder auch durch
Auftropfen aufgebracht werden. Besonders vorteilhaft
ist die Verwendung von photosensitiven Polyimiden, weil
dadurch ein weiterer Maskierungsprozeß zur Strukturierung
der vorgesehenen Kontaktelektroden entfällt.
Die zweite Isolierschicht kann im Gegensatz zur ersten
Isolierschicht in erheblich größerer Dicke aufgebracht
werden. Damit ist für die Ausbildung der zweiten
Metallisierung die Wirkung einer Einebnung der durch
die Erhebungen der ersten Metallisierung und der darauf
befindlichen ersten Isolierschicht gebildeten wellen
förmigen Oberfläche verbunden. Bevorzugt wird für die
zweite Isolierschicht ein Dickenbereich bis ca. 15 µm.
Typische Werte für die beiden Isolierschichten (8, 10)
sind 0,8 µm für die erste und ca. 5 bis 8 µm für die zweite
Isolierschicht.
Die zweite Isolierschicht (10) zeigt ferner den Vorteil
einer guten Kantenbedeckung. Außerdem ist wegen der
relativ hohen Gesamtdicke der beiden Isolierschichten
zwischen der ersten Metallisierung und der abschließenden
äußeren Kontaktmetallschicht eine für den Einsatz der
Halbleiterbauelemente günstige geringe Kapazität
gegeben.
Gemäß der Darstellung in Fig. 6 ist für die Ausdehnung
der zweiten Isolierschicht (10) eine angepaßte
Strukturierung erforderlich. Das heißt, ebenso wie bei
der ersten Isolierschicht (8) wird über jeder Emitter
kontaktbahn (17) ein Fenster (11) hergestellt. Im
übrigen gilt die Maßgabe, daß die zweite Isolierschicht
(10) die erste Isolierschicht (8) weitestgehend bedeckt.
Bei Verwendung von nicht photosensitiven Polyimiden
erfolgt die Strukturierung mittels eines üblichen
Photoprozesses, wie er für einen Schichtenaufbau z. B.
gemäß Fig. 2 erforderlich wird. Nach der Strukturierung
wird das Material der zweiten Isolierschicht (10) noch
einer Wärmebehandlung zur Erzielung des polymeren
Endzustandes unterworfen. Der besondere Vorteil der
Verwendung von Polyimiden besteht gerade darin, daß
dieselben auch nach Herstellung des polymeren
Endzustandes noch eine sehr geringe Eigenspannung
aufweisen, wodurch eine einwandfreie Abdeckung der
ersten Metallisierung und der darauf befindlichen ersten
Isolierschicht gewährleistet ist.
In Fig. 7 ist der vollständige Schichtenaufbau einer
Kontaktelektrodenstruktur nach dem Verfahren gemäß der
Erfindung dargestellt. Auf der zweiten Isolierschicht (10)
ist eine zweite Metallisierung (12) aufgebracht, die
gleichzeitig als äußere Kontaktmetallschicht für
weitere Kontaktierungsmaßnahmen am Halbleiterkörper
dient. Die zweite Metallisierung (12) wird nach einem
der Verfahren, wie sie für die erste Matallisierung
angegeben sind, als durchgehende Kontaktmetallschicht
mittels einer abnehmbaren Metallmaske mit Öffnungen
für die vorgesehenen Kantaktabschnitte oder mittels
eines Strukturierungsprozesses mit Maskieren und
Ätzen oder mittels üblicher sogenannter Lift-off-
Technik so aufgebracht ist, daß an vorgegebenen
Stellen eine Trennung der jeweils mit Anschlußleitern
zu verbindenden Flächen erfolgt.
Der dargestellte Aufbau von Schichten auf der
Halbleiteroberfläche ermöglicht überraschend einfach
mit nur zwei Metallisierungen die gleichzeitige
Ausbildung einer Abschlußschicht mit dem besonderen
Vorteil der Materialauswahl für eine gewünschte Art
der Anschlußkontaktierung. Soll der Halbleiterkörper
mit Stromanschlußteilen durch Löten verbunden werden,
so wird für die zweite Metallisierung vorzugsweise eine
Schichtenfolge aus einem als Haftvermittler und
Diffusionsbarriere wirkenden, hoch-schmelzenden Metall
wie Chrom, Titan, Platin, Molybdän, Wolfram und aus
einem darauf folgenden, weichlötbaren Metall wie Kupfer
oder Nickel oder aus Legierungen aus Kupfer oder Nickel
verwendet. Zur Sicherstellung einer einwandfreien
Lötverbindung kann noch eine Abdeckschicht aus Silber
oder Gold oder Paladium aufgebracht werden. Die
Schichtdicke für eine solche äußere, zur Lötkontaktierung
vorgesehene Metallisierung kann 1 bis 10 µm betragen.
Soll die Anschlußkontaktierung des Halbleiterkörpers
mittels Druckkontakt erfolgen, so kann als Material der
zweiten Metallisierung vorzugsweise entweder eine
Schichtenfolge aus einem der vorgenannten, als Haft
vermittler und Diffusionsbarriere wirkenden, hoch
schmelzenden Metalle und aus einem darauf folgenden,
duktilen Metall wie Aluminium, Kupfer, Silber oder aus
Legierungen dieser Metalle oder aber lediglich eine
Schicht aus einem der genannten duktilen Metalle
verwendet werden. Die Schichtdicke der als äußere
Kontaktmetallschicht dienenden zweiten Metallisierung
(12) liegt im Bereich bis 30 µm.
Weitere Vorteile des Verfahrens gemäß der Erfindung
bestehen darin, daß die durchgehende, weitgehend ebene,
zweite Metallisierung eine ganzflächige, kraftschlüssige
Kontaktierung ermöglicht, wozu auch die großflächige
und entsprechend dicke, zweite Isolierschicht (10) in
erheblichem Maße beiträgt, außerdem in der Verwendung
von zwei Isolierschichten aus Materialien unterschied
licher physikalischen Eigenschaften zur einwandfreien
gegenseitigen elektrischen Isolation der beiden
Metallisierungen (8, 10) sowie in der Einsparung einer
gegenüber bekannten Anordnungen weiteren Metallschicht
mit den dafür notwendigen entsprechenden Verfahrens
schritten.
Claims (18)
1. Verfahren zum Herstellen von feinstrukturierten
Kontaktelektroden von Leistungs-Halbleiterbauelementen
mit wenigstens zwei pn-übergängen, bei dem die als
Emitter-und Basisabschnitte (5, 3 a) vorgesehenen
Oberflächenbereiche des Halbleiterkörpers (1) mit durch
eine Isolierung getrennten Metallisierungen, welche
Öffnungen zum Befestigen von Stromanschlußteilen
aufweisen, beschichtet werden, dadurch
gekennzeichnet,
- - daß eine erste durchgehende Metallisierung (7) aufgebracht und als Struktur aus getrennten Kontakt bereichen (17, 27) für die Basis-(3 a) und Emitter abschnitte (5) ausgebildet wird,
- - daß zur elektrisch isolierenden Trennung der ersten (7) von einer weiteren Metallisierung eine anorganische, erste Isolierschicht (8) mit Öffnungen (9) für die Emitterabschnitte (5) und für wenigstens einen Basisanschluß und
- - darüber eine zweite Isolierschicht (10) aus einem, im molekularen Endzustand geringe Eigenspannung aufweisenden, organischen Material und mit an die Struktur der ersten Isolierschicht (8) angepaßter Struktur angeordnet wird, und
- - daß auf der organischen, zweiten Isolierschicht (10) eine zweite durchgehende Metallisierung (12) als äußerste Kontaktschicht aus einem, durch die vorgesehene Verbindung mit Stromanschlußteilen bestimmten Material aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Metallisierung (7) aus einer oder mehreren
Schichten gebildet wird, und daß mindestens eine Schicht
aus einem hochleitfähigen Metall oder aus Legierungen
dieses Metalls aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß als Material der ersten Metallisierung (7) Aluminium
oder Legierungen aus Aluminium verwendet werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die erste Metallisierung (7) aus Teil-schichten der
Metalle Aluminium, Chrom, Silber, Chrom, Aluminium oder
Aluminium, Titan, Silber, Titan, Aluminium oder Titan,
Silber, Titan gebildet wird.
5. Verfahren nach Anspruch 1 oder einem der folgenden
Ansprüche, dadurch gekennzeichnet, daß die erste
Metallisierung (7) durch Aufdampfen oder durch Sputtern
hergestellt wird.
6. Verfahren nach Anspruch 1 oder einem der folgenden
Ansprüche, dadurch gekennzeichnet, daß die Struktur der
ersten Metallisierung (7) mittels eines Maskierprozesses
hergestellt wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die anorganische erste Isolierschicht (8) aus einer
Verbindung des Halbleitermaterials gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,
daß als Material für die anorganische erste Isolierschicht
(8) Verbindungen des Halbleitermaterials mit Sauerstoff
und/oder Stickstoff verwendet werden.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die anorganische erste Isolierschicht (8) aus
Verbindungen von Aluminium mit Sauerstoff oder/und
Stickstoff, beispielsweise aus Aluminiumoxid, gebildet
wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die anorganische erste Isolierschicht (8) durch
Verdampfen oder durch Sputtern gebildet wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die anorganische erste Isolierschicht (8) durch
chemische Dampfphasenabscheidung gebildet wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die aus Aluminiumoxid bestehende erste Isolierschicht
(8) durch anodische Oxidation von Aluminium hergestellt
wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß als Material der organischen zweiten Isolierschicht
(10) ein Polyimid verwendet wird.
14. Verfahren nach Anspruch 1, dadurch gekennzeichent,
daß als Material für die äußere Kontaktmetallschicht (12)
ein mit Stromanschlußteilen durch Weichlöten kontaktier
bares Metall verwendet wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß die äußere Kontaktmetallschicht (12) aus mehreren
Teilschichten gebildet wird, und daß als Material für
die Basisteilschicht Chrom oder Titan und als Material
für die weichlötfähige Teilschicht Nickel und/oder
Kupfer oder Legierungen aus Nickel und Kupfer verwendet
werden.
16. Verfahren nach Anspruch 14 oder 15, dadurch
gekennzeichnet, daß die äußere Kontaktmetallschicht (12)
mit einer Oberflächenschutzschicht aus Silber, Gold oder
Paladium abgedeckt wird.
17. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß als Material für die äußere Kontaktmetallschicht (12)
ein mit Stromanschlußteilen durch Druck kontaktierbares
Metall verwendet wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die äußere Kontaktmetallschicht aus wenigstens zwei
Teilschichten gebildet wird, und daß als Material für
die Basisteilschicht Chrom oder Titan und als Material
für die druckkontaktfähige Teilschicht Silber oder
Aluminium oder Kupfer oder Legierungen aus diesen
Metallen verwendet werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863637513 DE3637513A1 (de) | 1986-11-04 | 1986-11-04 | Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen |
JP27755087A JPS63177463A (ja) | 1986-11-04 | 1987-11-04 | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863637513 DE3637513A1 (de) | 1986-11-04 | 1986-11-04 | Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3637513A1 true DE3637513A1 (de) | 1988-05-11 |
DE3637513C2 DE3637513C2 (de) | 1993-02-18 |
Family
ID=6313120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863637513 Granted DE3637513A1 (de) | 1986-11-04 | 1986-11-04 | Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS63177463A (de) |
DE (1) | DE3637513A1 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5591677A (en) * | 1994-02-25 | 1997-01-07 | Texas Instruments Incorporated | Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators |
DE19617055C1 (de) * | 1996-04-29 | 1997-06-26 | Semikron Elektronik Gmbh | Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise |
US5751066A (en) * | 1994-05-27 | 1998-05-12 | Texas Instruments Incorporated | Structure with selective gap fill of submicron interconnects |
US5763953A (en) * | 1993-01-05 | 1998-06-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
US7777283B2 (en) | 2004-11-26 | 2010-08-17 | Micronas Gmbh | Electric component |
DE10236455B4 (de) * | 2001-08-09 | 2013-02-28 | Denso Corporation | Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps |
EP2804209A1 (de) * | 2013-05-17 | 2014-11-19 | ABB Technology AG | Geformtes Elektronikmodul |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19612838A1 (de) * | 1995-11-13 | 1997-05-15 | Asea Brown Boveri | Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung |
DE10353121B4 (de) * | 2003-11-12 | 2009-07-30 | Micronas Gmbh | Elektrisches Bauelement |
DE102006003930A1 (de) * | 2006-01-26 | 2007-08-09 | Infineon Technologies Austria Ag | Leistungshalbleiterelement mit internen Bonddrahtverbindungen zu einem Bauelementsubstrat und Verfahren zur Herstellung desselben |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1952578A1 (de) * | 1968-10-31 | 1970-05-06 | Gen Electric | Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern |
US4079409A (en) * | 1973-11-27 | 1978-03-14 | Licentia Patent-Verwaltungs G.M.B.H. | Thyristor with pressure contacting |
DE3026026A1 (de) * | 1979-07-11 | 1981-01-22 | Tokyo Shibaura Electric Co | Halbleiterelement und verfahren zu seiner herstellung |
US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
DE3443793A1 (de) * | 1984-11-30 | 1986-06-12 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum kontaktieren von halbleiterbauelementen |
DE3446789A1 (de) * | 1984-12-21 | 1986-07-03 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum herstellen von halbleiterbauelementen |
-
1986
- 1986-11-04 DE DE19863637513 patent/DE3637513A1/de active Granted
-
1987
- 1987-11-04 JP JP27755087A patent/JPS63177463A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1952578A1 (de) * | 1968-10-31 | 1970-05-06 | Gen Electric | Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern |
US4079409A (en) * | 1973-11-27 | 1978-03-14 | Licentia Patent-Verwaltungs G.M.B.H. | Thyristor with pressure contacting |
DE3026026A1 (de) * | 1979-07-11 | 1981-01-22 | Tokyo Shibaura Electric Co | Halbleiterelement und verfahren zu seiner herstellung |
US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
DE3443793A1 (de) * | 1984-11-30 | 1986-06-12 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum kontaktieren von halbleiterbauelementen |
DE3446789A1 (de) * | 1984-12-21 | 1986-07-03 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum herstellen von halbleiterbauelementen |
Non-Patent Citations (5)
Title |
---|
Leipold, W.C. et.al.: Nitride/Polyimide Isolation Enhancement. In: IBM TDB, Bd. 27, Nr. 4A, Sept 1984, S. 2086-2087 * |
US-Z.: IBM Technical Disclosure Bulletin, Bd. 19, 1976, S. 175 * |
US-Z.: IBM Technical Disclosure Bulletin, Bd. 26, 1984, S. 4115-4117 * |
US-Z.: IEEE Journal of Solid State Circuits, Bd. 20, 1985, S. 94-103 * |
US-Z.: Solid State Technology, März 1983, S. 131-138 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5763953A (en) * | 1993-01-05 | 1998-06-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US5591677A (en) * | 1994-02-25 | 1997-01-07 | Texas Instruments Incorporated | Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators |
US5616959A (en) * | 1994-02-25 | 1997-04-01 | Texas Instruments Incorporated | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
US5751066A (en) * | 1994-05-27 | 1998-05-12 | Texas Instruments Incorporated | Structure with selective gap fill of submicron interconnects |
DE19617055C1 (de) * | 1996-04-29 | 1997-06-26 | Semikron Elektronik Gmbh | Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise |
US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
DE10236455B4 (de) * | 2001-08-09 | 2013-02-28 | Denso Corporation | Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps |
DE10236455B8 (de) * | 2001-08-09 | 2013-05-08 | Denso Corporation | Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps |
US7777283B2 (en) | 2004-11-26 | 2010-08-17 | Micronas Gmbh | Electric component |
US8084792B2 (en) | 2004-11-26 | 2011-12-27 | Micronas Gmbh | Electric component |
EP2804209A1 (de) * | 2013-05-17 | 2014-11-19 | ABB Technology AG | Geformtes Elektronikmodul |
Also Published As
Publication number | Publication date |
---|---|
JPS63177463A (ja) | 1988-07-21 |
DE3637513C2 (de) | 1993-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1965546C3 (de) | Halbleiterbauelement | |
DE69525827T2 (de) | Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung | |
DE69500388T2 (de) | Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern | |
DE2217538B2 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE3637513C2 (de) | ||
DE1283970B (de) | Metallischer Kontakt an einem Halbleiterbauelement | |
DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
DE2510757C2 (de) | Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen | |
DE10039710B4 (de) | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat | |
DE3209666A1 (de) | Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben | |
DE3226097C2 (de) | ||
DE102006060899A1 (de) | Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe | |
DE1564066A1 (de) | Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente | |
DE3616185A1 (de) | Halbleiterbauelement | |
DE102015200504A1 (de) | Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung | |
DE1764572A1 (de) | Mehrschichtiger,loetfaehiger Halbleiteranschluss | |
DE3448379C2 (de) | Gate-Abschaltthyristor | |
DE19708363C1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat | |
DE3616233C2 (de) | ||
WO2016113079A1 (de) | Verfahren zur herstellung einer eine versinterte kupfermetallisierung aufweisenden bondbaren metallisierung für kupfer-bändchen- oder kupfer-dickdraht-bonds auf einem halbleitersubstrat und entsprechende bondbare metallisierung | |
DE2104672C3 (de) | Mehrschichtige Verbindungsleiterstreifen in integrierten Halbleiterschaltungen | |
DE102004061908B4 (de) | Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat | |
DE2259267A1 (de) | Halbleiteranordnung | |
DE3538815A1 (de) | Halbleiterbauelement | |
DE2455963A1 (de) | Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |