DE1564066A1 - Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente - Google Patents

Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente

Info

Publication number
DE1564066A1
DE1564066A1 DE19661564066 DE1564066A DE1564066A1 DE 1564066 A1 DE1564066 A1 DE 1564066A1 DE 19661564066 DE19661564066 DE 19661564066 DE 1564066 A DE1564066 A DE 1564066A DE 1564066 A1 DE1564066 A1 DE 1564066A1
Authority
DE
Germany
Prior art keywords
contact
layer
metal layer
conductor network
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564066
Other languages
English (en)
Other versions
DE1564066B2 (de
Inventor
Alexander Ralph E
Reissmueller Karl H
Manfred W Reissmueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE1564066A1 publication Critical patent/DE1564066A1/de
Publication of DE1564066B2 publication Critical patent/DE1564066B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

"Verfahren zum Herstellen elektrischer Kontakte auf der Oberfläche elektronischer Bauelemente"
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen Kontaktes auf der Oberfläche eines elektronischen Bauelementes, wie beispielsweise eines Transistors, als Anschluß für einen Leiterdraht od.dglo
Beträchtliche Schwierigkeiten ergeben sich beim Herstellen von nicht gleichrichtenden Kontakten mit geringem Widerstand auf fasten Stroiakreiselementen oder Halbleitern, insbesondere solchen, die für integrierte Schaltungen und mikroelektronische Stromkreise Verwendung finden. In diesen Fällen bewegt sich die GxSBe des Kontakts häufig in mikroskopischen Bereichen und kann etwa 10 Mikron im Durchmesser betragen. Insofern stellt die Form und genaue Plazierung solcher Kontakte ein schwieriges und höchste Genauigkeit erfordernde» Verfahren dar.
BAD ORlGIMAL 9 09 883/0875
Zum Schreiben vom .J&.«.Ee..br. J..9.6..6....... an "Verfahren zum Herstellen . ..." Blatt.
λ 1564Ü66
Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein einfaches und geringe Kosten verursachendes Verfahren zum Herstellen solcher Kontakte oder Verbindungen zu schaffen.
Das erfindungsgemäße Verfahren zum Herstellen eines elektrischen Kontaktes auf der Oberfläche eines elektronischen Bauelementes besteht darin, daß zunächst eine isolierende Deckschicht auf die Oberfläche des Bauelementes gebracht, eine öffnung in der isolierenden Deckschicht hergestellt und somit der darunter befindliche Teil der Oberfläche des Bauelementes freigelegt, eine metallische Schicht auf die isolierende Deckschicht und den freiliegenden Teil der Oberfläche des Bauelementes aufgebracht wird, wobei die metallische Schicht als elektrischer Leiter auf der isolierenden Deckschicht dient und mit den freiliegenden Oberflächenteilen des Bauelementes in Kontakt steht, daß auf die metallische Leiterschicht eine Isolierschicht aufgebracht und über einem bestimmten Teil der Leiteraehieht eine öffnung in der Isolierschicht hergestellt und dadurch die metallische Leiterschicht teilweise freigelegt wird, worauf der freiliegende Teil der elektrischen Xeiterschicht elektroplattiert wird und die metallische Leiterschicht als kathodisch geschaltete Elektrode dient, um auf ihr einen elektrischen Kontakt galvanisch abzuscheiden.
Die Erfindung wird nachfolgend anhand ν η in der
909883/087 5 M0HMW.
Zum Schreiben vom Α.8_9.£β1θΤ,.1.9.6.6. an !!ISltfglaÜBäSU^ BIaH
η 1564U66
Zeichnung dargestellten Ausführungsbeispielen des näheren erläutert. In der Zeichnung zeigen:
Fig., 1 die teilweise im Schnitt dargestellte Ansicht eines Halbleiters, in den ein !Transistor eingebettet ist,
FIg0. 2 einen Querschnitt durch den im Halbleiter der Mg. liegenden Transistor,
Figο 3 eine Draufsicht auf den Transistor des Halbleiters nach den Mg0 1 und 2 im ersten Stadium des erfindungsgemäßen Verfahrens,
Fig. 4 eine Draufsicht auf den Transistor des Halbleiters
nach Figo 3 in einem weiteren Stadium des erfindungsgemäßen Verfahrens,
Pig«, 3 bis 9 Querschnitte durch den Transistor des Halbleiters nach den Pig. 1 bis 4 in verschiedenen Stadien des erfindungsgemäßen Verfahrens,
Figo 10 die teilweise im Schnitt dargestellte Ansicht des
fertigen Transistors im Halbleiter nach den voraufgehenden Figuren und
Fig.11 und 12 je eine Draufsicht auf nach dem erfindungsgemäßen Verfahren hergestellte Transistoren mit einer jeweils anderen Basis- bzw„ Emitterausbildung.
Im Halbleiter 4 der Figo 1 und 2 ist ein Transistor 2 eingebettet, der nach einem bekannten Verfahren aus dem Halbleiter hergestellt wurde, tfach den US-Patentschrif-
909883/0875
an !II.ej;Ijätoeii.._ÄmB.-ii.ex.s.tje.lle.n *„...^*..ü..„. Blatt ~Λ
ten 2 802 760 und 3 025 589 ist es bekannt, viele Hunderte solcher Transistoren auf einem verhältnismäßig großen Halbleiterkörper mittels Oxydschablonen und Diffusion herzustellen. Nach dem Fertigstellen der Transistoren wird der Halbleiterkörper in Abschnitte unterteilt, so daß eine Vielzahl einzelner Transistoren entsteht. Das erfindungsgemäße Verfahren wird zwar nur anhand eines einzigen Transistors beschrieben, in der Praxis wird es jedoch an einem Halbleiterkörper mit Hunderten solcher Transistoren vor dessen Unterteilung in einzelne Transistoren durchgeführt. Des weiteren kann das erfindungsgemäße Verfahren, obgleich es nachfolgend in bezug auf das Herstellen eines elektrischen Kontaktes an einem Transistor beschrieben wird, mit gleichem Vorteil auch beim Herstellen von Halbleiterdioden oder anderen elektrischen Bauelementen Verwendung finden.
Der beispielsweise aus Silizium bestehende Halbleiter 4 besitzt einen Kollektor 6. Unter Anwendung der vorerwähnten Schablonen- und Diffusionstechnik wird auf der Oberfläche des Siliziumkörpers 4 eine diffundierte Basis 8 sowie innerhalb der Basis 8 auf derselben Seite des Halbleiters 4 ein diffundierter Emitter 9 erzeugt. Beim Herstellen des Kollektors 6, der Basis 8 und des Emitters 9 als jeweils verschiedene Halbleitertypen ergibt sich eine als Gleichrichter wirkende Grenzschicht 5 zwischen dem Kollektor 6 und der Basis 8 sowie eine Grenzschicht 7 zwischen der Ba-
9 0 9 8 8 3/0875
an ifXexf^r.e.n.....iii!iM....Ee.r.s.1;..e.lle.n ....,...,..*..!! .Blatt ,,«51
sis 8 und dem Emitter 9. Die Grenzschichten 5 und 7 liegen auf ein und derselben Seite des Siliziumkörpers 4· Um die ■ betreffende Oberfläche des Siliziumkörpers und die Gleichrichter-Grenzschichten zu schützen, liegt eine isolierende !Deckschicht auf der gesamten Oberfläche des Siliziumkörpers 4. Die isolierende Deckschicht 10 kann beispielsweise aus Glas oder einem Oxyd des Halbleitermaterials des Grundkörpers 4, wie beispielsweise aus Siliziumoxyd, bestehen. Teile der oxydischen Deckschicht 10 können auch aus Reststtikken der beim Herstellen der Basis bzw. das Emitters Θ, 9 benutzten Oxydschablone bestehen. Im allgemeinen wird nach der Bildung des Emitters 9 durch Diffusion dessen freie Oberfläche oxydiert, so dai die gesamte Oberfläche des Halbleiters 4 für das weitere Verfahren geschützt ist» Im Rahmen der vorliegenden Erfindung kann auch eine zusätzliche isolierende Deckschicht über die Oxydschablone gebracht werden, wobei dieee Deokschioht beispielsweise aus pyrolytisch abgeschiedenem Siliziiaisaxyd oder Glas bestehen kann. Mit dem Bezugszeichen 10 sind daher ganz allgemein sämtliche Arten von isolierenden Deeksehiehten bezeichnet. Nach Aufbringen der Deokschioht 10 ist es erforderlich, in dieser öffnungen anzubringen, um eine elektrische Kontaktierung der Basis 8 und des Emitters 9 zu ermöglichen. Die Kontaktierung dee Kollektors 6 durch die Deckschicht 10 hindurch ist jeweils abhängig von der tatsächlichen Schaltung des Transistors im Stromkreis. So kann der Kontakt des Kollek-
9 0988 3/0875
..1&.ο.$β]αχ..Λ9£.6. an !!Jj^iÄlir.eJi„..z.iM....H.ei:s.ii.e.ll.eja *... «...'!.....„ Blatt 'JtL.
1564Ü66
tors 6 auf der der Basis- bzw. Emitterseite gegenüberliegenden Seite des Halbleiters 4 liegen. Bei manchen Schaltungen ist es jedoch erwünscht, daß sämtliche Kontakte auf einer Seite liegen. Sonach liegt es im Rahmen der vorliegenden Erfindung, über dem Kollektor 6 in der Deckschicht 10 eine öffnung vorzusehen, durch die die obere Oberfläche des Kollektors 6 kontaktiert werden kann. Bei planaren Transistoren ist es häufig erwünscht, wegen der geringen Größe von Basis und Emitter direkte Kontakte beispielsweise vom Stromkreis zu anderen Bereichen der Transistoroberfläche zu führen, die nicht zur Basis bzw. zum Emitter 8, 9 gehören. Deshalb führen gewöhnlich besondere Zuleitungen von der Basis 8 und dem Emitter 9 über die isolierende Deckschicht 10 zur Oberfläche, wo genügend Platz für die Anbringung von Kontaktwarzen od.dgl. zur Verbindung mit dem Stromkreis vorhanden ist. Da die Basis 8 den Emitter 9 umschlie-it, ist es erforderlich, in der Zuleitung der Basis 8 einen Durchlaß vorzusehen, um eine Verbindung vom Emitter 9 zu den erwähnten Kontaktflächen oder -scheiben, wie die Kontaktflächen nachfolgend bezeichnet werden, führen zu können. Es ist dabei erforderlich, daß die isolierende Deckschicht 10 den Durchlaß 11 (Pigo 3) überdeckt, um die Emitterzuleitung gegenüber der Basis 8 zu isolieren.
Aus Pig. 3 ergibt sich, daß die erste Phase des erfindungegemäßen Verfahrens darin besteht, die Oberfläene
909883/0875
BAD
an. "Y.ej;f.ahr.e.n zm..Jftexs±eJLl.e.n .„..,...,...,.!! Blatt JtL
von Basis 8, Emitter 9 und für den Pail eines Kopfkontaktes auch des Kollektors 6 freizulegen, um auf diese Weise eine elektrische Kontaktierung zu den einzelnen Zonen des Transistors 2 zu ermöglichen. Mit den üblichen Verfahren des Ätzens mit Schutzschicht werden die zu den Transistorzonen führenden Öffnungen in der isolierenden Deckschicht 10 erzeugt (Pig. 3)ο Nachdem die Oberflächen der einzelnen Transistor&onen teilweise freigelegt sind, wird die Schutzschicht von der Oberfläche des Halbleiters 4 entfernt. Dabei bildet der nicht mit öffnungen versehene Teil in bezug auf die Basis 8 eine Brücke 11 aus isolierendem Stoff 10 über diesem Teil der Basis. Demnach ist dieser Teil ebenso wie die Grenzflächen 5 und 7 sowie die gesamte Oberfläche des Halbleiters 4 mit Ausnahme der zu Basis, Emitter und Kollektor führenden öffnungen mit der isolierenden Deck- · schicht 10 versehen. Es wird nun ein Metall wie beispielsweise Silber in einer 6000 & dicken Schicht aus der Gasphase auf die gesamte Oberfläche des Halbleiters 4 aufgedampft. Dabei wird die metallische Schicht in direktem Kontakt mit dem freiliegenden Teil der Oberfläche des Kollektors, und zwar über die Kontaktöffnung 6' des Kollektors, sowie mit den freiliegenden Oberflächenteilen von Basis 8 und Emitter 9 abgeschieden. Die entstehenden Kontakte zum Kollektor 6, der Basis 8 und dem Emitter 9 sind als Kollektorkontakt 6', Basiskontakt 81 und Emitterkontakt 9' bezeichnet.
Die aufgedampfte Metallschicht wird nun durch Ät-90 98 8 3/0 87 5
,.19.6.6. an lY.exf.aiir.fin. z;.um..iie.r.a.t..ell.en .<>..«.........". Blatt ....«81
zen so weit entfernt, wie es sich aus den Fig. 4 und 5 ergibt. Bas heißt es verbleiben die Kontakte 6', 8' und 9' aus dem zuvor aufgedampften Metall, die in Kontakt mit den freiliegenden Teilen des Kollektors 6, öer Basis 8 und des Emitters 9 stehen. Außerdem verbleiben r.och besondere Leiterstreifen 12 und 14 aus aufgedampftem Metall als Fortsetzungen der metallischen Kor takte 8' una ->' auf den freiliegenden Oberflächenteilen von Basis 8 und Emitter 9. Darüber hinaus verbleibt auf der Deckschicht 10 so viel Kexal^, aaß sich Kontaktscheiben 15 und 16 als Fortsetzung der Leiter streifen 12 und 14 ergeben. Demnach ist mit Ausnahme der freiliegenden Teile des Kollektors, der Basis und des Emitters das Metall, welches die Leiterstreifen 12 und 14 sowie die Kontaktscheiben 15 und 16 bildet, auf der Deckschicht 10 mit dem Leiterstreifen 14 des Emitters, der sich über" die Brücke 11 der Deckschicht 10 und durch den Durchlaß im Basiskontakt 8· erstreckt, verteilt.
Die nächste Phase des erfindungsgemäßen Verfahrens besteht darin, entsprechend Pig. 6 eine weitere Metallschicht 17 auf die gesamte Oberfläche des Halbleiters 4 einschließlich der Metallkontakte, Leiterstreifen und Kontaktscheiben aufzudampfen. Die Metallschicht 17 kann aus Silber bestehen und besitzt eine Schichtdicke von 1000 Ä.
Die nächste Phase besteht darin, über die Metallschicht 17 eine Schutzschicht 18 zu legen und alsdann die
909883/0875 BAD ORIGINAL
..13.6.6; an .!i.Y.e.r.f.ahr.e.n a.m...He.r.&t..e,ll.e.n ,.........,..I1. Blatt
den Basis- und Emitter-Kontaktscheiben 15 und 16 entsprechenden Teile der Metallschicht 17 über öffnungen in der Schutzschicht freizulegen (Pig. 7). Der Kollektorkontakt 6' kann ebenfalls über eine öffnung in die Schutzschicht 18 freigelegt werden, wenn ein Kopfkontakt zum Kollektor 6 hergestellt werden soll. Das gesamte Bauelement wird nun in einen Elektrolyten eingetaucht, wobei die Metallschicht 17 als Kathode im Stromkreis für die galvanische Metallabscheidung dient. Das abzuscheidende Metall kann beispielsweise Silber sein. Der Kathodenanschluß der Metallschicht 17 ist in Figo 7 mit 17' schematisch dargestellt. Somit dient die Metallschicht 17 dazu, die für das Abscheiden des Metalls erforderliche Verbindung herzustellen, um eine gleichzeitige Bildung relativ großer Kontaktwarzen auf den Kontaktscheiben einer Vielzahl von einzelnen Transistoren in einem Halbleiter zu ermöglichen und den für die Elektrolyse erforderlichen Strom kontinuierlich zu allen Kontaktstellen zu leiten. So bilden sich im Verlauf dieses Verfahrenssehrittes metallische Kontaktwarzen 19 und 20 auf den Kontakt- . scheiben 15 und 16 von Basis 8 und Emitter 9. Die Kontaktwarzen 19 und 20 können eine Höhe von 0,08 mm besitzen. Selbstverständlich kann auch eine ähnliche Kontaktwarze 6I!I gleichzeitig auf dem Kollektorkontakt 6' erzeugt werden, falls ein derartiger Kopfkontakt erwünscht ist.
Wie sich aus Figo 9 ergibt, wird die Schutzschicht 18 und die kathodisohe leiterschicht 17 durch Ätzen oder mit
909883/087 5
.19.66. an
β Ϊ56Α066
einem Wasserstrahl hoher Geschwindigkeit entfernt, so daß sich die Transistorform nach Pig» 9 und 10 ergibt. Diese entsprechen im wesentlichen den Transistoren der Pig. 4 und 5 mit Ausnahme der Kontaktwarzen 19 und 20 sowie der Kollektor-Kontaktwarze 6' ' ·-. Dabei ist mit Ausnahme der Kontakte für die Basis, den Emitter und den Kollektor die gesamte Oberfläche des Halbleiters 4 mit der isolierenden Deckschicht 10 versehen. Bei dem erfindungsgemäßen Verfahren bleiben die einmal unterhalb der isolierenden Deckschicht 10 gebildeten Grenzschichten stets verdeckt. Dennoch erlaubt das erfindungsgemäße Verfahren, ungeachtet der Tatsache, daß die Oberfläche der einen Seite des Halbleiters 4 elektrisch nichtleitend ist, einzelne Bereiche der Transistoroberfläche zu galvanisieren, doho auf ihnen lötbare Kontaktwarzen 19 und 20 zu bilden.
Obgleich das erfindungsgemäße Verfahren vorstehend am Beispiel eines Siliziumhalbleiters erläutert wurde, können selbstverständlich auch Germanium oder andere halbleitende oder elektrisch nichtleitende Stoffe wie beispielsweise Glas für das Verfahren benutzt werden.
Während für die Bildung der Kontakte an den Kontaktflächen des Transistors und für die leiterstreifen und -scheiben aufgedampftes Silber vorgeschlagen wurde, kann das erfindungsgemäße Verfahren auch anstelle von Silber mit anderen Stoffen durchgeführt werden. Darüber hinaus wurde
9 0 9 883/0875 BaD
..1.&aZe.fcr.1.9.6.6. an !!.Y..exf..ahr.e.n am^HsXsAfcllen. ·..*..._...."..... Blatt jsf...
festgestellt, daß ein System mehrerer metallischer Schichten für die Kontakte, die die Leiterstreifen und Kontaktscheiben kontaktieren, eine Reihe von Vorteilen besitzt.-So wurde als besonders vorteilhaft festgestellt, auf den freiliegenden Kontaktflächen des Halbleiters zunächst Chrom abzuscheiden, da dieses eine hervorragende Haftung sowohl am Silizium als auch an der isolierenden Deckschicht, insbesondere an einer Deckschicht aus Siliziumoxyd besitzt. Alsdann wird Aluminium auf die Chromschicht aufgedampft, und zwar bereits kurz nachdem das Aufdampfen des Chroms begonnen hat, so daß sich das Aufdampfen der beiden Metalle in einem gewissen Grade überlappt. Nachdem das Aufdampfen des Chroms beendet ist, wird das Aufdampfen des Aluminiums fortgesetzt, jedoch vor dessen Ende Silber aus der Gasphase mit dem Aluminium abgeschieden, wonach das Aufdampfen des Aluminiums beendet wird ο Die Verwendung solcher mehrschichtiger Kontakte vermeidet eine Reihe von Nachteilen, die sich bei der Verwendung nur eines Metalls für die Kontakte einstellen. So besitzt das Chrom bei guter Haftung auf dem Silizium und seinem Oxyd einen unerwünscht hohen elektrischen Widerstand; das ist der Grund für die Beimengung von Aluminium. Andererseits besitzt das Aluminium in vielen Fällen ein zu hohes Eutektikum, das hohe !Temperaturen beim Herstellen von Lötverbindungen erforderlich macht, die zur Beschädigung des Transistors führen können; demzufolge wird auf der Aluminiumschicht noch eine Silberschicht abgeschieden.
9 0 9 8 8 3 /0 8 7 5 BAD
.18.e.£e.hr*_t9.6.6 απ !.!.y..fir.f.ah.r.eji....Äum....H.e.r.s.t..elle.n «..ο..*...,.!1 Blatt
Insofern sind unter "metallischer Schicht" sowohl solche aus einer homogenen als auch aus mehreren Einzelschichten zu verstehen.
Die kathodische Kontaktschicht 17 besteht av~ aufgedampftem Silber, weil Silber ein hen' ragender elektrischer Leiter ist ia-d au3eräem nicht zv -*;ίΐ auf der ie.-l.vrrenden Deckschicht >:sw. des Kiliziumo"; - .aaftet. Ixne Ratr. ■-denschicht 17 aus? Silber igt dauer ne- . ...schlu.£ der Elektrolyse bzw. Biliiü-g der Lon taktwar ζ en leicht zu e:vtfe-rr.<--r., Somit ist die ausgezeichnete Leitfähigkeit des Silbers "bei der Elektrolyse nach dem erfindungsgemäiJer Verfahren ν^n großem Vorteil, während seine geringe Haftung auf dem Oxyd für das Entfernen der Silberschicht vorteilhaft ist.
Die Erfindung wurde zwar am Beispiel des Aufdampfens zweier Metallschichten in zwei Phasen geschildert, sie kann jedoch auch in der Weise durchgeführt werden, daß nur eine einzige Metallschicht aufgedampft wird. So kann die zuerst aufgedampfte Metallschicht auch als Elektrode für die Bildung der Kontaktwarzen benutzt werden. In diesem "Falle werden die Basis- und Emitterkontakte und deren Leiterstreifen ebenso wie die zugehörigen Kontaktscheiben und ein sie verbindendes Leitungsnetz durch Ätzen der aufgedampften Metallschicht erzeugt. Das sich dabei ergebende metallische Netz wird völlig mit einer zusätzlichen Schutzschicht oder elektrisch isolierendem Material überdeckt, das nur dort
909883/0675 BAD ORIGINAL
Jß..,l.ehx..A.9.6L· an J!Xexi!aJar.ian...,äMHi...H©.r.s.t.ell.en ...*....,.*.." Blatt Iac...
Durchlässe besitzt, wo die Kontaktwarzen gebildet werden sollen. Das verbindende Netz dient dann als Kathode für die Metallabscheidung, so daß die Kontaktwarzen, wie bereits beschrieben, galvanisch gebildet werden. Danach wird das die Kontakte verbindende Leitungsnetz entweder entfernt oder abgetrennt, so daß es keine durchgehende Verbindung mehr darstellt. Das Entfernen der abgetrennten Teilstücke kann durch Ätzen, Abreißen oder auch Rütteln des Transistors erfolgen.
Obgleich die. Erfindung am Beispiel eines bestimmten Transistors erläutert wurde, können selbstverständlich auch andere' Transistorformen, wie sie beispielsweise in den Fig. 11 und 12 dargestellt sind, Verwendung finden. So besitzt der Transistor nach Figo 11 anstelle einer Basis in Form eines nahezu geschlossenen "C" eine einfachere, U-förmige Gestalt» Der Basiskontakt 8' nach Fig. 12 besitzt die Form eines Dreizacks, während der entsprechende Emitterkontakt 91 als Gabel ausgebildet ist, deren beide Schenkel jeweils zwischen zwei Schenkeln des Basiskontakts liegen und mit diesen wie Finger ineinandergreifen. Schließlich ergeben sich noch weitere Vorteile, wenn für die Kollektorkontakte eine Kontaktscheibe nach Figo 12 gebildet wird. Hierbei kann der zum Kollektor führende Kontakt in der vorgeschriebenen Weise hergestellt werden. Das heißt der Kontakt 6."· ist dann mit einem elektrischen Leiterstreifen 6' ' mit einer Kontaktscheibe verbunden, auf der eine Kontaktwarze 61'· galvanisch abgeschieden wird. Sowohl der Leiterstrei-
909883/0875
ι an .'!V.er.f.ahr.en....AiU)i...iI.e.r.s.t.ellen ....... .».Μ Blatt
iU J564Ü6O
Hi
fen 6'' als auch die Kontaktscheibe werden auf der oxydischen Deckschicht 10 ebenso hergestellt wie die Leiterstreifen und die entsprechenden Kontaktscheiben der Basis und des Emitters. Einer der Gründe hierfür ist, daß festere Verbindungen zwischen einer metallischen Kontaktwarze und einer verhältnismäßig großen Kontaktscheibe hergestellt werden können, die über der isolierenden bzw. oxydischen Schicht liegt, als wenn die Kontaktwarze direkt an einem freiliegenden Teil des Kollektors 6 gebildet wird.
Obgleich mit Ausnahme der Kollektorkontaktwarze das erfindungsgemäße Verfahren am Beispiel der Bildung metallischer Kontaktwarzen auf einer isolierenden Deckschicht eines Halbleiters erläutert wurde, ist es nicht unbedingt erforderlich, die Kontaktwarzen über einer solchen Deckschicht anzuordnen. Das heißt, wenn die Abmessungen des Halbleiters, insbesondere die Fläche der Basis und des Emitters groß genug sind, können die Kontaktwarzen auch direkt auf diesen Flächen gebildet werden.
Zur Vervollständigung des Verfahrens nach der Erfindung kann es auch wünschenswert sein, die Kontaktwarzen mit einem Überzug aus lötfähigem Material zu versehen. Das kann durch Überziehen der gesamten Oberfläche des Grundkörpers vor dem Zerteilen in die einzelnen Bauelemente mit einem Überzug aus nichtmetallischem oder isolierendem Material geschehen, das entweder ständig oder zeitweise mit der
909883/0875
Oberfläche verbunden wird, während die Kontaktwarzen durch diese Schicht hindurchragen. Die Oberfläche des Halbleiters, auf.der die Kontaktwarzen liegen, kann dann teilweise in ein Lötbad eingetaucht werden, so daß die betreffenden Kontaktwarzen mit einer löschicht der erforderlichen Dicke überzogen werden.
BAb x-—-1 9098 83/087 5

Claims (1)

  1. an.....J?.y.Jtrfahrjm...j3^^ mm
    Hughes Aircraft Company, Oentinela and Seale Street, Oulver Gity, California, U.S,A,
    Patentansprüche t
    β Verfahren zum Herstellen elektrischer Kontakte an der Oberfläche elektronischer Bauelemente, dadurch gekennzeichnet ( daß die Oberfläche mit einer isolierenden Deckschicht (10) mit Öffnungen (8, 9) überzogen und auf diese bzw. den unter den Öffnungen (8, 9) freiliegenden Teilflächen des Bauelements (4) eine metallische Schicht aufgebracht wird, aus der ein Leiternetz (81, 9', 12, 14, 15, 16) herausgearbeitet wird, das in elektrischem Kontakt mit den freiliegenden Teilflächen des Bauelements (4) steht, daß anschließend das Leiternetz mit einer Isolierschicht (18) überzogen wi*rd, in der sich über Kontaktseheiben (15, 16) liegende Öffnungen befinden, und danach die dann freiliegenden Teile (15, 16 6f) des kathodisch geschalteten Leiternetzes galvanisch mit elektrischen Kontaktwarzen (19i 20, 6I!I) versehen werden.
    β Verfahren nach Anspruch 1, dadurch gekenn- ί
    zeichnet, daß die Metallschicht durch Aufdampfen eines Metalls auf die Oberfläche des Bauelementes j£4) erzeugt wird*, woraufhin einzelne Stellflächen der Metallschicht
    .90 98 83/087 5
    entfernt und auf diese Weise ein leiternetz hergestellt wird, und daß das Leiternetz als Kathode dient und die elektrischen
    ■ Kontakte direkt auf den freiliegenden Teilen des .Leiternetzes abgeschieden werden.
    ο Verfahren nach Anspruch i, dadurch g e k e η η ·* zeichnet, daß das Leiternetz (81, 9', 12, 14, 15, 16) durch Aufdampfen einer ersten Metallschicht auf die Oberfläche des Bauelements (4) und Entfernen einzelner Teilflächen dieser Schicht erzeugt wird und daß dann einezweite Metallsehioht (17) auf das Leiternetz und die darunter« liegende isolierende Deckschicht (10) aufgedampft und die zweite Metallschicht (17) als Kathode geschaltet wird, wobei die elektrischen Kontaktwarzen (19, 20, 6» 11J auf der zwei-* ten Metallschicht abgeschieden werden und in elektrischem Kontakt mit den Eontaktscheiben (15, 16) des Leiternetzes stehen, und daß schließlieh die zweite Isolierschicht (18) sowie die zweite Metallschicht (17)" entfernt werden, so daß das Leiterneta Mit den metallischen Kontakten freigelegt wird« ; "-"' "■"■"'.."
    4. ¥erfahren nach den Ansprüchen 1 "bis 3, d a d u ν c h ge** k e ν η 's e ie h η e t , daß die Kontaktseheiben ftS, 16) des leifsssafttsöa» ÜMser einem !Beil der Oberfläche des Bauele*· mentäs .0J Itesgt, das gegfcnftber ten Kontaktselteibea. duroh
    ■ :■'-. die "Deökseliönif |1O) isoliert ist. V -_ ":. - ' · ■."■' ■'■
DE1564066A 1965-03-01 1966-02-21 Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen Pending DE1564066B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43591865A 1965-03-01 1965-03-01
US511780A US3408271A (en) 1965-03-01 1965-12-06 Electrolytic plating of metal bump contacts to semiconductor devices upon nonconductive substrates

Publications (2)

Publication Number Publication Date
DE1564066A1 true DE1564066A1 (de) 1970-01-15
DE1564066B2 DE1564066B2 (de) 1974-07-04

Family

ID=27030742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564066A Pending DE1564066B2 (de) 1965-03-01 1966-02-21 Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen

Country Status (5)

Country Link
US (1) US3408271A (de)
DE (1) DE1564066B2 (de)
GB (1) GB1100718A (de)
NL (1) NL6602549A (de)
SE (1) SE316238B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1175667A (en) * 1966-04-07 1969-12-23 Associated Semiconductor Mft Improvements in the Electrodeposition of Metals using a Composite Mask
US3484341A (en) * 1966-09-07 1969-12-16 Itt Electroplated contacts for semiconductor devices
NL6701136A (de) * 1967-01-25 1968-07-26
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
US3625837A (en) * 1969-09-18 1971-12-07 Singer Co Electroplating solder-bump connectors on microcircuits
GB1337283A (en) * 1969-12-26 1973-11-14 Hitachi Ltd Method of manufacturing a semiconductor device
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4011143A (en) * 1973-06-25 1977-03-08 Honeywell Inc. Material deposition masking for microcircuit structures
US3987226A (en) * 1974-11-27 1976-10-19 The Bendix Corporation Face plate for an acoustical optical image tube
JPH03142934A (ja) * 1989-10-30 1991-06-18 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2834723A (en) * 1953-12-31 1958-05-13 Northern Engraving & Mfg Co Method of electroplating printed circuits
US2861029A (en) * 1955-12-14 1958-11-18 Western Electric Co Methods of making printed wiring circuits
US3253320A (en) * 1959-02-25 1966-05-31 Transitron Electronic Corp Method of making semi-conductor devices with plated area
US3208921A (en) * 1962-01-02 1965-09-28 Sperry Rand Corp Method for making printed circuit boards
BE627303A (de) * 1962-01-19 1900-01-01

Also Published As

Publication number Publication date
GB1100718A (en) 1968-01-24
US3408271A (en) 1968-10-29
NL6602549A (de) 1966-09-02
SE316238B (de) 1969-10-20
DE1564066B2 (de) 1974-07-04

Similar Documents

Publication Publication Date Title
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE1564066A1 (de) Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE2315710B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3637513C2 (de)
DE102008058003A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE4415375A1 (de) Filmträger und Verfahren zu dessen Herstellung
DE1514562B2 (de) Anordnung zur herstellung eines halbleiter-bauelementes
DE1909480A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE3235493C2 (de)
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen