JPH03142934A - 半導体集積回路装置の配線接続構造 - Google Patents
半導体集積回路装置の配線接続構造Info
- Publication number
- JPH03142934A JPH03142934A JP1283338A JP28333889A JPH03142934A JP H03142934 A JPH03142934 A JP H03142934A JP 1283338 A JP1283338 A JP 1283338A JP 28333889 A JP28333889 A JP 28333889A JP H03142934 A JPH03142934 A JP H03142934A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring layer
- wiring
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 description 153
- 239000011229 interlayer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野〕
この発明は、半導体集積回路装置の配線接続構造に関し
、特に、絶縁層によって分離された多層配線層の各層を
、その絶縁層内のスルーホールを通じて接続する半導体
集積回路装置の配線接続構造に関するものである。 ［従来の技術ゴ 多層配線構造を有する半導体集積回路装置の製造におい
て、上層の配線層を、絶縁層内のスルーホールを通じて
下層の配線層と電気的に接続することは必要不可欠な技
術である。第１６Ａ図は、従来の半導体集積回路装置に
おける２層配線接続構造を示す部分平面図である。第１
６Ｂ図は、第１６Ａ図（７）ＸＶＩＢ−ＸＶＩＢ線にお
ける縦方向の断面を示す縦断面図である。第１６Ｃ図は
、第１６Ｂ図のＸＶＩＣ−ＸＶＩＣ線における横方向の
断面を第２層配線層に着目して示す横断面図である。以
下、これらの図を参照して従来の２層配線接続構造につ
いて説明する。 これらの図によれば、たとえば、アルミニウム配線層か
らなる第１層配線層１は基板としての下地絶縁膜５の上
に形成されている。たとえば、アルミニウム配線層から
なる第２層配線層２は、たとえば、シリコン酸化膜等か
らなる層間絶縁膜４によって第１層配線層１と絶縁分離
されて形成されている。第１層配線層１と第２層配線層
２とが重なる領域には、スルーホール３３が層間絶縁膜
４に形成されている。このスルーホール３３を通じて、
第２層配線層２と第１層配線層１とが、交差する領域内
において電気的に接続されている。 このスルーホール３３は矩形状の横断面を★する。 従来から７定の厚みを有する配線層の電流容量を大きく
するためには、配線層の幅を広げることが一般的に用い
られている手法である。したがって、第１層配線層と第
２層配線層とが電気的に接続されているスルーホールに
おいても、その開口部の面積をできるだけ大きくするこ
とによって、スルーホール部の抵抗成分を減少させる必
要がある。このため、第１６Ａ図に示されるように、従
来の配線接続構造においては、第１層配線層と第２層配
線層とが交差する領域角にできるだけ大きな開口部面積
を有するスルーホールが形成され、そのスルーホールを
介して２つの配線層が接続されていた。 しかしながら、第１６Ｃ図に示されるように、スルーホ
ール３３の側壁部に形成される第２層配線層２の膜厚は
、薄くなっている。第１層配線層１または第２層配線層
２の平坦部における膜厚をｔｌとすると、スルーホール
３３の側壁部における第２層配線層２の膜厚ｔ２は、膜
厚ｔ１の１０〜３０％程度となる。また、スルーホール
３３の底部に形成される第２層配線層２の膜厚ｔ３は膜
厚ｔ１の５０〜７０％程度である。このとき、第１層配
線層１と第２層配線層２との間に形成される層間絶縁膜
４の膜厚ｔ４は膜厚ｔｌの２倍程度である。なお、膜厚
の一例を挙げれば、ｔｌは５０００〜１００ＯＯＡ程度
である。 このようにスルーホール３３の側壁部に形成される第２
層配線層２の膜厚ｔ２が、第１層配線層１または第２層
配線層２の平坦部における膜厚
、特に、絶縁層によって分離された多層配線層の各層を
、その絶縁層内のスルーホールを通じて接続する半導体
集積回路装置の配線接続構造に関するものである。 ［従来の技術ゴ 多層配線構造を有する半導体集積回路装置の製造におい
て、上層の配線層を、絶縁層内のスルーホールを通じて
下層の配線層と電気的に接続することは必要不可欠な技
術である。第１６Ａ図は、従来の半導体集積回路装置に
おける２層配線接続構造を示す部分平面図である。第１
６Ｂ図は、第１６Ａ図（７）ＸＶＩＢ−ＸＶＩＢ線にお
ける縦方向の断面を示す縦断面図である。第１６Ｃ図は
、第１６Ｂ図のＸＶＩＣ−ＸＶＩＣ線における横方向の
断面を第２層配線層に着目して示す横断面図である。以
下、これらの図を参照して従来の２層配線接続構造につ
いて説明する。 これらの図によれば、たとえば、アルミニウム配線層か
らなる第１層配線層１は基板としての下地絶縁膜５の上
に形成されている。たとえば、アルミニウム配線層から
なる第２層配線層２は、たとえば、シリコン酸化膜等か
らなる層間絶縁膜４によって第１層配線層１と絶縁分離
されて形成されている。第１層配線層１と第２層配線層
２とが重なる領域には、スルーホール３３が層間絶縁膜
４に形成されている。このスルーホール３３を通じて、
第２層配線層２と第１層配線層１とが、交差する領域内
において電気的に接続されている。 このスルーホール３３は矩形状の横断面を★する。 従来から７定の厚みを有する配線層の電流容量を大きく
するためには、配線層の幅を広げることが一般的に用い
られている手法である。したがって、第１層配線層と第
２層配線層とが電気的に接続されているスルーホールに
おいても、その開口部の面積をできるだけ大きくするこ
とによって、スルーホール部の抵抗成分を減少させる必
要がある。このため、第１６Ａ図に示されるように、従
来の配線接続構造においては、第１層配線層と第２層配
線層とが交差する領域角にできるだけ大きな開口部面積
を有するスルーホールが形成され、そのスルーホールを
介して２つの配線層が接続されていた。 しかしながら、第１６Ｃ図に示されるように、スルーホ
ール３３の側壁部に形成される第２層配線層２の膜厚は
、薄くなっている。第１層配線層１または第２層配線層
２の平坦部における膜厚をｔｌとすると、スルーホール
３３の側壁部における第２層配線層２の膜厚ｔ２は、膜
厚ｔ１の１０〜３０％程度となる。また、スルーホール
３３の底部に形成される第２層配線層２の膜厚ｔ３は膜
厚ｔ１の５０〜７０％程度である。このとき、第１層配
線層１と第２層配線層２との間に形成される層間絶縁膜
４の膜厚ｔ４は膜厚ｔｌの２倍程度である。なお、膜厚
の一例を挙げれば、ｔｌは５０００〜１００ＯＯＡ程度
である。 このようにスルーホール３３の側壁部に形成される第２
層配線層２の膜厚ｔ２が、第１層配線層１または第２層
配線層２の平坦部における膜厚
【１、スルーホール３３
の底部における第２層配線層２の膜厚ｔ３に比べて小さ
くなる。このことは、第２層配線層２から第１層配線層
１に電流が流れる場合において、−電流が流れる通路に
おいて断面積の小さくなる部分が存７（することを意味
する。 すなわち、スルーホール３３を通じて第１層配線層１と
第２層配線層２との間に電流が流れる上で、スルーホー
ル３３の側壁部分において電流密度が集中する。このよ
うに配線層に高密度の電流、たとえば、Ｉ Ｘ １０
’ Ａ／ ｃ ｍ２程度以上の密度を有する電流が流れ
ると、エレクトロマイグレーションが引き起こされる。 エレクトロマイグレーションとは、高温、大電流密度下
において、電流担体としての電子と金属イオンとの運動
量交換により金属イオンの移動が起こり、局所的なボイ
ドが発生するために配線の抵抗が増大したり、配線が断
線したりする現象をいう。高密度の電子流が配線金属原
子に衝突・散乱する際に金属原子も移動し、結晶粒界に
沿ってボイドが発生する。このボイドは次第に戊長し、
配線の断面積の減少に伴なって発熱・断線を引き起こす
。 上記のようなスルーホールにおけるエレクトロマイグレ
ーションに対する耐性を向上させるためには、通常、以
下のような対策が考えられている。 （１） 配線層の材質を耐エレクトロマイグレーション
に対する耐性の強いものに変更する。 （２） スルーホールの側壁がテーバ部分をＨするよう
に形成されることにより、側壁部における配線層の膜厚
を厚くする。 （３） スルーホールの開口部における周辺長を長くす
ることにより、スルーホールの側壁部に流れる電流を分
散させる。すなわち、スルーホールめ側壁部におけ番電
流密度の集中を緩和する。 （４） スルーホールを配線層で平坦になるように充填
する。 上述の対策の中で項目（３）に着目して改善されたスル
ーホールを有する配線接続構造が、特公昭５８−３９３
８０号公報または特公昭６２−２３４６０号公報に開示
されている。第１７図は、この公報に開示されたスルー
ホールを有する配線接続構造を示す部分平面図である。 この改善されたスルーホールを有する配線接続構造によ
れば、第２層配線層２は、複数の小単位に規格化された
スルーホールを通じて、第１層配線層１に電気的に接続
されている。すなわち、この図によれば、２個のスルー
ホール３４を通じて第１層配線層１と第２層配線層２と
が電気的に接続されている。 この改善された配線接続構造においては、複数個の小さ
な開口部面積を有するスルーホールを介して配線層間が
接続されている。複数個のスルーホールの開口部におけ
る合計の周辺長は、同一のスルーホール形成領域内に・
おいて開けられた単一のスルーホールの開口部の周辺長
よりも大きくなる。そのため、スルーホールの周辺側壁
部における電流密度の集中は、１１１−のスルーホール
に比べて、複数個のスルーホールを介して配線層間を接
続した方が緩和される。その結果、スルーホール部分に
おける配線層の抵抗を減少させることができる。 ［発明が解決しようとする課題］ しかしながら、複数個のスルーホールを形成することは
、必ずしも、スルーホールの開口部における周辺長を増
加するのに有利に働くとは限らない。第１８Ａ図は、複
数個のスルーホール、たとえば、４個のスルーホールを
形成するために用いられるマスクを示す。ｍ １８ Ｂ
図は、第１８Ａ図に示されたマスクを用いて形成された
スルーホールの仕上がりパターンの一例を示す部分平面
図である。マスクとして用いられるレジスト９には、所
定の周辺長を規定するように複数個のスルーホールパタ
ーン３０２が貫通孔として形成されている。このマスク
を用いて層間絶縁膜４に複数個のスルーホールが形成さ
れる。このとき、層間絶縁膜４のエツチング条件が不均
一であったり、あるいは層間絶縁＠４のエツチング量が
過少であると、第１８Ｂ図に示されるように、スルーホ
ールパターン３０２に対して著しく減少した開口部面積
を有するスルーホール３２ａが形成される。そのため、
第１８Ａ図においてマスクレベルで周辺長が大きくなる
ようにスルーホールパターン３０２が形成されていたと
しても、火際に層間絶縁膜４に形成されるスルーホール
の仕上がりパターンは、スルーホールパターン３０２に
対して周辺長が著しく減少したものとなる。 また、スルーホールを複数個の小単位に規格化すると、
その周辺長が長くなった分だけスルーホールの抵抗を減
少させるだけでなく、一方、スルーホールの抵抗の増大
に寄与する部分が形成される。第１９Ａ図は、たとえば
、４個の規格化されたスルーホールを有する配線接続構
造を示す部分平面図である。第１９Ｂ図は、第１９Ａ図
のＸ■Ｂ−ＸＩＸＢ線における断面を示す部分断面図で
ある。第１９Ｃ図は、第１９Ｂ図に示される配線層の断
面に沿った抵抗の変化を示すグラフである。 今、第１９Ａ図のｉで示される矢印に沿って電流が第２
層配！Ｉ層２から、スルーホール３２を通じてｍ１層配
線層１に流れるものとする。第２層配線層２から第１層
配線層１に電流が流れる過程において、スルーホールの
抵抗成分は以下のように概念的に把握される。 Ｒ１：第２層配線層２からスルーホール端部に至るまで
の抵抗成分（スルーホールの形状が寄与する抵抗成分） Ｒ２ニスルーホールの側壁部における抵抗成分（スルー
ホールの開口部における周辺長が寄与する抵抗成分） Ｒ３ニスルーホール形成領域において第１層配線層１に
電流が流れるときの抵抗成分 Ｒ４ニスルーホール形成領域から出て第１層配線層１に
電流が流れるときの抵抗成分 第１９Ｂ図に示されるように、スルーホール３２を通じ
て第２層配線層２から第１層配線層１に流れる電流は、
各抵抗成分に従って示される矢印に沿って流れるものと
仮定する。このとき、スル−ホール３２の側壁部分に電
流が流れるときの抵抗成分Ｒ２は、第１９Ｃ図に示され
るように高くなっている。この抵抗成分Ｒ２は、４個の
スルーホール３２によって周辺長が増大した分だけ、ス
ルーホール全体として低減される。しかしながら、スル
ーホール３２の側壁部分を通過した電流は、スルーホー
ル３２の底部分において第１配線層１に流れる。このと
き、スルーホール３２は複数個に分割されているため、
第２層配線層２と電気的に接触していない第１層配線層
１の部分にも、電流が流れることになる。第１層配線層
１と第２層配線層２とが電気的に接触している領域では
、電流が流れる通路の断面積が、第１層配線層１と第２
層配線層２との断面積の和となっている。そのため、ｍ
ｌＱｃ図に示すように、第１層配線層１と第２層配線層
２とが電気的に接触している領域は、低い抵抗成分Ｒ３
２を有する。一方、スルーホール形成領域内の底部分に
おいて、電流が流れる領域が第１層配線層１のみとなっ
ている領域は、高い抵抗成分Ｒ３１を有する。そのため
、スルーホールの抵抗成分Ｒ２がスルーホール全体とし
て低減されたとしても、抵抗成分Ｒ３において抵抗がか
えって上昇する場合が考えられる。したがって、スルー
ホールの開口部における周辺長を増大させるために複数
個のスルーホールを形成したとしても、必ずしも、スル
ーホール部分の抵抗の減少に寄与しない場合があるとい
う問題点があった。 そこで、この発明の目的は、スルーホール形成領域全体
の抵抗成分を低減することができるとともに、スルーホ
ールの形成においてエツチング条件に左右されずにスル
ーホールの開口部面積および周辺長を大きくすることが
可能な、スルーホールを通じて配線層を接続する配線接
続構造を提供することである。 ［課題を解決するための手段］ この発明に従った半導体集積回路装置の配線接続構造は
、それらの間に形成された絶縁層によって分離された多
層配線層の各層を、その絶縁層内のスルーホールを通じ
て接続するための構造である。配線接続構造は、半導体
基板と、第１絶縁層と、第ト配線層と、第２絶縁層と、
第２配線層とを備える。半導体基板は主表面を有する。 第１絶縁層は、半導体基板の主表面上に形成されている
。 第１配線層は、第１絶縁層の上に形成されている。 第２絶縁層は、第１配線層の上に形成されている。 スルーホールは、第１配線層の表面に達するように第２
絶縁層に形成されている。第２配線層は、第２絶縁層の
上に形成され、スルーホールを通じて第１配線層に接続
されている。スルーホールは、第１配線層と第２配線層
とが上下方向に重なる領域内に形成された単一のスルー
ホールである。また、スルーホールは、１つの矩形の図
形をもとにして、その外周部分を凹ませるように描いた
図形からなる横断面を有する。その横断面は、１つの矩
形の周辺長よりも長い周辺長を有する。 ［作用］ この発明においては、スルーホールの横断面は、第１配
線層と第２配線層とが上下方向に重なる領域内に形成さ
れる】つの矩形の周辺長よりも長い周辺長を何する。そ
のため、スルーホールの側壁部における抵抗成分の低減
化が図られ得る。 また、この発明においては第１配線層と第２配線層とが
重なる領域内において単一のスルーホールが形成される
ので、同一の周辺長を有する複数個のスルーホールに比
べて、スルーホールの開口部における横断面積が大きい
。スルーホール形成領域内において、スルーホールは単
一の連続した側壁面と底面とを有する孔である。そのた
め、スルーホールの底部分の領域においては、第１配線
層と第２配線層との両者の断面積の和が、常に、電流の
流れる通路の断面積となる。したがって、電流が、第２
配線層から第１配線層へスルーホールを通じて流れた後
、この断面積の大きい部分、すなわち、抵抗成分の小さ
い部分であるスルーホールの底部分の領域を連続して流
れ得る。その結果、スルーホールの底部分の領域内にお
いて、抵抗成分が増加することはない。周辺長の長い単
一のスルーホールを形成することによって、スルーホー
ルの側壁部分における電流密度の集中を緩和することが
できるだけでなく、スルーホールの底部分の領域内にお
ける抵抗成分の低減も図られ得る。 さらに、この発明においては１ｉｔ−のスルーホールが
形成されるので、たとえ、エツチング条件の不均一等の
要因によりスルーホールの仕上がりパターンが小さくな
ったとしても、複数個のスルーホールを形成する場合に
比べて、スルーホールの開口部における周辺長および横
断面積が著しく減少することなく、維持され得る。その
ため、スルーホール形成時におけるエツチング条件に左
右されることなく、スルーホールの抵抗成分を低減する
ことができる。 〔実施例〕 第１Ａ図は、この発明に従った一火施例による配線接続
構造を示す部分平面図である。第１Ｂ図は、第１Ａ図の
Ｉ Ｂ−Ｉ Ｂ線における縦方向の断面を示す縦断面図
である。第１Ｃ図は、第１Ｂ図のＩ Ｃ−Ｉ Ｃ線にお
ける横方向の断面を第２層配線層に着目して示す横断面
図である。これらの図を参照してこの発明の一実施例を
説明する。 基板となる下地絶縁膜５の上には、たとえば、アルミニ
ウム、アルミニウムーシリコン合金、タングステン等の
高融点金属のシリサイドなどからなる第１層配線層１が
形成されている。この第１層配線層１の上には、シリコ
ン酸化膜等からなる層間絶縁膜４によって絶縁分離され
た第２層配線層２が形成されている。第２層配線層２は
、第１層配線層１と上下方向に重なって交差する領域内
において、スルーホール３を介して第１層配線層１に電
気的に接続されている。この第１層配線層１と第２層配
線層２とが交差する領域は、たとえば、１０数μｍ程度
の辺長を有する矩形状である。 スルーホール３の側壁部分において第２層配線層２のＭ
厚が薄くなっている。このスルーホール３の側壁部分の
長さ、すなわち、スルーホール３の開口部における周辺
長は、第１Ｃ図に示されるように、単一の矩形の周辺長
に比べて長くなっている。スルーホール３は、曲がりく
ねった溝の形状を有する。言換えれば、第１Ｃ図に示す
ように、スルーホール３は、１つの矩形の図形から、そ
の外周部分を４つの方向３ｉ、３ｊ１Ｂｋ、３！Ｌから
凹ませるように描いた図形からなる横断面を有する。そ
れによって、スルーホール３は、もとの１つの矩形の周
辺長よりも長い周辺長を有するように形成されている。 このようにスルーホールの周辺長を長くすることにより
、スルーホール３の側壁部分に形成された第２層配線層
２に流れる電流密度の集中が緩和される。 第２図は、この発明に従った配線接続構造が適用される
半導体集積回路装置の概略的な構成を示すブロック図で
ある。この図によれば、所定の信号が信号入力パッドを
介して入力回路に伝達される。入力回路に伝達された信
号はロジック領域において処理され、出力口路に伝達さ
れる。処理された信号は信号出力パッドから取出される
。このとき、入力回路、ロジック領域、出力回路には、
電源が供給される。この電源は、電源供給回路ドを通じ
て電源供給回路から各領域に供給される。 この発明に従った配線接続構造は、たとえば、電源供給
回路からロジック頭載に電源が供給される配線領域１０
０に適用され１出る。 ｆｆ１３図は、第２図の配線領域１００の基本回路の一
例を示す回路図である。第４Ａ図は、第３図の■におけ
る配線の配置を示す部分平面図である。 第４Ｂ図は、第４Ａ図のＩＶＢ−ＩＶＢ線における断面
を示す部分断面図である。これらの図を参照して、電源
線としての第２層配線層２は、バイポーラトランジスタ
７のコレクタ領域に接続された第１層配線層１と、スル
ーホール３を通じて電気的に接続される。バイポーラト
ランジスタ７は、ｐ型シリコン基板６の上で素子分離用
シリコン酸化膜５２によって分離された領域に形成され
ている。 バイポーラトランジスタ７は、ベース電極（Ｂ）とエミ
ッタ電極（Ｅ）とコレクタ電極（Ｃ）とを有する。コレ
クタ電極は、第１層配線層１に接続されている。第１層
配線層１はシリコン酸化膜５１の上に形成されている。 第５図は、配線領域１００のもう１つの例を示す基本回
路図である。第６Ａ図は、第５図の■で示される部分に
おいて配線の配置を示す部分平面図である。第６Ｂ図は
、第６Ａ図のＶＩＢ −ＶＩＢ線における断面を示す部
分断面図である。これらの図を参照して、電源線として
の第２層配線層２はスルーホール３を介して第１層配線
層１に接続されている。第１層配線層１は電界効果トラ
ンジスタ８のドレイン電極に接続されている。電界効果
トランジスタ８は、ｐ型シリコン基板６の上で素子分離
用シリコン酸化膜５２によって分離された頭載に形成さ
れている。電界効果トランジスタ８は、ゲート電極（Ｇ
）とソース電極（Ｓ）とドレイン電極（Ｄ）とを有する
。 第７図には、この発明の配線構造が適用される、バイポ
ーラトランジスタから構成される別の基本回路の例が示
されている。第７図において■で示される部分の平面的
な構造および断面的な構造は、第４Ａ図、第４Ｂ図に示
される構造に相当する。 また、第８図は、この発明の配線構造が適用される、電
界効果トランジスタから構成される別の基本回路の例を
示す回路図である。第８図の■で示される部分の構造は
、第６Ａ図、第６Ｂ図に示される構造に和当する。 第９図、第１０図および第１１図は、この発明に従った
スルーホールを有する配線接続構造の別の実施例を示す
部分ｊｌ１面図である。第９図〜第１１図を参照して、
第２層配線層２が、スルーホール３ａ＊ ３ Ｊ ３
ｃを介して第１層配線層１に電気的に接続されている
。今、第９図に示される込を＋１を位長さとすると、第
９図〜第１１図に示される各スルーホール３ａ、３ｂ、
３ｃの開口部における周辺長は３６楚である。比較例と
して、この周辺長３６見と同一の周辺長を何するように
、複数個の小単位に規格化されたスルーホール３ｄ。 ３ｅを有する配線接続構造は、第１２図および第１３図
に示されている。なお、各スルーホールの開口部におけ
る横断面積は、スルーホール３ ａ ｓ３ ｂ ｓ ３
ｃのいずれもが１７悲２であり、比較例としてのスル
ーホール３ｄが１５１２、スルーホール３ｅが９Ｌ２で
ある。 今、各図において電流ｉが矢印で示される方向に、第２
層配線層２から各スルーホールを介して第１層配線層１
に流れるものとする。このとき、各図に示される基準線
Ｑから、各スルーホールの端部、すなわち、各スルーホ
ールの側壁部分に至るまでの抵抗（スルーホールの形状
が寄与する抵抗成分）Ｒ１を算出する。単位長麩を１辺
とする正方形（面積込２）あたりの配線層の抵抗値を「
とする。基準線Ｑから各スルーホールのすべての側壁部
分までの距離を等価的に計算して、抵抗成分Ｒ１の抵抗
値を簡略的に計算すると、以下のようになる。 スルーホール Ｒ１の抵抗値 ３ａ １／１７．４ｒ ３ｂ １／１７．８ｒ ３ｃ １／１６．７ｒ ３ｄ １／１７．５ｒ ３ｅ ｉ／１６．５ｒ この抵抗値の算出結果によれば、本発明例のスルーホー
ル３ａ、３ｂ、３ｃにおける抵抗成分Ｒ１は、比較例の
スルーホール３ｄ、３ｅと同程度以下の抵抗値を示して
いる。すなわち、同一の周辺長を有するスルーホールを
形成するために、従来のように複数個の規格化された小
ｌｉｔ位に分割されたスルーホールを形成しても、本発
明のように１ｉｔ−のスルーホールを形成しても、スル
ーホールの形状が寄与する抵抗成分Ｒ１は増加すること
がない。 ｍｌＪＡ図は、この発明に従って単一のスルーホールを
形成するために用いられるマスクの一例を示す部分平面
図である。第１４Ｂ図は、第１４Ａ図に示されたマスク
を用いて形成されるスルーホールの仕上がりパターンの
一例を示す部分平面図である。第１４Ａ図を参照して、
マスクレベルではスルーホールパターン３０１が、第１
８Ａ図に示された従来のスルーホールパターン３０２と
同一の開口部周辺長を有するように、レジスト９に形成
されている。このマスクを用いて層間絶縁膜４にスルー
ホールが形成される。このとき、層間絶縁Ｈ４のエツチ
ング条件が不均一であり、あるいは層間絶縁膜４のエツ
チング量が過少であると、第１４Ｂ図に示されるような
スルーホール３１ａが形成される。このように、仕上が
りのスルーホール３１ａの開口部における周辺長は、マ
スクレベルのスルーホールパターン３０１の周辺長に比
べて著しく減少することはない。このことは、第１４Ｂ
図に示されるスルーホール３１ａの周辺長と、第１８Ｂ
図に示された従来のスルーホール３２ａの周辺長とを比
較すれば、一目瞭然に理解され得る。また、本発明によ
って得られるスルーホール３１ａの開口部における横断
面積は、エツチング条件が不均一等であっても、マスク
レベルのスルーホールパターン３０１の横断面積に比べ
て、第１８Ａ図、第１８Ｂ図に示されるほど著しく減少
することはない。 第１５Ａ図は、この発明に従ったスルーホールを有する
配線接続構造の一例を示す部分平面図である。ｆｆ１１
５Ｂ図は、第１５Ａ図７７）ＸＶＢ−ＸＶＢ線における
断面を示す部分断面図である。第１５Ｃ図は、第１５Ｂ
図に示される断面に沿ったスルーホールの抵抗成分の変
化を示すグラフである。 これらの図を参照して、今、電流ｌが、ｔＪ１５Ａ図に
示される矢印に沿って、第２層配線層２からスルーホー
ル３１を通じて第１層配線層１に流れるものとする。こ
のときの電流の流れは、第１５Ｂ図に示されている。ス
ルーホール３１における各抵抗成分Ｒ１、Ｒ２、Ｒ３お
よびＲ４の抵抗値は、第１５Ｃ図に示されるように変化
する。 第１５Ａ図に示される本発明のスルーホール３１の開口
部における周辺長と、第１９Ａ図に示された従来のスル
ーホール３２の周辺長とは同一の長さを有する。そのた
め、スルーホール３１と３２とにおいて、スルーホール
の形状が寄与する抵抗成分Ｒ１と、スルーホールの周辺
長が寄与する抵抗成分Ｒ２とは、スルーホール全体にわ
たってほぼ同程度の抵抗値を有するものと理解される。 しかしながら、本発明のスルーホールのように単一のス
ルーホール３１を形成すると、第１５Ｃ図に示されるよ
うに、スルーホールの底部分の領域内においては、はぼ
一定の低い抵抗値を有する抵抗成分Ｒ３が形成される。 本発明のスルーホールはｌ１ｔ−のスルーホールであり
、かつ連続した側壁面と底壁面を有するので、スルーホ
ールの底部分において電流が流れるべき通路の断面積は
、常に、第１層配線層１と第２層配線層２との断面積の
和である。すなわち、第２層配線層２と第１層配線層１
とは、スルーホール形成領域の底部分において全面にわ
たって電気的に接触している。したがって、第１９Ｃ図
に示されるようにスルーホールの底部分において抵抗成
分Ｒ３が増加することはない。その結果、スルーホール
形成領域全体の抵抗成分を減少することができるｌ１ｌ
−のスルーホールが滉られる。 言換えれば、この発明によるスルーホールの横断面は、
たとえば、第１５Ａ図に示されるように第２層配線層が
延びる方向に沿う帯部分が連結されて形成された図形か
らなる。それによって、その横断面は長い周辺長をＨし
、１つの連続した側！２ｉＩｊと底壁面とを有する。 ［発明の効果］ 以上のように、この発明によれば、その開口部における
周辺長が長い単一のスルーホールを有する配線接続構造
が提供されるので、スルーホールの側壁部における電流
密度の集中を緩和することができる。また、スルーホー
ル形成領域の底部分において、電流が流れるべき通路の
断面積が減少することなく、連続して維持されるので、
スルーホールの底部分の領域において抵抗成分が増加す
る領域が形成され得ない。そのため、第１配線層と第２
配線層とが電気的に接続されるスルーホール形成領域全
体の抵抗成分が低減され得る。さらに、スルーホール形
成時においてエツチング条件に左右されずにスルーホー
ルの周辺長および横断面積を大きくすることが可能なス
ルーホールが提供され得る。
の底部における第２層配線層２の膜厚ｔ３に比べて小さ
くなる。このことは、第２層配線層２から第１層配線層
１に電流が流れる場合において、−電流が流れる通路に
おいて断面積の小さくなる部分が存７（することを意味
する。 すなわち、スルーホール３３を通じて第１層配線層１と
第２層配線層２との間に電流が流れる上で、スルーホー
ル３３の側壁部分において電流密度が集中する。このよ
うに配線層に高密度の電流、たとえば、Ｉ Ｘ １０
’ Ａ／ ｃ ｍ２程度以上の密度を有する電流が流れ
ると、エレクトロマイグレーションが引き起こされる。 エレクトロマイグレーションとは、高温、大電流密度下
において、電流担体としての電子と金属イオンとの運動
量交換により金属イオンの移動が起こり、局所的なボイ
ドが発生するために配線の抵抗が増大したり、配線が断
線したりする現象をいう。高密度の電子流が配線金属原
子に衝突・散乱する際に金属原子も移動し、結晶粒界に
沿ってボイドが発生する。このボイドは次第に戊長し、
配線の断面積の減少に伴なって発熱・断線を引き起こす
。 上記のようなスルーホールにおけるエレクトロマイグレ
ーションに対する耐性を向上させるためには、通常、以
下のような対策が考えられている。 （１） 配線層の材質を耐エレクトロマイグレーション
に対する耐性の強いものに変更する。 （２） スルーホールの側壁がテーバ部分をＨするよう
に形成されることにより、側壁部における配線層の膜厚
を厚くする。 （３） スルーホールの開口部における周辺長を長くす
ることにより、スルーホールの側壁部に流れる電流を分
散させる。すなわち、スルーホールめ側壁部におけ番電
流密度の集中を緩和する。 （４） スルーホールを配線層で平坦になるように充填
する。 上述の対策の中で項目（３）に着目して改善されたスル
ーホールを有する配線接続構造が、特公昭５８−３９３
８０号公報または特公昭６２−２３４６０号公報に開示
されている。第１７図は、この公報に開示されたスルー
ホールを有する配線接続構造を示す部分平面図である。 この改善されたスルーホールを有する配線接続構造によ
れば、第２層配線層２は、複数の小単位に規格化された
スルーホールを通じて、第１層配線層１に電気的に接続
されている。すなわち、この図によれば、２個のスルー
ホール３４を通じて第１層配線層１と第２層配線層２と
が電気的に接続されている。 この改善された配線接続構造においては、複数個の小さ
な開口部面積を有するスルーホールを介して配線層間が
接続されている。複数個のスルーホールの開口部におけ
る合計の周辺長は、同一のスルーホール形成領域内に・
おいて開けられた単一のスルーホールの開口部の周辺長
よりも大きくなる。そのため、スルーホールの周辺側壁
部における電流密度の集中は、１１１−のスルーホール
に比べて、複数個のスルーホールを介して配線層間を接
続した方が緩和される。その結果、スルーホール部分に
おける配線層の抵抗を減少させることができる。 ［発明が解決しようとする課題］ しかしながら、複数個のスルーホールを形成することは
、必ずしも、スルーホールの開口部における周辺長を増
加するのに有利に働くとは限らない。第１８Ａ図は、複
数個のスルーホール、たとえば、４個のスルーホールを
形成するために用いられるマスクを示す。ｍ １８ Ｂ
図は、第１８Ａ図に示されたマスクを用いて形成された
スルーホールの仕上がりパターンの一例を示す部分平面
図である。マスクとして用いられるレジスト９には、所
定の周辺長を規定するように複数個のスルーホールパタ
ーン３０２が貫通孔として形成されている。このマスク
を用いて層間絶縁膜４に複数個のスルーホールが形成さ
れる。このとき、層間絶縁膜４のエツチング条件が不均
一であったり、あるいは層間絶縁＠４のエツチング量が
過少であると、第１８Ｂ図に示されるように、スルーホ
ールパターン３０２に対して著しく減少した開口部面積
を有するスルーホール３２ａが形成される。そのため、
第１８Ａ図においてマスクレベルで周辺長が大きくなる
ようにスルーホールパターン３０２が形成されていたと
しても、火際に層間絶縁膜４に形成されるスルーホール
の仕上がりパターンは、スルーホールパターン３０２に
対して周辺長が著しく減少したものとなる。 また、スルーホールを複数個の小単位に規格化すると、
その周辺長が長くなった分だけスルーホールの抵抗を減
少させるだけでなく、一方、スルーホールの抵抗の増大
に寄与する部分が形成される。第１９Ａ図は、たとえば
、４個の規格化されたスルーホールを有する配線接続構
造を示す部分平面図である。第１９Ｂ図は、第１９Ａ図
のＸ■Ｂ−ＸＩＸＢ線における断面を示す部分断面図で
ある。第１９Ｃ図は、第１９Ｂ図に示される配線層の断
面に沿った抵抗の変化を示すグラフである。 今、第１９Ａ図のｉで示される矢印に沿って電流が第２
層配！Ｉ層２から、スルーホール３２を通じてｍ１層配
線層１に流れるものとする。第２層配線層２から第１層
配線層１に電流が流れる過程において、スルーホールの
抵抗成分は以下のように概念的に把握される。 Ｒ１：第２層配線層２からスルーホール端部に至るまで
の抵抗成分（スルーホールの形状が寄与する抵抗成分） Ｒ２ニスルーホールの側壁部における抵抗成分（スルー
ホールの開口部における周辺長が寄与する抵抗成分） Ｒ３ニスルーホール形成領域において第１層配線層１に
電流が流れるときの抵抗成分 Ｒ４ニスルーホール形成領域から出て第１層配線層１に
電流が流れるときの抵抗成分 第１９Ｂ図に示されるように、スルーホール３２を通じ
て第２層配線層２から第１層配線層１に流れる電流は、
各抵抗成分に従って示される矢印に沿って流れるものと
仮定する。このとき、スル−ホール３２の側壁部分に電
流が流れるときの抵抗成分Ｒ２は、第１９Ｃ図に示され
るように高くなっている。この抵抗成分Ｒ２は、４個の
スルーホール３２によって周辺長が増大した分だけ、ス
ルーホール全体として低減される。しかしながら、スル
ーホール３２の側壁部分を通過した電流は、スルーホー
ル３２の底部分において第１配線層１に流れる。このと
き、スルーホール３２は複数個に分割されているため、
第２層配線層２と電気的に接触していない第１層配線層
１の部分にも、電流が流れることになる。第１層配線層
１と第２層配線層２とが電気的に接触している領域では
、電流が流れる通路の断面積が、第１層配線層１と第２
層配線層２との断面積の和となっている。そのため、ｍ
ｌＱｃ図に示すように、第１層配線層１と第２層配線層
２とが電気的に接触している領域は、低い抵抗成分Ｒ３
２を有する。一方、スルーホール形成領域内の底部分に
おいて、電流が流れる領域が第１層配線層１のみとなっ
ている領域は、高い抵抗成分Ｒ３１を有する。そのため
、スルーホールの抵抗成分Ｒ２がスルーホール全体とし
て低減されたとしても、抵抗成分Ｒ３において抵抗がか
えって上昇する場合が考えられる。したがって、スルー
ホールの開口部における周辺長を増大させるために複数
個のスルーホールを形成したとしても、必ずしも、スル
ーホール部分の抵抗の減少に寄与しない場合があるとい
う問題点があった。 そこで、この発明の目的は、スルーホール形成領域全体
の抵抗成分を低減することができるとともに、スルーホ
ールの形成においてエツチング条件に左右されずにスル
ーホールの開口部面積および周辺長を大きくすることが
可能な、スルーホールを通じて配線層を接続する配線接
続構造を提供することである。 ［課題を解決するための手段］ この発明に従った半導体集積回路装置の配線接続構造は
、それらの間に形成された絶縁層によって分離された多
層配線層の各層を、その絶縁層内のスルーホールを通じ
て接続するための構造である。配線接続構造は、半導体
基板と、第１絶縁層と、第ト配線層と、第２絶縁層と、
第２配線層とを備える。半導体基板は主表面を有する。 第１絶縁層は、半導体基板の主表面上に形成されている
。 第１配線層は、第１絶縁層の上に形成されている。 第２絶縁層は、第１配線層の上に形成されている。 スルーホールは、第１配線層の表面に達するように第２
絶縁層に形成されている。第２配線層は、第２絶縁層の
上に形成され、スルーホールを通じて第１配線層に接続
されている。スルーホールは、第１配線層と第２配線層
とが上下方向に重なる領域内に形成された単一のスルー
ホールである。また、スルーホールは、１つの矩形の図
形をもとにして、その外周部分を凹ませるように描いた
図形からなる横断面を有する。その横断面は、１つの矩
形の周辺長よりも長い周辺長を有する。 ［作用］ この発明においては、スルーホールの横断面は、第１配
線層と第２配線層とが上下方向に重なる領域内に形成さ
れる】つの矩形の周辺長よりも長い周辺長を何する。そ
のため、スルーホールの側壁部における抵抗成分の低減
化が図られ得る。 また、この発明においては第１配線層と第２配線層とが
重なる領域内において単一のスルーホールが形成される
ので、同一の周辺長を有する複数個のスルーホールに比
べて、スルーホールの開口部における横断面積が大きい
。スルーホール形成領域内において、スルーホールは単
一の連続した側壁面と底面とを有する孔である。そのた
め、スルーホールの底部分の領域においては、第１配線
層と第２配線層との両者の断面積の和が、常に、電流の
流れる通路の断面積となる。したがって、電流が、第２
配線層から第１配線層へスルーホールを通じて流れた後
、この断面積の大きい部分、すなわち、抵抗成分の小さ
い部分であるスルーホールの底部分の領域を連続して流
れ得る。その結果、スルーホールの底部分の領域内にお
いて、抵抗成分が増加することはない。周辺長の長い単
一のスルーホールを形成することによって、スルーホー
ルの側壁部分における電流密度の集中を緩和することが
できるだけでなく、スルーホールの底部分の領域内にお
ける抵抗成分の低減も図られ得る。 さらに、この発明においては１ｉｔ−のスルーホールが
形成されるので、たとえ、エツチング条件の不均一等の
要因によりスルーホールの仕上がりパターンが小さくな
ったとしても、複数個のスルーホールを形成する場合に
比べて、スルーホールの開口部における周辺長および横
断面積が著しく減少することなく、維持され得る。その
ため、スルーホール形成時におけるエツチング条件に左
右されることなく、スルーホールの抵抗成分を低減する
ことができる。 〔実施例〕 第１Ａ図は、この発明に従った一火施例による配線接続
構造を示す部分平面図である。第１Ｂ図は、第１Ａ図の
Ｉ Ｂ−Ｉ Ｂ線における縦方向の断面を示す縦断面図
である。第１Ｃ図は、第１Ｂ図のＩ Ｃ−Ｉ Ｃ線にお
ける横方向の断面を第２層配線層に着目して示す横断面
図である。これらの図を参照してこの発明の一実施例を
説明する。 基板となる下地絶縁膜５の上には、たとえば、アルミニ
ウム、アルミニウムーシリコン合金、タングステン等の
高融点金属のシリサイドなどからなる第１層配線層１が
形成されている。この第１層配線層１の上には、シリコ
ン酸化膜等からなる層間絶縁膜４によって絶縁分離され
た第２層配線層２が形成されている。第２層配線層２は
、第１層配線層１と上下方向に重なって交差する領域内
において、スルーホール３を介して第１層配線層１に電
気的に接続されている。この第１層配線層１と第２層配
線層２とが交差する領域は、たとえば、１０数μｍ程度
の辺長を有する矩形状である。 スルーホール３の側壁部分において第２層配線層２のＭ
厚が薄くなっている。このスルーホール３の側壁部分の
長さ、すなわち、スルーホール３の開口部における周辺
長は、第１Ｃ図に示されるように、単一の矩形の周辺長
に比べて長くなっている。スルーホール３は、曲がりく
ねった溝の形状を有する。言換えれば、第１Ｃ図に示す
ように、スルーホール３は、１つの矩形の図形から、そ
の外周部分を４つの方向３ｉ、３ｊ１Ｂｋ、３！Ｌから
凹ませるように描いた図形からなる横断面を有する。そ
れによって、スルーホール３は、もとの１つの矩形の周
辺長よりも長い周辺長を有するように形成されている。 このようにスルーホールの周辺長を長くすることにより
、スルーホール３の側壁部分に形成された第２層配線層
２に流れる電流密度の集中が緩和される。 第２図は、この発明に従った配線接続構造が適用される
半導体集積回路装置の概略的な構成を示すブロック図で
ある。この図によれば、所定の信号が信号入力パッドを
介して入力回路に伝達される。入力回路に伝達された信
号はロジック領域において処理され、出力口路に伝達さ
れる。処理された信号は信号出力パッドから取出される
。このとき、入力回路、ロジック領域、出力回路には、
電源が供給される。この電源は、電源供給回路ドを通じ
て電源供給回路から各領域に供給される。 この発明に従った配線接続構造は、たとえば、電源供給
回路からロジック頭載に電源が供給される配線領域１０
０に適用され１出る。 ｆｆ１３図は、第２図の配線領域１００の基本回路の一
例を示す回路図である。第４Ａ図は、第３図の■におけ
る配線の配置を示す部分平面図である。 第４Ｂ図は、第４Ａ図のＩＶＢ−ＩＶＢ線における断面
を示す部分断面図である。これらの図を参照して、電源
線としての第２層配線層２は、バイポーラトランジスタ
７のコレクタ領域に接続された第１層配線層１と、スル
ーホール３を通じて電気的に接続される。バイポーラト
ランジスタ７は、ｐ型シリコン基板６の上で素子分離用
シリコン酸化膜５２によって分離された領域に形成され
ている。 バイポーラトランジスタ７は、ベース電極（Ｂ）とエミ
ッタ電極（Ｅ）とコレクタ電極（Ｃ）とを有する。コレ
クタ電極は、第１層配線層１に接続されている。第１層
配線層１はシリコン酸化膜５１の上に形成されている。 第５図は、配線領域１００のもう１つの例を示す基本回
路図である。第６Ａ図は、第５図の■で示される部分に
おいて配線の配置を示す部分平面図である。第６Ｂ図は
、第６Ａ図のＶＩＢ −ＶＩＢ線における断面を示す部
分断面図である。これらの図を参照して、電源線として
の第２層配線層２はスルーホール３を介して第１層配線
層１に接続されている。第１層配線層１は電界効果トラ
ンジスタ８のドレイン電極に接続されている。電界効果
トランジスタ８は、ｐ型シリコン基板６の上で素子分離
用シリコン酸化膜５２によって分離された頭載に形成さ
れている。電界効果トランジスタ８は、ゲート電極（Ｇ
）とソース電極（Ｓ）とドレイン電極（Ｄ）とを有する
。 第７図には、この発明の配線構造が適用される、バイポ
ーラトランジスタから構成される別の基本回路の例が示
されている。第７図において■で示される部分の平面的
な構造および断面的な構造は、第４Ａ図、第４Ｂ図に示
される構造に相当する。 また、第８図は、この発明の配線構造が適用される、電
界効果トランジスタから構成される別の基本回路の例を
示す回路図である。第８図の■で示される部分の構造は
、第６Ａ図、第６Ｂ図に示される構造に和当する。 第９図、第１０図および第１１図は、この発明に従った
スルーホールを有する配線接続構造の別の実施例を示す
部分ｊｌ１面図である。第９図〜第１１図を参照して、
第２層配線層２が、スルーホール３ａ＊ ３ Ｊ ３
ｃを介して第１層配線層１に電気的に接続されている
。今、第９図に示される込を＋１を位長さとすると、第
９図〜第１１図に示される各スルーホール３ａ、３ｂ、
３ｃの開口部における周辺長は３６楚である。比較例と
して、この周辺長３６見と同一の周辺長を何するように
、複数個の小単位に規格化されたスルーホール３ｄ。 ３ｅを有する配線接続構造は、第１２図および第１３図
に示されている。なお、各スルーホールの開口部におけ
る横断面積は、スルーホール３ ａ ｓ３ ｂ ｓ ３
ｃのいずれもが１７悲２であり、比較例としてのスル
ーホール３ｄが１５１２、スルーホール３ｅが９Ｌ２で
ある。 今、各図において電流ｉが矢印で示される方向に、第２
層配線層２から各スルーホールを介して第１層配線層１
に流れるものとする。このとき、各図に示される基準線
Ｑから、各スルーホールの端部、すなわち、各スルーホ
ールの側壁部分に至るまでの抵抗（スルーホールの形状
が寄与する抵抗成分）Ｒ１を算出する。単位長麩を１辺
とする正方形（面積込２）あたりの配線層の抵抗値を「
とする。基準線Ｑから各スルーホールのすべての側壁部
分までの距離を等価的に計算して、抵抗成分Ｒ１の抵抗
値を簡略的に計算すると、以下のようになる。 スルーホール Ｒ１の抵抗値 ３ａ １／１７．４ｒ ３ｂ １／１７．８ｒ ３ｃ １／１６．７ｒ ３ｄ １／１７．５ｒ ３ｅ ｉ／１６．５ｒ この抵抗値の算出結果によれば、本発明例のスルーホー
ル３ａ、３ｂ、３ｃにおける抵抗成分Ｒ１は、比較例の
スルーホール３ｄ、３ｅと同程度以下の抵抗値を示して
いる。すなわち、同一の周辺長を有するスルーホールを
形成するために、従来のように複数個の規格化された小
ｌｉｔ位に分割されたスルーホールを形成しても、本発
明のように１ｉｔ−のスルーホールを形成しても、スル
ーホールの形状が寄与する抵抗成分Ｒ１は増加すること
がない。 ｍｌＪＡ図は、この発明に従って単一のスルーホールを
形成するために用いられるマスクの一例を示す部分平面
図である。第１４Ｂ図は、第１４Ａ図に示されたマスク
を用いて形成されるスルーホールの仕上がりパターンの
一例を示す部分平面図である。第１４Ａ図を参照して、
マスクレベルではスルーホールパターン３０１が、第１
８Ａ図に示された従来のスルーホールパターン３０２と
同一の開口部周辺長を有するように、レジスト９に形成
されている。このマスクを用いて層間絶縁膜４にスルー
ホールが形成される。このとき、層間絶縁Ｈ４のエツチ
ング条件が不均一であり、あるいは層間絶縁膜４のエツ
チング量が過少であると、第１４Ｂ図に示されるような
スルーホール３１ａが形成される。このように、仕上が
りのスルーホール３１ａの開口部における周辺長は、マ
スクレベルのスルーホールパターン３０１の周辺長に比
べて著しく減少することはない。このことは、第１４Ｂ
図に示されるスルーホール３１ａの周辺長と、第１８Ｂ
図に示された従来のスルーホール３２ａの周辺長とを比
較すれば、一目瞭然に理解され得る。また、本発明によ
って得られるスルーホール３１ａの開口部における横断
面積は、エツチング条件が不均一等であっても、マスク
レベルのスルーホールパターン３０１の横断面積に比べ
て、第１８Ａ図、第１８Ｂ図に示されるほど著しく減少
することはない。 第１５Ａ図は、この発明に従ったスルーホールを有する
配線接続構造の一例を示す部分平面図である。ｆｆ１１
５Ｂ図は、第１５Ａ図７７）ＸＶＢ−ＸＶＢ線における
断面を示す部分断面図である。第１５Ｃ図は、第１５Ｂ
図に示される断面に沿ったスルーホールの抵抗成分の変
化を示すグラフである。 これらの図を参照して、今、電流ｌが、ｔＪ１５Ａ図に
示される矢印に沿って、第２層配線層２からスルーホー
ル３１を通じて第１層配線層１に流れるものとする。こ
のときの電流の流れは、第１５Ｂ図に示されている。ス
ルーホール３１における各抵抗成分Ｒ１、Ｒ２、Ｒ３お
よびＲ４の抵抗値は、第１５Ｃ図に示されるように変化
する。 第１５Ａ図に示される本発明のスルーホール３１の開口
部における周辺長と、第１９Ａ図に示された従来のスル
ーホール３２の周辺長とは同一の長さを有する。そのた
め、スルーホール３１と３２とにおいて、スルーホール
の形状が寄与する抵抗成分Ｒ１と、スルーホールの周辺
長が寄与する抵抗成分Ｒ２とは、スルーホール全体にわ
たってほぼ同程度の抵抗値を有するものと理解される。 しかしながら、本発明のスルーホールのように単一のス
ルーホール３１を形成すると、第１５Ｃ図に示されるよ
うに、スルーホールの底部分の領域内においては、はぼ
一定の低い抵抗値を有する抵抗成分Ｒ３が形成される。 本発明のスルーホールはｌ１ｔ−のスルーホールであり
、かつ連続した側壁面と底壁面を有するので、スルーホ
ールの底部分において電流が流れるべき通路の断面積は
、常に、第１層配線層１と第２層配線層２との断面積の
和である。すなわち、第２層配線層２と第１層配線層１
とは、スルーホール形成領域の底部分において全面にわ
たって電気的に接触している。したがって、第１９Ｃ図
に示されるようにスルーホールの底部分において抵抗成
分Ｒ３が増加することはない。その結果、スルーホール
形成領域全体の抵抗成分を減少することができるｌ１ｌ
−のスルーホールが滉られる。 言換えれば、この発明によるスルーホールの横断面は、
たとえば、第１５Ａ図に示されるように第２層配線層が
延びる方向に沿う帯部分が連結されて形成された図形か
らなる。それによって、その横断面は長い周辺長をＨし
、１つの連続した側！２ｉＩｊと底壁面とを有する。 ［発明の効果］ 以上のように、この発明によれば、その開口部における
周辺長が長い単一のスルーホールを有する配線接続構造
が提供されるので、スルーホールの側壁部における電流
密度の集中を緩和することができる。また、スルーホー
ル形成領域の底部分において、電流が流れるべき通路の
断面積が減少することなく、連続して維持されるので、
スルーホールの底部分の領域において抵抗成分が増加す
る領域が形成され得ない。そのため、第１配線層と第２
配線層とが電気的に接続されるスルーホール形成領域全
体の抵抗成分が低減され得る。さらに、スルーホール形
成時においてエツチング条件に左右されずにスルーホー
ルの周辺長および横断面積を大きくすることが可能なス
ルーホールが提供され得る。
第１Ａ図は、この発明に従ったスルーホールを有する配
線接続構造の一実施例を示す部分平面図である。 第１Ｂ図は、第１Ａ図のＩＢ−ＩＢ線における縦方向の
断面を示す縦断面図である。 第１Ｃ図は、第１Ｂ図のＩＣ−ＩＣ線における横方向の
断面を示す横断面図である。 第２図は、この発明に従った配線接続構造が適用される
半導体集積回路装置の概略的な構成を示すブロック図で
ある。 第３図は、第２図の配線領域１００の一例を示す回路図
である。 第４Ａ図は、第３図の■における平面的な配置を示す部
分平面図である。 第４Ｂ図は、第４Ａ図のＩＶＢ−ＩＶＢ線における断面
を示す部分断面図である。 第５図は、第２図の配線領域１００のもう１つの例を示
す回路図である。 第６Ａ図は、第５図の■における平面的な配置を示す部
分平面図である。 第６Ｂ図は、第６Ａ図のＶＩＢ−ＶＩＢ線における断面
を示す部分断面図である。 第７図、第８図は、この発明の配線接続構造が適用され
る領域の別の例を示す回路図である。 第９図、第１０図、第１１図は、この発明に従ったスル
ーホールを有する配線接続構造の他の実施例を示す部分
平面図である。 第１２図および第１３図は、比較例としてスルーホール
を有する配線接続構造を示す部分平面図である。 第１４Ａ図は、この発明に従ったスルーホールを形成す
るために用いられるマスクを示す部分平面図である。 第１４Ｂ図は、第１４Ａ図に示されたマスクを用いて形
成されるスルーホールの仕上がりパターンの一例を示す
部分平面図である。 ｆｌｌ ５ Ａ図は、この発明に従ったスルーホールを
有する配線接続構造の一実施例を示す部分平面図である
。 第１５Ｂ図は、第１５Ａ図（７）ＸＶＢ−ＸＶＢ線にお
ける断面を示す部分断面図である。 第１５Ｃ図は、第１５Ｂ図に示された断面に沿ったスル
ーホールの批抗成分の変化を示すグラフである。 第１６Ａ図は、従来のスルーホールを有する配線接続構
造を示す部分・ド面図である。 第１６Ｂ図は、第１６Ａ図のＸＶＩＢ−ＸＶＩＢ線にお
ける縦方向の断面を示す縦断面図である。 第１６Ｃ図は、第１６Ｂ図におけるＸＶＩＣ−ＸＶＩＣ
線に沿う横方向の断面を示す横断面図である。 第１７図は、スルーホールを有する配線接続構造の先行
技術を示す部分平面図である。 第１８Ａ図は、先行技術においてスルーホールの形成に
用いられるマスクを示す部分（Ｆ面図である。 第１８Ｂ図は、第１８Ａ図に示されるマスクを用いて形
成されるスルーホールの仕上がりパターンの一例ｒを示
す部分平面図である。 第１９Ａ図は、先行技術に従ったスルーホールをＨする
配線接続構造を示す部分平面図である。 第１９Ｂ図は、第１９Ａ図１７）ＸＩＸＢ−ＸＩＸＢ線
における断面を示す部分断面図である。 第１９Ｃ図は、第１９Ｂ図に示された断面に沿ったスル
ーホールの抵抗成分の変化を示すグラフである。 図において、１は第１層配線層、２は第２層配線層、３
はスルーホール、４は層間絶縁膜、５は下地絶縁膜であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
線接続構造の一実施例を示す部分平面図である。 第１Ｂ図は、第１Ａ図のＩＢ−ＩＢ線における縦方向の
断面を示す縦断面図である。 第１Ｃ図は、第１Ｂ図のＩＣ−ＩＣ線における横方向の
断面を示す横断面図である。 第２図は、この発明に従った配線接続構造が適用される
半導体集積回路装置の概略的な構成を示すブロック図で
ある。 第３図は、第２図の配線領域１００の一例を示す回路図
である。 第４Ａ図は、第３図の■における平面的な配置を示す部
分平面図である。 第４Ｂ図は、第４Ａ図のＩＶＢ−ＩＶＢ線における断面
を示す部分断面図である。 第５図は、第２図の配線領域１００のもう１つの例を示
す回路図である。 第６Ａ図は、第５図の■における平面的な配置を示す部
分平面図である。 第６Ｂ図は、第６Ａ図のＶＩＢ−ＶＩＢ線における断面
を示す部分断面図である。 第７図、第８図は、この発明の配線接続構造が適用され
る領域の別の例を示す回路図である。 第９図、第１０図、第１１図は、この発明に従ったスル
ーホールを有する配線接続構造の他の実施例を示す部分
平面図である。 第１２図および第１３図は、比較例としてスルーホール
を有する配線接続構造を示す部分平面図である。 第１４Ａ図は、この発明に従ったスルーホールを形成す
るために用いられるマスクを示す部分平面図である。 第１４Ｂ図は、第１４Ａ図に示されたマスクを用いて形
成されるスルーホールの仕上がりパターンの一例を示す
部分平面図である。 ｆｌｌ ５ Ａ図は、この発明に従ったスルーホールを
有する配線接続構造の一実施例を示す部分平面図である
。 第１５Ｂ図は、第１５Ａ図（７）ＸＶＢ−ＸＶＢ線にお
ける断面を示す部分断面図である。 第１５Ｃ図は、第１５Ｂ図に示された断面に沿ったスル
ーホールの批抗成分の変化を示すグラフである。 第１６Ａ図は、従来のスルーホールを有する配線接続構
造を示す部分・ド面図である。 第１６Ｂ図は、第１６Ａ図のＸＶＩＢ−ＸＶＩＢ線にお
ける縦方向の断面を示す縦断面図である。 第１６Ｃ図は、第１６Ｂ図におけるＸＶＩＣ−ＸＶＩＣ
線に沿う横方向の断面を示す横断面図である。 第１７図は、スルーホールを有する配線接続構造の先行
技術を示す部分平面図である。 第１８Ａ図は、先行技術においてスルーホールの形成に
用いられるマスクを示す部分（Ｆ面図である。 第１８Ｂ図は、第１８Ａ図に示されるマスクを用いて形
成されるスルーホールの仕上がりパターンの一例ｒを示
す部分平面図である。 第１９Ａ図は、先行技術に従ったスルーホールをＨする
配線接続構造を示す部分平面図である。 第１９Ｂ図は、第１９Ａ図１７）ＸＩＸＢ−ＸＩＸＢ線
における断面を示す部分断面図である。 第１９Ｃ図は、第１９Ｂ図に示された断面に沿ったスル
ーホールの抵抗成分の変化を示すグラフである。 図において、１は第１層配線層、２は第２層配線層、３
はスルーホール、４は層間絶縁膜、５は下地絶縁膜であ
る。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 それらの間に形成された絶縁層によって分離された多
層配線層の各層を、その絶縁層内のスルーホールを通じ
て接続する半導体集積回路装置の配線接続構造であって
、 主表面を有する半導体基板と、 前記半導体基板の主表面上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１配線層と、前記第
１配線層の上に形成され、前記第１配線層の表面に達す
るように形成されたスルーホールを有する第２絶縁層と
、 前記第２絶縁層の上に形成され、前記スルーホールを通
じて前記第１配線層に接続された第２配線層とを備え、 前記スルーホールは、前記第１配線層と前記第２配線層
とが上下方向に重なる領域内に形成された単一のスルー
ホールであり、かつ、１つの矩形の図形をもとにして、
その外周部分を凹ませるように描いた図形からなる横断
面を有し、その横断面は前記１つの矩形の周辺長よりも
長い周辺長を有する、半導体集積回路装置の配線接続構
造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283338A JPH03142934A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の配線接続構造 |
| US07/520,482 US5200807A (en) | 1989-10-30 | 1990-05-08 | Wiring connection structure for a semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283338A JPH03142934A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の配線接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142934A true JPH03142934A (ja) | 1991-06-18 |
Family
ID=17664188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283338A Pending JPH03142934A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の配線接続構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5200807A (ja) |
| JP (1) | JPH03142934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005018081A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583380A (en) * | 1995-07-11 | 1996-12-10 | Atmel Corporation | Integrated circuit contacts with secured stringers |
| US6140687A (en) * | 1996-11-28 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | High frequency ring gate MOSFET |
| US5932928A (en) * | 1997-07-03 | 1999-08-03 | Micron Technology, Inc. | Semiconductor circuit interconnections and methods of making such interconnections |
| US6081033A (en) * | 1997-07-29 | 2000-06-27 | Micron Technology, Inc. | Interconnections for semiconductor circuits |
| FR2774811B1 (fr) * | 1998-02-10 | 2003-05-09 | Sgs Thomson Microelectronics | Procede de formation de lignes conductrices sur des circuits integres |
| JP2000183163A (ja) * | 1998-12-14 | 2000-06-30 | Nec Corp | 半導体装置とその製造方法 |
| GB9914380D0 (en) | 1999-06-21 | 1999-08-18 | Regan Timothy J | Method of scaling an integrated circuit |
| JP4349742B2 (ja) * | 2000-12-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 回路設計装置、および回路設計方法 |
| US6687880B2 (en) * | 2001-09-19 | 2004-02-03 | Virtual Silicon Technology, Inc. | Integrated circuit having a reduced spacing between a bus and adjacent circuitry |
| US7365413B1 (en) * | 2004-09-13 | 2008-04-29 | Altera Corporation | Reduced power distribution mesh resistance using a modified swiss-cheese slotting pattern |
| JP5552261B2 (ja) * | 2009-05-12 | 2014-07-16 | パナソニック株式会社 | 半導体装置 |
| CN205428907U (zh) * | 2016-02-17 | 2016-08-03 | 京东方科技集团股份有限公司 | 层堆叠结构、阵列基板和显示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3436611A (en) * | 1965-01-25 | 1969-04-01 | Texas Instruments Inc | Insulation structure for crossover leads in integrated circuitry |
| US3408271A (en) * | 1965-03-01 | 1968-10-29 | Hughes Aircraft Co | Electrolytic plating of metal bump contacts to semiconductor devices upon nonconductive substrates |
| DE1564648A1 (de) * | 1966-07-06 | 1970-02-12 | Siemens Ag | Mesa-Transistor |
| US3465214A (en) * | 1967-03-23 | 1969-09-02 | Mallory & Co Inc P R | High-current integrated-circuit power transistor |
| US3518506A (en) * | 1967-12-06 | 1970-06-30 | Ibm | Semiconductor device with contact metallurgy thereon,and method for making same |
| US3868723A (en) * | 1973-06-29 | 1975-02-25 | Ibm | Integrated circuit structure accommodating via holes |
| US3902188A (en) * | 1973-08-15 | 1975-08-26 | Rca Corp | High frequency transistor |
| US4306246A (en) * | 1976-09-29 | 1981-12-15 | Motorola, Inc. | Method for trimming active semiconductor devices |
| JPS5839380A (ja) * | 1981-09-01 | 1983-03-08 | Canon Inc | 文字列制御装置 |
| DE3481958D1 (de) * | 1983-05-24 | 1990-05-17 | Toshiba Kawasaki Kk | Integrierte halbleiterschaltungsanordnung. |
| DE3579344D1 (de) * | 1984-03-29 | 1990-10-04 | Sanyo Electric Co | Integrierter halbleiter-schaltkreis mit mehrschichtigen verbindungen. |
| JPS60234346A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | 半導体装置 |
| JPS61174744A (ja) * | 1985-01-30 | 1986-08-06 | Nec Corp | 集積回路装置およびその製造方法 |
| JPH0653235B2 (ja) * | 1985-07-24 | 1994-07-20 | 株式会社大氣社 | 塗料滓分離装置 |
| JPS63102342A (ja) * | 1986-10-20 | 1988-05-07 | Mitsubishi Electric Corp | 半導体集積回路装置の配線構造 |
| JPH06101532B2 (ja) * | 1986-10-29 | 1994-12-12 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPS63268258A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | 半導体装置 |
| DE3714672A1 (de) * | 1987-05-02 | 1988-11-17 | Telefunken Electronic Gmbh | Rc-leitung |
| JPH0695517B2 (ja) * | 1987-06-25 | 1994-11-24 | 日本電気株式会社 | 半導体装置 |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
-
1989
- 1989-10-30 JP JP1283338A patent/JPH03142934A/ja active Pending
-
1990
- 1990-05-08 US US07/520,482 patent/US5200807A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005018081A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| US7714820B2 (en) | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
| US8068077B2 (en) | 2003-06-27 | 2011-11-29 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5200807A (en) | 1993-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612252A (en) | Method of forming metallization to improve electromigration resistance | |
| US5672894A (en) | Semiconductor device | |
| US7932610B2 (en) | Semiconductor integrated circuit having improved power supply wiring | |
| JP3481287B2 (ja) | 半導体装置の製造方法 | |
| JPH03142934A (ja) | 半導体集積回路装置の配線接続構造 | |
| JPH07169842A (ja) | 多層配線半導体装置 | |
| JPH0644593B2 (ja) | 半導体集積回路装置 | |
| KR100702367B1 (ko) | 반도체 장치 | |
| JPH04215473A (ja) | スタティックｒａｍ | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| US6734547B2 (en) | Semiconductor wiring structure having divided power lines and ground lines on the same layer | |
| JPH01272135A (ja) | 半導体集積回路装置 | |
| JPH0519303B2 (ja) | ||
| KR100190074B1 (ko) | 금속배선층 구조 및 그 형성방법 | |
| JPS62237746A (ja) | 半導体集積回路 | |
| JPS587877A (ja) | 絶縁ゲ−ト型静電誘導トランジスタ | |
| JPH07283378A (ja) | ゲートアレイの配線構造 | |
| JPH06334157A (ja) | 集積回路とその製造方法 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JPS5965480A (ja) | 半導体装置 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH03283639A (ja) | 半導体装置 | |
| JPH04352476A (ja) | 半導体装置 | |
| JPS63110750A (ja) | 半導体装置 | |
| JPH0416021B2 (ja) |