DE102012213555B4 - Verfahren zur Herstellung eines Leistungshalbleitermoduls - Google Patents

Verfahren zur Herstellung eines Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102012213555B4
DE102012213555B4 DE102012213555.3A DE102012213555A DE102012213555B4 DE 102012213555 B4 DE102012213555 B4 DE 102012213555B4 DE 102012213555 A DE102012213555 A DE 102012213555A DE 102012213555 B4 DE102012213555 B4 DE 102012213555B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor component
metallization layer
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012213555.3A
Other languages
English (en)
Other versions
DE102012213555A1 (de
Inventor
Thomas Stockmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102012213555.3A priority Critical patent/DE102012213555B4/de
Publication of DE102012213555A1 publication Critical patent/DE102012213555A1/de
Application granted granted Critical
Publication of DE102012213555B4 publication Critical patent/DE102012213555B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92248—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a TAB connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Verfahren zur Herstellung eines Leistungshalbleitermoduls (26), wobei das Verfahren ein Verfahren zur Herstellung eines Substrats (7,7') für ein Leistungshalbleiterbauelement (21,22,25,27) mit folgenden Verfahrensschritten beinhaltet:a) Bereitstellen eines elektrisch nicht leitenden Isolierstoffkörpers (1),b) Aufbringen einer strukturierten elektrisch leitenden ersten Metallisierungsschicht (2a) auf einer ersten Seite (15a) des Isolierstoffkörpers (1),c) Aufbringen einer elektrisch nicht leitenden Abdeckung (3) auf die erste Metallisierungsschicht (2a) an einer gewünschten Position des Leistungshalbleiterbauelements (21,22,25,27),cc) galvanisches Abscheiden einer ersten Metallschicht (5) auf der ersten Metallisierungsschicht (2a), wobei die erste Metallschicht (5) um die Abdeckung (3) herum galvanisch abgeschieden wird und solchermaßen an der gewünschten Position des Leistungshalbleiterbauelements (21,22,25,27) eine Tasche (4) ausgebildet wird undd) Entfernen der Abdeckung (3), wobei das Verfahren zur Herstellung des Leistungshalbleitermoduls (26) folgende weitere Verfahrensschritte beinhaltet:e) Anordnen eines ersten Verbindungsmittels in der Tasche (4) und/oder auf die der ersten Metallisierungsschicht (2a) zugewandten Seite des Leistungshalbleiterbauelements (21,22,25,27),f) Anordnen des Leistungshalbleiterbauelements (21,22,25,27) in der Tasche (4),g) direktes oder indirektes Verbinden des Leistungshalbleiterbauelements (21,22,25,27) mit der ersten Metallisierungsschicht (2a),h) Anordnen eines zweiten Verbindungsmittels auf der der ersten Metallisierungsschicht (2a) abgewandten Seite des Leistungshalbleiterbauelements (21,22,25,27) und/oder auf der dem Leistungshalbleiterbauelement (21,22,25,27) zugewandten Seite eines Folienverbunds (24),i) Anordnen des Folienverbunds (24) über dem Leistungshalbleiterbauelement (21,22,25,27) undj) Verbinden des Folienverbunds (24) mit dem Leistungshalbleiterbauelement (21,22,25,27).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungshalbleitermoduls wobei das Verfahren ein Verfahren zur Herstellung eines Substrats für ein Leistungshalbleiterbauelement beinhaltet.
  • Leistungshalbleiterbauelemente, wie z.B. IGBTs (Insulated Gate Bipolar Transistor), MOSFETs (Metal Oxide Semiconductor Field Effect Transistor), Thyristoren oder Dioden, werden unter anderem z.B. zum Gleichrichten und Wechselrichten von elektrischen Spannungen und Strömen verwendet, wobei in der Regel mehrere Leistungshalbleiterbauelemente, z.B. zur Realisierung eines Stromrichters, elektrisch miteinander verbunden werden. Die Leistungshalbleiterbauelemente sind dabei im Allgemeinen auf einem Substrat angeordnet, das in der Regel direkt oder indirekt mit einem Kühlkörper verbunden ist.
  • Das Substrat kann z.B. in Form eines DCB-Substrats vorliegen. Das Substrat weist eine strukturierte elektrisch leitende Metallschicht auf, die infolge ihrer Struktur Leiterbahnen ausbildet. Die Leistungshalbleiterbauelemente werden unter anderem über die Leiterbahnen elektrisch leitend miteinander verbunden, so dass durch die Leistungshalbleiterbauelemente fließende Lastströme, welche eine hohe Stromstärke aufweisen können, auch durch die Leiterbahnen der elektrisch leitenden Metallschicht fließen.
  • Zur Herstellung eines DCB-Substrats wird techniküblich ein Metallblech einheitlicher Dicke auf einen Isolierstoffkörper, der üblicherweise aus einer Keramik besteht, gebondet und anschließend die Leiterbahnenstruktur aus dem Metallblech geätzt.
  • Neben dem oben beschriebenen Leiterbahnen werden die Leistungshalbleiterbauelemente an Ihrer dem Substrat abgewandten Seite über Leitungselemente elektrisch leitend miteinander verbunden. Die Leitungselemente können z.B. in Form von Bonddrähten, Kabeln oder in Form eines Leiterbahnen ausbildenden Folienverbunds vorliegen.
  • Aus der DE 103 55 925 A1 ist ein Leistungshalbleitermodul bekannt, bei dem Leistungshalbleiterbauelemente mittels eines Folienverbundes elektrisch leitend miteinander verbunden werden.
  • Die Leistungshalbleiterbauelemente sind bei techniküblichen Substraten auf der strukturierten elektrisch leitenden Metallschicht des Substrats angeordnet und ragen somit über Ihre gesamte Höhe einschließlich der zur Verbindung des Leistungshalbleiterbauelement mit dem Substrat notwendigen Verbindungsmittelschicht über die strukturierte elektrisch leitende Metallschicht des Substrats hinaus. Die Leitungselemente sind mit der dem Substrat abgewandten Seite der Leistungshalbleiterbauelemente verbunden. Die Leitungselemente sind somit bei handelsüblichen Substraten im Bereich der Leistungshalbleiterbauelemente, mit deutlichem Abstand zur strukturierten elektrisch leitenden Metallschicht des Substrats angeordnet, so dass beim Betrieb des Leistungshalbleitermoduls und beim Verbinden der Leitungselemente mit der dem Substrat abgewandten Seite der Leistungshalbleiterbauelemente, diese, an der den Substrat abgewandten Außenkannten der Leistungshalbleiterbauelemente, eine starke Krümmung in Richtung des Substrats aufweisen können. Infolge hiervon können die Leitungselemente an den Außenkannten der Leistungshalbleiterbauelemente abknicken, einreißen bzw. durchreißen und somit beschädigt werden. Insbesondere bei der Verwendung eines Folienverbunds zur elektrischen Verbindung der Leistungshalbleiterbauelemente kann dieses Problem in einem verstärkten Maße auftreten.
  • Aus der JP 2002 - 198 638 A ist ein Substrat mit einer Vertiefung bekannt, wobei in der Vertiefung des Substrats eine Chip-Komponente angeordnet ist.
  • Aus der DE 10 2009 050 178 B3 ist ein Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat bekannt.
  • Es ist Aufgabe der Erfindung, die Zuverlässigkeit eines Leistungshalbleitermoduls zu erhöhen.
  • Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls, wobei das Verfahren ein Verfahren zur Herstellung eines Substrats für ein Leistungshalbleiterbauelement mit folgenden Verfahrensschritten beinhaltet:
    • a) Bereitstellen eines elektrisch nicht leitenden Isolierstoffkörpers,
    • b) Aufbringen einer strukturierten elektrisch leitenden ersten Metallisierungsschicht auf einer ersten Seite des Isolierstoffkörpers,
    • c) Aufbringen einer elektrisch nicht leitenden Abdeckung auf die erste Metallisierungsschicht an einer gewünschten Position des Leistungshalbleiterbauelements,
    • cc) galvanisches Abscheiden einer ersten Metallschicht auf der ersten Metallisierungsschicht, wobei die erste Metallschicht um die Abdeckung herum galvanisch abgeschieden wird und solchermaßen an der gewünschten Position des Leistungshalbleiterbauelements eine Tasche ausgebildet wird und
    • d) Entfernen der Abdeckung, wobei das Verfahren zur Herstellung eines Leistungshalbleitermoduls folgende weitere Verfahrensschritte beinhaltet:
    • e) Anordnen eines ersten Verbindungsmittels in der Tasche und/oder auf die der ersten Metallisierungsschicht zugewandten Seite des Leistungshalbleiterbauelements,
    • f) Anordnen des Leistungshalbleiterbauelements in der Tasche,
    • g) direktes oder indirektes Verbinden des Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht,
    • h) Anordnen eines zweiten Verbindungsmittels auf der der ersten Metallisierungsschicht abgewandten Seite des Leistungshalbleiterbauelements und/oder auf der dem Leistungshalbleiterbauelement zugewandten Seite eines Folienverbunds,
    • i) Anordnen des Folienverbunds über dem Leistungshalbleiterbauelement und
    • j) Verbinden des Folienverbunds mit dem Leistungshalbleiterbauelement.
  • Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Es erweist sich als vorteilhaft, wenn in einem weiteren Verfahrensschritt ein galvanisches Abscheiden einer zweiten Metallschicht auf der ersten Metallisierungsschicht in der Tasche erfolgt, da hierdurch die Stromtragefähigkeit des Substrats erhöht wird.
  • Weiterhin erweist es sich als vorteilhaft, wenn die laterale Ausdehnung der Abdeckung derartig an die laterale Ausdehnung des Leistungshalbleiterbauelements angepasst ist, dass die laterale Ausdehnung der Abdeckung 3% bis 50% größer ist als die laterale Ausdehnung des Leistungshalbleiterbauelements. Durch diese Maßnahme wird ein einfaches Anordnen des Leistungshalbleiterbauelements in der Tasche und eine besonders gute Stützung des Folienverbunds durch die um die Tasche ausgebildete Metallschicht sichergestellt.
  • Weiterhin erweist es sich als vorteilhaft, wenn das erste Verbindungsmittel in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vorliegt, da eine Verbindung, wie z.B. eine Sinter- oder Lötverbindung, eine übliche Verbindung bei Leistungshalbleitermodulen darstellt und eine Klebeverbindung, mit Hilfe eines elektrisch leitfähigen Klebstoffes, besonders einfach realisiert werden kann.
  • Weiterhin erweist es sich als vorteilhaft, wenn das zweite Verbindungsmittel in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vorliegt, da eine Verbindung, wie z.B. eine Sinter- oder Lötverbindung, eine übliche Verbindung bei Leistungshalbleitermodulen darstellt und eine Klebeverbindung, mit Hilfe eines elektrisch leitfähigen Klebstoffes, besonders einfach realisiert werden kann.
  • Ferner erweist es sich als vorteilhaft, wenn das direkte oder indirekte Verbinden des Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht und das Verbinden des Folienverbunds mit dem Leistungshalbleiterbauelement in einem gemeinsamen Prozessschritt erfolgen. Hierdurch wird eine rationelle Herstellung des Leistungshalbleitermoduls ermöglicht.
  • Weiterhin erweist es sich als vorteilhaft, wenn der Graben zwischen den lateralen Seiten der Tasche und dem Leistungshalbleiterbauelement zumindest zum Teil mit einem elektrischen Isolierstoff verfüllt wird um die elektrische Isolationsfestigkeit zwischen Leistungshalbleiterbauelementoberseite und erster Metallschicht zu erhöhen.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Dabei zeigen:
    • 1 ein Substratrohling nach Durchführung eines erfindungsgemäßen Verfahrensschrittes in Form einer schematisierten Schnittdarstellung,
    • 2 ein Substratrohling nach Durchführung eines weiteren Verfahrensschrittes in Form einer schematisierten Schnittdarstellung,
    • 3 ein Substratrohling nach Durchführung eines weiteren Verfahrensschrittes in Form einer schematisierten Schnittdarstellung,
    • 4 ein Substrat nach Durchführung eines weiteren Verfahrensschrittes in Form einer schematisierten Schnittdarstellung,
    • 5 ein Leistungshalbleitermodul in Form einer schematisierten Schnittdarstellung,
    • 6 ein erfindungsgemäßes Leistungshalbleitermodul in Form einer schematisierten Schnittdarstellung nach Durchführung eines weiteren Verfahrensschritts,
    • 7 eine zu 2 zugehörige schematisierte Ansicht von oben auf den Substratrohling,
    • 8 eine zu 4 zugehörige schematisierte Ansicht von oben auf ein Substrat,
    • 9 eine zu 5 zugehörige schematisierte Ansicht von oben auf ein Leistungshalbleitermodul und
    • 10 eine weiter Ausbildung des Substrats und Leistungshalbleitermoduls.
  • In einem ersten erfindungsgemäßen Verfahrensschritt erfolgt ein Bereitstellen eines elektrisch nicht leitenden Isolierstoffkörpers 1. In 1 ist ein Substratrohling 7a nach Durchführung eines weiteren erfindungsgemäßen Verfahrensschrittes in Form einer schematisierten Schnittdarstellung dargestellt. In dem Verfahrensschritt erfolgt ein Aufbringen einer strukturierten elektrisch leitenden ersten Metallisierungsschicht 2a auf einer ersten Hauptseite 15a des Isolierstoffkörpers 1.
  • Im Rahmen des Ausführungsbeispiels erfolgt in diesem Verfahrensschritt auch ein Aufbringen einer elektrisch leitenden zweiten Metallisierungsschicht 2b auf die der ersten Hauptseite 15a des Isolierstoffkörpers 1 gegenüberliegend angeordneten zweiten Hauptseite 15b des Isolierstoffkörpers 1. Der Isolierstoffkörper 1 ist solchermaßen zwischen der ersten und zweiten Metallisierungsschicht 2a und 2b angeordnet. Der Isolierstoffkörper 1 kann z.B. aus einer Keramik, wie z.B. Al2O3 oder AIN, bestehen und weist vorzugsweise eine Dicke von 300 µm bis 1000 µm auf. Die Metallisierungsschichten 2a und 2b können z.B. im Wesentlichen aus Kupfer und/oder Silber bzw. aus einer Kupfer- und/oder einer Silberlegierung bestehen. Weiterhin können die Metallisierungsschichten 2a und 2b z.B. Titan enthalten. Die erste Metallisierungsschicht 2a weist eine, entsprechend den beabsichtigten Verläufen der Leiterbahnen, ausgebildete Struktur auf. So weist die erste Metallisierungsschicht 2a, im Rahmen des Ausführungsbeispiels einen Isolationsgraben 16 auf, der eine erste Leiterbahn 20a von einer zweiten Leiterbahn 20b abgrenzt. Der Isolationsgraben 16 ist zwischen der ersten und der zweiten Leiterbahn 20a und 20b angeordnet. Die erste und die zweite Leiterbahn 20a und 20b werden aus der ersten Metallisierungsschicht 2a gebildet. Die zweite Metallisierungsschicht 2b ist vorzugsweise unstrukturiert, kann aber ebenfalls auch strukturiert ausgeführt sein.
  • Die erste und die zweite Metallisierungsschicht 2a und 2b weisen vorzugsweise eine Dicke von 1 µm bis 30 µm auf, wobei die erste und die zweite Metallisierungsschicht 2a und 2b unterschiedliche Dicken aufweisen können.
  • Das Aufbringen der ersten und zweiten Metallisierungsschicht auf die erste und die zweite Hauptseite des Isolierstoffkörpers 1 erfolgt vorzugweise, indem zunächst eine Metallisierungspaste, die z.B. kupfer- und/oder silberhaltige Partikel, sowie z.B. Titan und ein Lösungsmittel enthält, an den Stellen an denen die Metallisierungsschicht vorhanden sein soll, auf die erste und zweite Hauptseite 15a und 15b des Isolierstoffkörpers 1 aufgetragen wird, anschließend die Metallisierungspaste z.B. bei 180°C getrocknet wird und anschließend in einem Ofen, vorzugsweise in einem Vakuum, vorzugsweise auf ca. 1000°C erhitzt wird und solchermaßen gebrannt wird.
  • Es sei an dieser Stelle angemerkt, dass es sich bei den 1 bis 10 um schematisierte Darstellungen handelt und insbesondere die Schichtdicken nicht maßstabsgerecht dargestellt sind. In den Figuren sind gleiche Elemente mit den gleichen Bezugszeichen versehen.
  • In 2 ist der Substratrohling 7a nach Durchführung eines weiteren Verfahrensschritts in Form einer schematisierten Schnittdarstellung dargestellt, wobei 7 eine zu 2 zugehörige schematisierte Ansicht von oben auf den Substratrohling 7a zeigt. In dem Verfahrensschritt erfolgt im Rahmen des Ausführungsbeispiels ein Aufbringen von elektrisch nicht leitenden Abdeckungen 3 auf die erste Metallisierungsschicht 2a an gewünschten Positionen der Leistungshalbleiterbauelemente, d.h. an den Positionen an denen später die Leistungshalbleiterbauelemente auf dem Substrat angeordnet werden. Die Abdeckungen 3 bestehen vorzugsweise aus einem elektrisch nicht leitenden Lack der, z.B. mittels eines Siebdruckverfahrens, an den gewünschten Positionen der Leistungshalbleiterbauelemente auf die erste Metallisierungsschicht 2a aufgebracht wird. Die laterale Ausdehnung der jeweiligen Abdeckungen 3 ist vorzugsweise derartig an die laterale Ausdehnung der jeweiligen Leistungshalbleiterbauelemente angepasst, dass die laterale Ausdehnung der jeweiligen Abdeckungen größer, insbesondere 3% bis 50% größer, ist als die laterale Ausdehnung der jeweiligen Leistungshalbleiterbauelemente. Beim Ausführungsbeispiel weisen die Leistungshalbleiterbauelemente eine rechteckige laterale Ausdehnung auf, so dass die Abdeckungen 3 ebenfalls, wie in 7 dargestellt, eine rechteckige laterale Ausdehnung aufweisen. In 7 sind die lateralen Richtungen mit den Bezugszeichen X und Y bezeichnet.
  • In 3 ist der Substratrohling 7a nach Durchführung eines weiteren Verfahrensschritts in Form einer schematisierten Schnittdarstellung dargestellt. 8 zeigt eine schematisierte Ansicht von oben auf ein Substrat 7. In dem Verfahrensschritt erfolgt ein galvanisches Abscheiden einer ersten Metallschicht 5 auf der ersten Metallisierungsschicht 2a, wobei die erste Metallschicht 5 um die jeweiligen Abdeckungen 3 herum galvanisch abgeschieden wird und solchermaßen an den gewünschten Positionen der Leistungshalbleiterbauelemente jeweils eine Tasche 4 ausgebildet wird.
  • Anschließend erfolgt in einem weiteren Verfahrensschritt, z.B. mittels eines Lösungsmittels, ein Entfernen der Abdeckungen 3, so dass das in 4 und 8 dargestellte Substrat 7 entsteht.
  • Weiterhin erfolgt im Rahmen des Ausführungsbeispiels ein galvanisches Abscheiden einer dritten Metallschicht 6 auf der zweiten Metallisierungsschicht 2b. Zum galvanischen Abscheiden wird der Substratrohling 7a in einem mit einer Galvanisierflüssigkeit gefüllten Behälter getaucht und die erste und zweite Metallisierungsschicht 2a und 2b mit dem negativen Pol einer elektrischen Spannungsquelle elektrisch leitend verbunden und eine in der Galvanisierflüssigkeit angeordnete Elektrode mit dem positiven Pol der elektrischen Spannungsquelle elektrisch leitend verbunden, so dass ein elektrischer Strom zu fließen beginnt und sich die erste Metallschicht 5 auf der ersten und zweiten Leiterbahn 20a und 20b abscheidet und sich die dritte Metallschicht 6 auf der zweiten Metallisierungsschicht 2b abscheidet, wobei auf den von den Abdeckungen 3 abgedeckten Bereichen der ersten Metallisierungsschicht 2a keine galvanische Abscheidung erfolgt. Die Galvanisierflüssigkeit enthält dabei im Rahmen des Ausführungsbeispiels Kupferionen, so dass die erste und dritte Metallschicht 5 und 6 beim Ausführungsbeispiel aus Kupfer bestehen. Die Metallisierungsschicht 2a bildet, zusammen mit der auf ihr angeordneten Metallschicht 5, Gesamtleiterbahnen 5a und 5b aus.
  • Die erste Metallschicht 5 wird im Grenzbereich von erster Metallisierungsschicht 2a und Isolierstoffkörper 1, die erste Metallisierungsschicht 2a leicht überlappend abgeschieden, da beim Galvanisieren die Metallschicht 5 auch lateral an der ersten Metallisierungsschicht 2a abgeschieden wird. Die erste Metallschicht 5 wächst beim Galvanisieren im Grenzbereich von erster Metallisierungsschicht 2a und den Abdeckungen 3, geringfügig lateral, von der ersten Metallisierungsschicht 2a ausgehend, über den Randbereich der Abdeckungen 3.
  • Das galvanische Abscheiden der ersten Metallschicht 5 wird vorzugsweise derart, d.h. insbesondere solange durchgeführt, bis der Abstand a zwischen der der ersten Metallisierungsschicht 2a abgewandten Seite der ersten Metallschicht 5 und dem Isolierstoffkörper 70% bis 130% des vorgesehenen Abstands b zwischen der der ersten Metallisierungsschicht 2a abgewandten Seite des Leistungshalbleiterbauelements und dem Isolierstoffkörper beträgt.
  • Die Leistungshalbleiterbauelemente liegen im Allgemeinen in Form von Leistungshalbleiterchips vor und weisen vorzugsweise eine Dicke von 70 µm bis 250 µm auf.
  • Die Dicken der ersten und dritten Metallschicht 5 und 6 brauchen nicht notwendigerweise gleich zu sein. Da beim Ausführungsbeispiel die Dicke der dritten Metallschicht 6 kleiner ist als die Dicke der ersten Metallschicht 5 wird im Ausführungsbeispiel beim galvanischen Abscheiden, wenn die dritte Metallschicht 6 die vorgesehene Dicke erreicht hat, die elektrische Verbindung der zweiten Metallisierungsschicht 2b zur Spannungsquelle unterbrochen, so dass beim weiteren galvanischen Abscheiden nur noch die erste Metallschicht 5 wächst bis diese die vorgesehene Dicke erreicht hat.
  • Es sind aber auch noch andere Verfahren möglich um unterschiedliche Abscheidehöhen zu erhalten. So kann z.B. auch, nachdem die dritte Metallschicht 6 die vorgesehene Dicke erreicht hat, das galvanische Abscheiden unterbrochen werden und auf die dritte Metallschicht 6 ein elektrisch nicht leitender Lack aufgebracht werden und anschließend das galvanische Abscheiden fortgesetzt werden bis die erste Metallschicht 5 die vorgesehene Höhe erreicht hat, wobei aufgrund des auf der dritten Metallschicht 6 aufgebrachten Lacks, diese dabei nicht weiter wächst.
  • Es sei an dieser Stelle angemerkt, dass gegebenenfalls die erste Metallisierungsschicht 2a derart ausgebildet sein kann, dass diese elektrisch leitende Verbindungsstege zwischen elektrisch voneinander isolierten Bereichen der Metallisierungsschicht 2a ausbildet, d.h. im Falle des Ausführungsbeispiels z.B. einen elektrisch leitenden Verbindungssteg zwischen der ersten Leiterbahn 20a und der zweiten Leiterbahn 20b ausbildet. Durch die Verbindungstege sind alle ursprünglich voneinander isolierten Bereiche der Metallisierungsschicht 2a elektrisch leitend miteinander verbunden, so dass beim Galvanisieren nur ein Bereich der Metallisierungsschicht 2a mit dem negativen Pol einer elektrischen Spannungsquelle elektrisch leitend verbunden werden muss. Die Verbindungsstege werden vorzugsweise vor dem Galvanisieren mit einem elektrisch nicht leitenden Lack abgedeckt, so dass auf den Verbindungsstegen beim Galvanisieren kein Material abgeschieden wird und die Verbindungsstege leicht, z.B. mittels Laserablation, nach dem Galvanisieren wieder entfernt werden können.
  • Zur Herstellung eines Leitungshalbleitermoduls 26 erfolgt im Rahmen des Ausführungsbeispiels anschließend, was in 5 und 9 dargestellt ist, ein Anordnen eines ersten Verbindungsmittels in den Taschen 4 am Boden der Taschen und/oder auf die der ersten Metallisierungsschicht 2a zugewandten Seite der Leistungshalbleiterbauelemente 21, 22, 25 und 27 und ein anschließendes Anordnen der Leistungshalbleiterbauelemente 21, 22, 25 und 27 in den Taschen 4, gefolgt von einem direkten oder indirekten Verbinden der Leistungshalbleiterbauelemente 21, 22, 25 und 27 mit der ersten Metallisierungsschicht 2a. In 9 ist eine zu 5 zugehörige schematisierte Ansicht von oben auf das Leistungshalbleitermodul 26 dargestellt.
  • Dadurch, dass die erste Metallschicht 5 beim Galvanisieren im Grenzbereich von erster Metallisierungsschicht 2a und den Abdeckungen 3, geringfügig lateral, von der ersten Metallisierungsschicht 2a ausgehend, über den Randbereich der Abdeckungen 3 wächst, ist die laterale Ausdehnung der jeweiligen Tasche geringfügig kleiner als die laterale Ausdehnung der jeweiligen Abdeckung. Vorzugsweise ist die laterale Ausdehnung der jeweiligen Tasche 4 derartig an die laterale Ausdehnung des jeweiligen Leistungshalbleiterbauelements angepasst, das die laterale Ausdehnung der Tasche 4 auf halber Höhe des Schwerpunkts des Leistungshalbleiterbauelements 2,9% bis 49,9% größer ist als die laterale Ausdehnung des Leistungshalbleiterbauelements.
  • Das erste Verbindungsmittel liegt vorzugsweise in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vor. Das Sinterverbindungsmittel kann z.B. in Form eines Sinterplättchens oder einer Sinterpaste vorliegen.
  • Im Rahmen des Ausführungsbeispiels werden die Leistungshalbleiterbauelemente 21, 22, 25 und 27 mit der ersten Metallisierungsschicht 2a mittels einer Klebe-, Sinter- oder Lötverbindung direkt verbunden, so dass zwischen den Leistungshalbleiterbauelementen 21, 22, 25 und 27 und der ersten Metallisierungsschicht 2a nur eine Sinter-, Löt- oder Klebstoffschicht 8 angeordnet ist. Das Verbinden der Leistungshalbleiterbauelemente 21, 22, 25 und 27 mit der ersten Metallisierungsschicht 2a kann dabei gleichzeitig oder in mehreren Teilverfahrensschritten zeitlich hintereinander erfolgen. Im Falle einer Sinterschicht besteht diese vorzugsweise zumindest im Wesentlichen aus Silber oder Kupfer und im Falle einer Lötschicht besteht diese zumindest im Wesentlichen aus Zinn. Das Verbinden erfolgt im Falle einer Sinterverbindung unter Druck- und Temperaturbeaufschlagung.
  • Es sei an dieser Stelle angemerkt, dass gegebenenfalls auf der ersten Metallisierungsschicht 2a noch zusätzlich mindestens eine weitere Metallschicht angeordnet sein kann, die z.B. galvanisch auf der ersten Metallisierungsschicht 2a abgeschieden worden sein kann, wobei im Sinne der Erfindung unter einem indirekten Verbinden eines Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht 2a, ein Verbinden des betreffenden Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht 2a über mindestens eine weitere Metallschicht verstanden wird. So kann z.B. auf der ersten Metallisierungsschicht 2a mindestens noch eine weitere, z.B. mindestens im Wesentlichen aus Silber bestehende, Metallschicht vorhanden sein. Insbesondere im Falle einer Sinterverbindung kann es eventuell notwendig sein, z.B. eine weitere Metallschicht, welche als Haftverbindungsschicht zwischen der ersten Metallisierungsschicht 2a und der Sinterschicht funktioniert, auf der ersten Metallisierungsschicht 2a vorzusehen. Die mindestens eine weitere Metallschicht kann z.B. auch in Form der beim Ausführungsbeispiel gemäß 10 offenbarten zweiten Metallschicht 30 vorliegen. Auf der zweiten Metallschicht 30 kann gegebenenfalls mindestens noch eine weitere, z.B. als Haftverbindungsschicht dienende, Metallschicht vorgesehen sein.
  • Im Rahmen des Ausführungsbeispiels wird anschließend der Graben zwischen den lateralen Seiten 28 der jeweiligen Tasche und dem jeweiligen Leistungshalbleiterbauelement zumindest zum Teil mit einem elektrischen Isolierstoff 9 verfüllt um die elektrische Isolationsfestigkeit zwischen Leistungshalbleiterbauelementrand und erster Metallschicht zu erhöhen. Der Isolierstoff kann z.B. aus Silikon oder Polyimid bestehen.
  • Im Rahmen des Ausführungsbeispiels erfolgt anschließend, was in 6 dargestellt ist, ein Anordnen eines zweiten Verbindungsmittels auf der der ersten Metallisierungsschicht 2a abgewandten Seite der Leistungshalbleiterbauelemente 21, 22, 25 und 27 und/oder auf der den Leistungshalbleiterbauelementen zugewandten Seite eines Folienverbunds 24 und ein anschließendes Anordnen des Folienverbunds 24 über den Leistungshalbleiterbauelementen 21, 22, 25 und 27, gefolgt von einem Verbinden des Folienverbunds 24 mit den Leistungshalbleiterbauelementen. Die Elemente sind der Übersichtlichkeit halber in 6 gegenüber 5 vergrößert dargestellt.
  • Das zweite Verbindungsmittel liegt vorzugsweise in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vor. Das Sinterverbindungsmittel kann z.B. in Form eines Sinterplättchens oder einer Sinterpaste vorliegen.
  • Der Folienverbund 24 dient zum elektrisch leitenden Verbinden der Leistungshalbleiterbauelemente. Der Folienverbund 24 weist im Rahmen des Ausführungsbeispiels eine strukturierte metallische erste Folienschicht 17, eine strukturierte metallische zweite Folienschicht 19 und eine zwischen der ersten Folienschicht 17 und der zweiten Folienschicht 19 elektrisch isolierende Folienschicht 18 auf. Die Folienschichten sind, z.B. mittels einer Klebeverbindung, miteinander verbunden. Die erste und zweite Folienschicht 17 und 19 sind elektrisch leitend und können z.B. aus Aluminium oder Kupfer bestehen. Es sei angemerkt, dass der Folienverbund auch nur eine einzelne strukturierte metallische Folienschicht und eine einzelne elektrisch isolierende Folienschicht aufweisen kann, oder aber gegebenenfalls noch mehr als zwei metallische Folienschichten und mehr als eine elektrisch isolierende Folienschichten aufweisen kann.
  • Die erste und die zweite Folienschicht 17 und 19 bilden infolge ihrer Struktur elektrische Leiterbahnen aus, wobei beim Ausführungsbeispiel die Leiterbahnen der zweiten strukturierten metallischen Folienschicht 19 zu Anschlussflächen für die Leistungshalbleiterbauelemente reduziert sind. Der Folienverbund 24 weist durch die isolierende Folienschicht 18 verlaufende elektrisch leitende Durchkontaktierungen 23 auf, die die Anschlussflächen mit den über den Anschlussflächen angeordneten jeweiligen Leiterbahnen der ersten strukturierten metallischen Folienschicht 17 elektrisch leitend verbinden.
  • Im Rahmen des Ausführungsbeispiels wird der Folienverbund 24, insbesondere die zweite Folienschicht 19, mit den Leistungshalbleiterbauelementen 21, 22, 25 und 27 mittels einer Klebe-, Sinter- oder Lötverbindung verbunden, so dass zwischen dem Folienverbund 24, genauer ausgedrückt, zwischen der zweiten Folienschicht 19 und den Leistungshalbleiterbauelementen 21, 22, 25 und 27, eine Sinter-, Löt- oder Klebstoffschicht 10 angeordnet ist. Das Verbinden des Folienverbund 24 mit den Leistungshalbleiterbauelementen 21, 22, 25 und 27 kann dabei gleichzeitig oder in mehreren Teilverfahrensschritten zeitlich hintereinander erfolgen. Im Falle einer Sinterschicht besteht diese vorzugsweise zumindest im Wesentlichen aus Silber oder Kupfer und im Falle einer Lötschicht besteht diese zumindest im Wesentlichen aus Zinn. Das Verbinden erfolgt im Falle einer Sinterverbindung unter Druck- und Temperaturbeaufschlagung.
  • Es sei an dieser Stelle angemerkt, dass gegebenenfalls auf der zweiten Folienschicht 19 des Folienverbund 24 noch zusätzlich mindestens eine weitere Metallschicht, als Bestandteil des Folienverbunds 24, angeordnet sein kann. Insbesondere im Falle einer Sinterverbindung kann es eventuell notwendig sein, z.B. eine weitere Metallschicht, welche als Haftverbindungsschicht funktioniert und z.B. im Wesentlichen aus Silber bestehen kann, auf der der zweiten Folienschicht 19 des Folienverbund 24 vorzusehen.
  • Wie in 6 dargestellt, kann der Folienverbund 24, in identischer Weise wie oben beschrieben, auch mittels einer eine Sinter-, Löt- oder Klebstoffschicht 11, mit der Metallschicht 5 verbunden werden bzw. verbunden sein.
  • Beim Ausführungsbeispiel erfolgt das direkte oder indirekte Verbinden des Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht und das Verbinden des Folienverbunds mit dem Leistungshalbleiterbauelement in einem gemeinsamen Prozessschritt. Hierdurch wird, insbesondere wenn das erste Verbindungsmittel und das zweite Verbindungsmittel identisch sind, eine rationelle Herstellung des Leistungshalbleitermoduls ermöglicht. Wenn das erste und das zweite Verbindungsmittel z.B. als Sinterverbindungsmittel ausgebildet sind, kann das Verbinden des Leistungshalbleiterbauelements mit der ersten Metallisierungsschicht und das Verbinden des Folienverbunds mit dem Leistungshalbleiterbauelement in einem gemeinsamen Prozessschritt, d.h. z.B. im Falle einer Sinterverbindung mittels einer gemeinsamen Druck- und Temperaturbeaufschlagung erfolgen, so dass die beiden Verbindungen gleichzeitig realisiert werden.
  • In 10 ist eine weitere Ausbildung eines Substrats 7' und eines Leistungshalbleitermoduls 26' dargestellt. Das Substrat 7' und das Leistungshalbleitermoduls 26' stimmen bezüglich der Herstellung und Ausbildung des Substrats 7' und des Leistungshalbleitermoduls 26' mit der zuvor beschriebenen Herstellung und Ausbildung des Substrats 7 und des Leistungshalbleitermoduls 26 im Wesentlichen überein. Im Unterschied zur Herstellung und Ausbildung des Substrat 7 und des Leistungshalbleitermoduls 26, erfolgt bei der Herstellung des Substrats 7,' nach dem Entfernen der Abdeckungen 3 ein galvanisches Abscheiden einer zweiten Metallschicht 30 auf der ersten Metallisierungsschicht 2a in der jeweiligen Tasche und bei der Herstellung des Leistungshalbleitermoduls 26' im Rahmen des Ausführungsbeispiels ein Anordnen des ersten Verbindungsmittels in den Taschen 4 am Boden der Tasche und/oder auf die der ersten Metallisierungsschicht 2a zugewandten Seite der Leistungshalbleiterbauelemente 21, 22, 25 und 27. Beim Ausführungsbeispiel erfolgt beim galvanischen Abscheiden der zweiten Metallschicht 30 ein weiteres galvanisches Abscheiden der ersten Metallschicht 5. Die erste und die zweite Metallschicht 5 und 30 bestehen in diesem Fall aus dem gleichen Material, wie z.B. Kupfer, wobei die erste und zweite Metallschicht 5 und 30 beim galvanischen Abscheiden zusammenwachsen. Durch diese Maßnahme wird die Stromtragefähigkeit des Substrats erhöht.
  • Selbstverständlich ist es aber auch möglich, vor dem galvanischen Abscheiden der zweiten Metallschicht 30, die erste Metallschicht 5 mit einem elektrisch nicht leitenden Lack abzudecken und hierdurch beim galvanischen Abscheiden der zweiten Metallschicht 30, ein weiteres galvanisches Abscheiden der ersten Metallschicht 5 zu verhindern. In diesem Fall kann die zweite Metallschicht 30 auch aus einem anderen Material, wie die erste Metallschicht 5, bestehen. Die zweite Metallschicht 30 kann z.B. aus Silber bestehen.
  • Das galvanische Abscheiden der ersten und zweiten Metallschicht 5 und 30 wird dabei vorzugsweise derart durchgeführt, dass der Abstand a zwischen der der ersten Metallisierungsschicht 2a abgewandten Seite der ersten Metallschicht 5 und dem Isolierstoffkörper 70% bis 130% des vorgesehenen Abstands b zwischen der der ersten Metallisierungsschicht 2a abgewandten Seite des Leistungshalbleiterbauelements und dem Isolierstoffkörper 1 beträgt.
  • Es sei an dieser Stelle angemerkt, dass die erste Metallschicht 5 vorzugsweise eine Dicke von 50 µm bis 500 µm aufweist.

Claims (7)

  1. Verfahren zur Herstellung eines Leistungshalbleitermoduls (26), wobei das Verfahren ein Verfahren zur Herstellung eines Substrats (7,7') für ein Leistungshalbleiterbauelement (21,22,25,27) mit folgenden Verfahrensschritten beinhaltet: a) Bereitstellen eines elektrisch nicht leitenden Isolierstoffkörpers (1), b) Aufbringen einer strukturierten elektrisch leitenden ersten Metallisierungsschicht (2a) auf einer ersten Seite (15a) des Isolierstoffkörpers (1), c) Aufbringen einer elektrisch nicht leitenden Abdeckung (3) auf die erste Metallisierungsschicht (2a) an einer gewünschten Position des Leistungshalbleiterbauelements (21,22,25,27), cc) galvanisches Abscheiden einer ersten Metallschicht (5) auf der ersten Metallisierungsschicht (2a), wobei die erste Metallschicht (5) um die Abdeckung (3) herum galvanisch abgeschieden wird und solchermaßen an der gewünschten Position des Leistungshalbleiterbauelements (21,22,25,27) eine Tasche (4) ausgebildet wird und d) Entfernen der Abdeckung (3), wobei das Verfahren zur Herstellung des Leistungshalbleitermoduls (26) folgende weitere Verfahrensschritte beinhaltet: e) Anordnen eines ersten Verbindungsmittels in der Tasche (4) und/oder auf die der ersten Metallisierungsschicht (2a) zugewandten Seite des Leistungshalbleiterbauelements (21,22,25,27), f) Anordnen des Leistungshalbleiterbauelements (21,22,25,27) in der Tasche (4), g) direktes oder indirektes Verbinden des Leistungshalbleiterbauelements (21,22,25,27) mit der ersten Metallisierungsschicht (2a), h) Anordnen eines zweiten Verbindungsmittels auf der der ersten Metallisierungsschicht (2a) abgewandten Seite des Leistungshalbleiterbauelements (21,22,25,27) und/oder auf der dem Leistungshalbleiterbauelement (21,22,25,27) zugewandten Seite eines Folienverbunds (24), i) Anordnen des Folienverbunds (24) über dem Leistungshalbleiterbauelement (21,22,25,27) und j) Verbinden des Folienverbunds (24) mit dem Leistungshalbleiterbauelement (21,22,25,27).
  2. Verfahren nach Anspruch 1, mit folgendem unmittelbar nach Verfahrensschritt d) nachfolgendem weiteren Verfahrensschritt: dd) galvanisches Abscheiden einer zweiten Metallschicht (30) auf der ersten Metallisierungsschicht (2a) in der Tasche (4).
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine laterale Ausdehnung der Abdeckung (3) derartig an eine laterale Ausdehnung des Leistungshalbleiterbauelements (21,22,25,27), angepasst ist, dass die laterale Ausdehnung der Abdeckung 3% bis 50% größer ist als die laterale Ausdehnung des Leistungshalbleiterbauelements (21,22,25,27).
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Verbindungsmittel in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vorliegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zweite Verbindungsmittel in Form eines Sinterverbindungsmittels, eines Lots oder in Form eines elektrisch leitfähigen Klebstoffs vorliegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das direkte oder indirekte Verbinden des Leistungshalbleiterbauelements (21,22,25,27) mit der ersten Metallisierungsschicht (2a) und das Verbinden des Folienverbunds (24) mit dem Leistungshalbleiterbauelement (21,22,25,27) in einem gemeinsamen Prozessschritt erfolgen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Graben zwischen lateralen Seiten (28) der Tasche (4) und dem Leistungshalbleiterbauelement (21,22,25,27) zumindest zum Teil mit einem elektrischen Isolierstoff (9) verfüllt wird.
DE102012213555.3A 2012-08-01 2012-08-01 Verfahren zur Herstellung eines Leistungshalbleitermoduls Active DE102012213555B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012213555.3A DE102012213555B4 (de) 2012-08-01 2012-08-01 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012213555.3A DE102012213555B4 (de) 2012-08-01 2012-08-01 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Publications (2)

Publication Number Publication Date
DE102012213555A1 DE102012213555A1 (de) 2014-02-06
DE102012213555B4 true DE102012213555B4 (de) 2021-04-22

Family

ID=49943979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012213555.3A Active DE102012213555B4 (de) 2012-08-01 2012-08-01 Verfahren zur Herstellung eines Leistungshalbleitermoduls

Country Status (1)

Country Link
DE (1) DE102012213555B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355950B1 (en) * 2015-01-08 2016-05-31 Infineon Technologies Ag Power semiconductor module having low gate drive inductance flexible board connection
DE102019126623B4 (de) 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198638A (ja) * 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
DE102009050178B3 (de) * 2009-10-21 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355925B4 (de) 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198638A (ja) * 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
DE102009050178B3 (de) * 2009-10-21 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu

Also Published As

Publication number Publication date
DE102012213555A1 (de) 2014-02-06

Similar Documents

Publication Publication Date Title
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
EP3008753B1 (de) Leistungsmodul
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE102013226544B4 (de) Halbleitervorrichtung
DE102009044641A1 (de) Einrichtung mit einem Halbleiterchip und Metallfolie
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE102014115815A1 (de) Schaltungsträger, verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer schaltungsanordung, verfahren zum betrieb einer schaltungsanordnung und verfahren zur herstellung eines halbleitermoduls
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2016193038A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE102004048688A1 (de) Halbleitervorrichtung
DE102008026347B4 (de) Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012222012B4 (de) Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102012210306B4 (de) Substrat und Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final