DE102009044641A1 - Einrichtung mit einem Halbleiterchip und Metallfolie - Google Patents
Einrichtung mit einem Halbleiterchip und Metallfolie Download PDFInfo
- Publication number
- DE102009044641A1 DE102009044641A1 DE102009044641A DE102009044641A DE102009044641A1 DE 102009044641 A1 DE102009044641 A1 DE 102009044641A1 DE 102009044641 A DE102009044641 A DE 102009044641A DE 102009044641 A DE102009044641 A DE 102009044641A DE 102009044641 A1 DE102009044641 A1 DE 102009044641A1
- Authority
- DE
- Germany
- Prior art keywords
- metal foil
- electrode
- semiconductor chips
- semiconductor chip
- facility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 238
- 239000002184 metal Substances 0.000 title claims abstract description 238
- 239000011888 foil Substances 0.000 title claims abstract description 222
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 239000012777 electrically insulating material Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 54
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 17
- 239000002923 metal particle Substances 0.000 claims description 17
- 238000005476 soldering Methods 0.000 claims description 9
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 33
- 229910000679 solder Inorganic materials 0.000 description 29
- 238000000151 deposition Methods 0.000 description 19
- 230000008021 deposition Effects 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000001816 cooling Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000003801 milling Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- -1 CuFeP Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 229910008433 SnCU Inorganic materials 0.000 description 2
- 229910007116 SnPb Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/35—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73219—Layer and TAB connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0134—Quaternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft eine Einrichtung (100), mit einem Halbleiterchip (10), der eine erste Elektrode (13) auf einer ersten Fläche (14) und eine zweite Elektrode (15) auf einer der ersten Fläche (14) gegenüberliegenden zweiten Fläche (16) umfasst, einer ersten Metallfolie (11), die auf elektrisch leitende Weise an der ersten Elektrode (13) des Halbleiterchips (10) angebracht ist, und einer zweiten Metallfolie (12), die auf elektrisch leitende Weise an der zweiten Elektrode (15) des Halbleiterchips (10) angebracht ist.
Description
- Die vorliegende Erfindung betrifft eine Einrichtung mit einem Halbleiterchip und Metallfolien sowie ein Verfahren zur Herstellung davon.
- Die in den Einrichtungen enthaltenen Halbleiterchips können Leistungshalbleiterchips sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten und Steuern von Strömen und/oder Spannungen. Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFETs, IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungsdioden implementiert sein.
- Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine kostengünstig herstellbare Einrichtung mit einem Halbleiterchip zu schaffen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt schematisch eine Querschnittsansicht einer Ausführungsform einer Einrichtung mit einem Halbleiterchip und zwei Metallfolien. -
2A und2B zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung unter Verwendung von mehreren Halbleiterchips und zwei Metallfolien. -
3A bis3K zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung mit einem zwischen zwei Metallfolien angeordneten Leistungshalbleiterchip. -
4A bis4D zeigen schematisch eine Querschnittsansicht einer Variation des in3A bis3K gezeigten Verfahrens. -
5A und5B zeigen schematisch Querschnittsansichten von Ausführungsformen von auf Leiterplatten montierten Einrichtungen. -
6 zeigt schematisch eine Querschnittsansicht einer Ausführungsform einer Einrichtung mit einem Leistungshalbleiterchip und zwei Metallfolien. -
7 zeigt schematisch eine Querschnittsansicht einer Variation des in3A bis3K gezeigten Verfahrens. -
8 zeigt schematisch eine Querschnittsansicht einer Ausführungsform einer Einrichtung mit zwei als eine Halbbrückenschaltung angeordneten Leistungshalbleiterchips. -
9 zeigt eine Grundschaltung einer Halbbrückenschaltung. -
10A bis10L zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung mit einem zwischen zwei Metallfolien angeordneten Leistungshalbleiterchip. -
11A bis11M zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung mit einem zwischen zwei Metallfolien angeordneten Leistungshalbleiterchip. - In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen, wie sie in dieser Spezifikation verwendet werden, nicht bedeuten, dass die Elemente direkt gekoppelt sein müssen; dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
- Einrichtungen, die einen oder mehrere Halbleiterchips enthalten, sind unten beschrieben. Die Halbleiterchips können von unterschiedlichen Arten sein, können durch verschiedene Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente enthalten. Die Halbleiterchips können beispielsweise als Leistungsghalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Halbleiterchips mit einer vertikalen Struktur können involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente aufweisen, beispielsweise auf seinen beiden Hauptflächen, das heißt auf seiner Oberseite und Unterseite. Leistungshalbleiterchips können eine vertikale Struktur aufweisen. Beispielhaft können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET auf einer Fläche befinden, während die Drain-Elektrode des Leistungs- MOSFET auf der anderen Hauptfläche angeordnet ist. Weiterhin können die unten beschriebenen Einrichtungen integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus spezifischem Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, GaN, und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle.
- Die Halbleiterchips weisen Elektroden (oder Kontaktpads oder Kontaktflächen) auf, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf die Elektroden der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und mit einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Als das Material kann ein beliebiges gewünschtes Metall oder eine beliebige gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Die Elektroden können sich auf den aktiven Hauptflächen der Halbleiterchips oder auf anderen Flächen der Halbleiterchips befinden.
- Die Einrichtungen können eine oder mehrere Metallfolien enthalten. Die Metallfolien können aus Metallen oder Metalllegierungen, beispielsweise Kupfer, Kupferlegierungen, Eisen- Nickel, Aluminium, Aluminiumlegierungen oder anderen angebrachten Materialien hergestellt sein. Die Metallfolien können mit einem elektrisch leitenden Material elektrochemisch beschichtet werden, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Metallfolien können beispielsweise dazu verwendet werden, eine Umverdrahtungsschicht herzustellen. Die Metallfolien können als Verdrahtungsschichten verwendet werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb der Einrichtungen herzustellen oder um einen elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in den Einrichtungen enthalten sind, herzustellen. Die Metallfolien können mit einer beliebigen gewünschten geometrischen Gestalt hergestellt werden. Die Metallfolien können beispielsweise aus Leiterbahnen bestehen, können aber auch in Form einer einen Bereich bedeckenden Schicht vorliegen. Die Metallfolien können im Verlauf der Fabrikation unterteilt werden, was durch Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes angemessenes Verfahren ausgeführt werden kann.
- Die Einrichtungen können elektrisch isolierendes Material enthalten. Das elektrisch isolierende Material kann einen beliebigen Anteil einer beliebigen Anzahl von Flächen der Komponenten der Einrichtung bedecken, wie etwa der Metallfolien und des Halbleiterchips, der in die Einrichtung integriert ist. Das elektrisch isolierende Material kann verschiedenen Funktionen dienen. Es kann beispielsweise dazu verwendet werden, Komponenten der Einrichtung elektrisch voneinander und/oder von externen Komponenten zu isolieren, es kann aber auch als eine Plattform zum Montieren von anderen Komponenten verwendet werden, beispielsweise Verdrahtungsschichten oder Kontaktelementen. Das elektrisch isolierende Material kann unter Verwendung verschiedener Techniken hergestellt werden, beispielsweise unter Verwendung von Schablonendruck, Siebdruck oder einer beliebigen anderen angebrachten Drucktech nik. Weiterhin kann das elektrisch isolierende Material aus einer Gasphase oder einer Lösung abgeschieden oder kann als Folien laminiert werden. Das elektrisch isolierende Material kann beispielsweise aus organischen Materialien wie etwa Imid, Epoxid oder anderen wärmehärtenden Materialien, Photoresist, Siliziumnitrid, Metalloxiden, Silikon, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff hergestellt sein. Weiterhin kann ein Formmaterial als das elektrisch isolierende Material verwendet werden. Bei dem Formmaterial kann es sich um ein beliebiges angebrachtes thermoplastisches oder wärmehärtendes Material handeln. Verschiedene Techniken können verwendet werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Liquid-Molding.
- Die unten beschriebenen Einrichtungen enthalten externe Kontaktelemente (oder externe Kontaktoberflächen), die von beliebiger Gestalt oder Größe sein oder aus einem beliebigen Material bestehen können. Die externen Kontaktelemente können von außerhalb der Einrichtung zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Einrichtung gestatten. Weiterhin können die externen Kontaktelemente thermisch leitend sein und können als Kühlkörper zum Ableiten der von den Halbeiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen. Die externen Kontaktelemente können externe Kontaktpads enthalten. Lötmaterial kann auf den externen Kontaktpads abgeschieden werden. Das Lötmaterial kann als Lötabscheidungen verkörpert sein und kann beispielsweise aus SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi bestehen.
-
1 zeigt schematisch eine Querschnittsansicht einer Ein richtung100 . Die Einrichtung100 enthält einen Halbleiterchip10 , eine erste Metallfolie11 und eine zweite Metallfolie12 . Der Halbleiterchip10 weist eine auf einer ersten Fläche14 des Halbleiterchips10 angeordnete erste Elektrode13 und eine auf einer zweiten Fläche16 des Halbleiterchips10 angeordnete zweite Elektrode15 auf. Die erste Metallfolie11 ist auf elektrisch leitende Weise an der ersten Elektrode13 angebracht. Die zweite Metallfolie12 ist auf elektrisch leitende Weise an der zweiten Elektrode15 angebracht. -
2A und2B zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens. Wie in2A gezeigt, sind eine erste Metallfolie11 und eine zweite Metallfolie12 vorgesehen. Weiterhin sind mehrere Halbleiterchips10 vorgesehen. Jeder Halbleiterchip10 weist eine auf einer ersten Fläche14 des jeweiligen Halbleiterchips10 angeordnete erste Elektrode13 und eine auf einer zweiten Fläche16 des jeweiligen Halbleiterchips10 angeordnete zweite Elektrode15 auf. Wie in2B gezeigt, ist die erste Metallfolie11 auf elektrisch leitende Weise an den ersten Elektroden13 der Halbleiterchips10 und die zweite Metallfolie12 auf elektrisch leitende Weise an den zweiten Elektroden15 der Halbleiterchips10 angebracht. - Die
3A bis3K zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung300 , die in3K gezeigt ist. Die Einrichtung300 ist eine Implementierung der in1 gezeigten Einrichtung100 . Die Details der Einrichtung300 , die unten beschrieben sind, können deshalb gleichermaßen auf die Einrichtung100 angewendet werden. Analoge oder identische Komponenten der Einrichtungen100 und300 sind mit den gleichen Bezugszahlen bezeichnet. Weiterhin ist das in3A bis3K gezeigte Verfahren eine Implementierung des in2A und2B gezeigten Verfahrens. Die Details des Verfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der2A und2B angewendet werden. - Wie in
3A gezeigt, wird eine erste Metallfolie11 bereitgestellt. Die erste Metallfolie11 ist in einer Draufsicht (oben) und einer Querschnittsansicht (unten) entlang der in der Draufsicht gezeigten Linie A-A' gezeigt. Die erste Metallfolie11 kann aus einem starren Material hergestellt sein, beispielsweise einem Metall oder einer Metalllegierung wie etwa Kupfer, Aluminium, Nickel, CuFeP, Stahl oder rostfreiem Stahl. Zudem kann die erste Metallfolie11 mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die erste Metallfolie11 kann eine flache oder planare erste Fläche20 aufweisen, auf der die Halbleiterchips10 später platziert werden. Zudem kann die erste Metallfolie11 eine flache oder planare zweite Fläche21 gegenüber der ersten Fläche20 aufweisen. Die Gestalt der ersten Metallfolie11 ist nicht auf eine beliebige geometrische Gestalt begrenzt, und die erste Metallfolie11 kann eine beliebige angebrachte Größe aufweisen. Beispielsweise kann die Dicke d1 der ersten Metallfolie11 im Bereich von 30 μm bis 1,3 mm und bei einer Ausführungsform von 50 bis 150 μm und insbesondere von 70 bis 120 μm sein. Die Dicke d1 der ersten Metallfolie11 kann bei einer Ausführungsform derart gewählt werden, dass die erste Metallfolie11 in einer Richtung orthogonal zu der ersten Fläche20 eine angebrachte Wärmekapazität besitzt. Weiterhin kann die erste Metallfolie11 strukturiert sein. Bei der in3A gezeigten Ausführungsform weist die erste Metallfolie11 Aussparungen (oder Durchgangslöcher oder Vertiefungen)22 auf, die sich alle von der ersten Fläche20 zu der zweiten Fläche21 der ersten Metallfolie11 erstrecken. Das Strukturieren der ersten Metallfolie11 , um die Aussparungen22 herzustellen, kann vor dem in3A bis3K gezeigten Verfahren unter Verwendung von mechanischem Sägen, einem Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendeinem anderen angebrachten Verfahren ausgeführt worden sein. - Ein elektrisch isolierendes Material
23 kann auf der zweiten Fläche21 der ersten Metallfolie11 abgeschieden werden, wie in3B gezeigt. Die Abscheidung des elektrisch isolierenden Materials23 kann beispielsweise durch Schablonendruck, Siebdruck oder eine beliebige andere angebrachte Drucktechnik durchgeführt werden. Das elektrisch isolierende Material23 kann als eine Folie oder eine Lage auf die erste Metallfolie11 laminiert werden, indem ein Vakuum sowie Wärme und Druck für eine geeignete Zeit einwirken. Es kann auch vorgesehen sein, dass das elektrisch isolierende Material23 aus einer Lösung oder einer Gasphase abgeschieden wird, und es kann Schicht für Schicht bis zu einer gewünschten Dicke aufgebaut werden. Techniken, die für diese Art von Abscheidung eingesetzt werden können, sind beispielsweise physikalische oder chemische Abscheidung aus der Dampfphase, Aufschleudern, Dispensieren, Tauchen oder Sprühen. Das elektrisch isolierende Material23 kann aus einem Polymermaterial wie etwa Parylen, Photoresistmaterial, Imid, Epoxid, Duroplast, Silikon, Siliziumnitrid oder einem anorganischen, keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt werden. - Das elektrisch isolierende Material
23 kann wie in3B gezeigt strukturiert werden. Mehrere Aussparungen (oder Vertiefungen)24 werden in dem elektrisch isolierenden Material23 erzeugt. Die Aussparungen24 exponieren (freilegen) Abschnitte der zweiten Fläche21 auf der ersten Metallfolie11 . - Die Aussparungen
24 können hergestellt werden, wenn das elektrisch isolierende Material23 auf die erste Metallfolie11 gedruckt wird. Wenn das elektrisch isolierende Material23 photoaktive Komponenten enthält, kann zudem das elektrisch isolierende Material23 photolithographisch strukturiert wer den. Das elektrisch isolierende Material23 kann beispielsweise durch Laserabtragung, mechanisches Bohren oder einen beliebigen anderen geeigneten Prozess, der einem Fachmann bekannt ist, strukturiert werden. - Bei einer in den Figuren nicht gezeigten Ausführungsform wird das elektrisch isolierende Material
23 als eine Polymerfolie oder -lage mit mehreren Aussparungen24 bereitgestellt, bevor es auf die erste Metallfolie11 laminiert wird. Die Aussparungen24 können durch Ausstanzen von Gebieten der Polymerfolie oder -lage bereitgestellt werden. - Der Abstand d2 zwischen den Aussparungen
24 in dem elektrisch isolierenden Material23 und den Aussparungen22 in der ersten Metallfolie11 kann von den Halbleiterchips10 abhängen, die später auf der ersten Metallfolie11 platziert werden, und von den Spannungen, die an die Halbleiterchips10 während ihres Betriebs angelegt werden. Wenn beispielsweise eine Spannung von 1 kV an die Halbleiterchips10 angelegt wird, kann der Abstand d2 in der Regel etwa 2,9 mm betragen. - Wie in
3C gezeigt, kann ein elektrisch isolierendes Material25 auf der ersten Fläche20 auf der ersten Metallfolie11 abgeschieden werden. Für die Abscheidung des elektrisch isolierenden Materials25 können die gleichen Abscheidungsverfahren verwendet werden, wie oben in Verbindung mit der Abscheidung des elektrisch isolierenden Materials23 beschrieben. Beispielsweise kann das elektrisch isolierende Material25 auf die erste Fläche20 der ersten Metallfolie11 gedruckt werden. Weiterhin können die gleichen Materialien für das elektrisch isolierende Material25 verwendet werden, wie oben in Verbindung mit dem elektrisch isolierenden Material23 beschrieben. - Das elektrisch isolierende Material
25 kann derart aufge bracht werden, dass Sektionen26 der ersten Fläche20 der ersten Metallfolie11 exponiert werden, wie in3C gezeigt. Mit anderen Worten bildet das elektrisch isolierende Material25 Rahmen um die Sektionen26 herum. Jede der exponierten Sektionen26 kann einen Flächeninhalt ähnlich dem Flächeninhalt der ersten oder zweiten Fläche14 ,16 der Halbleiterchips10 aufweisen. Die Sektionen26 können in einem Array angeordnet sein. - Die von dem elektrisch isolierenden Material
25 exponierten Sektionen26 können mit einem Lötmaterial27 bedeckt werden, wie in3D gezeigt. Das Lötmaterial27 kann beispielsweise SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi sein. Das Lötmaterial27 kann während seiner Abscheidung eine Lötpaste sein, die beispielsweise durch Schablonendruck, Siebdruck oder irgendeine andere angebrachte Abscheidungstechnik abgeschieden wird. Die Höhe der Lötschicht27 kann gleich der Höhe der elektrisch isolierenden Schicht25 sein, kann aber auch verschieden sein. - Als eine Alternative zu dem Lötmaterial
27 können auf den exponierten Sektionen26 andere elektrisch leitende Materialien wie etwa elektrisch leitender Kleber oder Metall-(Nano-)Teilchen abgeschieden werden. Der elektrisch leitende Kleber kann auf Epoxidharzen oder Silikon basieren und kann mit Gold, Silber, Nickel oder Kupfer angereichert sein, um die elektrische Leitfähigkeit herzustellen. Die Metallteilchen können beispielsweise aus einem Metall wie etwa Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Die Abmessungen (mittlerer Durchmesser) der Metallteilchen kann kleiner als 100 nm und kleiner als 50 nm oder 10 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallteilchen Abmessungen kleiner als 100 nm oder 50 nm oder 10 nm aufweisen. Die anderen Metallteilchen können größere Abmessungen aufweisen. - Als eine weitere Alternative wird das Lötmaterial
27 (oder der elektrisch leitende Kleber oder die Metallteilchen) nicht auf der ersten Metallfolie11 abgeschieden, sondern die ersten Flächen14 der Halbleiterchips10 werden mit diesen Materialien beschichtet. Wenn nicht-kriechende Materialien verwendet werden, um die elektrische Verbindung zwischen der ersten Metallfolie11 und den Halbleiterchips10 herzustellen, kann zudem auch die Abscheidung des Materials25 entfallen. - Wie in
3E gezeigt, können die Halbleiterchips10 über der ersten Fläche20 der ersten Metallfolie11 platziert werden, ein jeweiliger der Halbleiterchips10 kann über jeder der Sektionen26 platziert werden. Eine beliebige Anzahl der Halbleiterchips10 kann über der ersten Metallfolie11 platziert werden, beispielsweise mindestens zwei Halbleiterchips10 . In3E sind vier Halbleiterchips10 gezeigt, jedoch können weitere Halbleiterchips10 zusätzlich über der ersten Metallfolie11 platziert werden, die nicht in3E gezeigt sind. Beispielsweise können mehr als 50 oder 100 oder 500 Halbleiterchips10 über der ersten Metallfolie11 platziert werden. Die Halbleiterchips10 können in einem Array angeordnet werden. Die Halbleiterchips10 werden auf der ersten Metallfolie11 in einem größeren Abstand umgeordnet, als sie in dem Wafer-Verbund gewesen sind. Einige der Halbleiterchips können auch auf der ersten Metallfolie mit fast keinem Raum zwischen ihnen platziert werden und einige der Halbleiterchips sind möglicherweise noch nicht getrennt worden, so dass sie sich immer noch in dem Wafer-Verbund befinden. Die Halbleiterchips10 können auf dem gleichen Halbleiter-Wafer hergestellt worden sein, können aber auch auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips10 physikalisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen und/oder können verschiedene Außenabmessungen und/oder Geometrien aufweisen. Die Halbleiterchips10 können eine Dicke im Bereich zwischen 50 μm und mehreren hundert Mikrometern, insbesondere im Bereich zwischen 60 und 80 μm aufweisen. Die Halbleiterchips10 können über der ersten Metallfolie11 platziert werden, wobei ihre ersten Flächen14 der ersten Metallfolie11 zugewandt sind und ihre zweiten Flächen16 von der ersten Metallfolie11 abgewandt sind. - Jeder der Halbleiterchips
10 kann eine erste Elektrode13 auf der ersten Fläche14 und eine zweite Elektrode15 auf der zweiten Fläche16 aufweisen. Die ersten und zweiten Elektroden13 ,15 können Lastelektroden sein. Weiterhin kann jeder der Halbleiterchips10 eine dritte Elektrode28 auf seiner zweiten Fläche16 aufweisen, die als eine Steuerelektrode fungiert. Die Elektroden13 ,15 und28 können auch anders als in der Darstellung von3E angeordnet sein. Beispielsweise können die Steuerelektroden28 in den Ecken der zweiten Flächen16 der Halbleiterchips10 angeordnet sein. Zudem können sich die ersten Elektroden13 zu den Seitenflächen der Halbleiterchips10 erstrecken und können sogar Abschnitte der Seitenfläche bedecken. Die Halbleiterchips10 können als Leistungshalbleiterchips konfiguriert sein und können Leistungsdioden oder Leistungstransistoren enthalten, beispielsweise Leistungs-MOSFETs, IGBTs, JFETs oder Leistungsbipolartransistoren. Im Fall eines Leistungs-MOSFET oder eines JFET ist die erste Lastelektrode13 eine Drain-Elektrode, die zweite Lastelektrode15 eine Source-Elektrode und die Steuerelektrode28 eine Gate-Elektrode. Im Fall eines IGBT ist die erste Lastelektrode13 eine Kollektorelektrode, die zweite Lastelektrode15 eine Emitterelektrode und die Steuerelektrode28 eine Gate-Elektrode. Im Fall eines Leistungsbipolartransistors ist die erste Lastelektrode13 eine Kollektore lektrode, die zweite Lastelektrode15 eine Emitterelektrode und die Steuerelektrode28 eine Basiselektrode. Im Fall einer Leistungsdiode sind die ersten und zweiten Lastelektroden13 und15 Kathode und Anode. Beim Betrieb können Spannungen von bis zu 5, 50, 100, 500 oder 1000 V oder sogar noch höher zwischen den Lastelektroden13 und15 angelegt werden. Die an die Steuerelektrode28 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 500 kHz für CMOS-Halbleiterchips10 und bis zu mehreren GHz, wenn Halbleiterchips10 verwendet werden, die über bestimmte Technologien wie etwa Bipolarleistungstransistoren hergestellt werden, liegen. Zudem können die Halbleiterchips10 auch ohne Schalten des Potentials der Steuerelektrode28 betrieben werden. - Nach der Platzierung der Halbleiterchips
10 kann das Lötmaterial27 durch eine Wärmebehandlung bei moderaten Temperaturen, beispielsweise Temperaturen zwischen 100 und 120°C, für etwa 30 Minuten gehärtet werden. Während des Härteprozesses kann in dem Lötmaterial27 enthaltenes Lösemittel verdampfen. Die Wärmebehandlung kann durch Verwenden einer Heizplatte oder eines Ofens durchgeführt werden. Wenn anstelle des Lötmaterials27 elektrisch leitender Kleber oder Metallteilchen verwendet werden, kann die Wärmebehandlung entfallen oder bei angepassten Temperaturen ausgeführt werden. - Lötmaterial
29 kann auf den zweiten Elektroden15 und den Steuerelektroden28 der Halbleiterchips10 beispielsweise durch Schablonendruck, Siebdruck oder eine beliebige andere angebrachte Abscheidungstechnik abgeschieden werden. Das Lötmaterial29 kann derart abgeschieden werden, dass das auf der zweiten Elektrode15 von einem der Halbleiterchips10 abgeschiedene Lötmaterial nicht mit dem auf der Steuerelektrode28 des gleichen Halbleiterchips10 abgeschiedenen Lötmaterial29 in Kontakt steht. Anstelle des Lötmaterials29 kann oder können elektrisch leitender Kleber oder Metall-(Nano-)Teil chen abgeschieden werden. Weiterhin kann die Abscheidung des Lötmaterials29 (oder des elektrisch leitenden Klebers oder der Metallteilchen) entfallen, wenn das Lötmaterial29 (oder der elektrisch leitende Kleber oder die Metallteilchen) auf den Halbleiterchips10 abgeschieden worden sind, bevor sie über der ersten Metallfolie11 platziert werden. - Auf die Abscheidung des Lötmaterials
29 kann eine weitere Wärmebehandlung bei moderaten Temperaturen, beispielsweise Temperaturen zwischen 100 und 120°C, für etwa 30 Minuten zum Härten des Lötmaterials29 folgen. Wenn elektrisch leitender Kleber oder Metallteilchen anstelle des Lötmaterials29 verwendet werden, kann die Wärmebehandlung entfallen oder bei justierten Temperaturen ausgeführt werden. Weiterhin kann das Härten der Lötmaterialien27 und29 zur gleichen Zeit ausgeführt werden. - Wie in
3G gezeigt, wird eine zweite Metallfolie12 über den Halbleiterchips10 platziert. Die zweite Metallfolie12 kann aus einem starren Material bestehen, beispielsweise einem Metall oder einer Metalllegierung wie etwa Kupfer, Aluminium, Nickel, CuFeP, Stahl oder rostfreiem Stahl. Zudem kann die zweite Metallfolie12 mit einem elektrisch leitenden Material plattiert werden, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die zweite Metallfolie12 kann eine flache oder plane obere und untere Fläche aufweisen. Die Gestalt der zweiten Metallfolie12 ist nicht auf eine beliebige geometrische Gestalt begrenzt, und die zweite Metallfolie12 kann eine angebrachte Größe aufweisen. Beispielsweise kann die Dicke d3 der zweiten Metallfolie12 im Bereich von 30 μm bis 1,3 mm und insbesondere von 50 bis 150 μm und insbesondere von 70 bis 120 μm liegen. Die Dicke der zweiten Metallfolie12 kann ähnlich der Dicke der ersten Metallfolie11 sein, oder die zweite Metallfolie12 kann dünner sein als die erste Metallfolie11 . Die Dicke der zweiten Metallfolie12 kann derart gewählt werden, dass sie ein Biegen der zweiten Metallfolie12 gestattet. - Die zweite Metallfolie
12 kann strukturiert werden. Bei der in3G gezeigten Ausführungsform weist die zweite Metallfolie12 ein Array von Aussparungen (oder Vertiefungen)30 auf, die sich alle von der oberen Fläche zu der unteren Fläche der zweiten Metallfolie12 erstrecken. Das Strukturieren der zweiten Metallfolie12 , um die Aussparungen30 herzustellen, kann vor dem in3A bis3K dargestellten Verfahren unter Verwendung von Sägen, einem Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder eines beliebigen anderen angebrachten Verfahrens ausgeführt worden sein. Die zweite Metallfolie12 kann derart über den Halbleiterchips10 platziert werden, dass jede der Aussparungen30 zwischen der zweiten Lastelektrode15 und der Steuerelektrode28 eines jeweiligen der Halbleiterchips10 angeordnet ist. - Die zweite Metallfolie
12 kann auch kleine Löcher enthalten, die in3G nicht gezeigt sind. Diese Löcher können das Ausgasen des Lötmaterials29 oder des elektrisch leitenden Klebers gestatten. Diese Löcher können durch Stanzen, Ätzen oder eine beliebige andere angebrachte Technik hergestellt werden. - Nach der Platzierung der zweiten Metallfolie
12 kann eine Temperatur, die hoch genug ist, um die Lötmaterialien27 und29 zu schmelzen, ausgeübt werden. Diese Temperatur kann beispielsweise im Bereich zwischen 260 und 390°C liegen. Das Schmelzen der Lötmaterialien27 und29 führt zu gelöteten Verbindungen zwischen der ersten Metallfolie11 und den Halbleiterchips10 sowie der zweiten Metallfolie12 und den Halbleiterchips10 . Folglich haften die erste und zweite Metallfolie11 ,12 und die Halbleiterchips10 fest aneinander. Wenn anstelle der Lötmaterialien27 und29 der elektrisch leitende Kleber verwendet wird, kann eine Temperatur ausgeübt werden, die ausreicht, um den elektrisch leitenden Kleber zu härten und dadurch zu verfestigen. Diese Temperatur kann beispielsweise in dem Bereich zwischen 150 und 200°C liegen. Wenn anstelle der Lötmaterialien27 und29 Metall-(Nano-)Teilchen verwendet werden, kann eine Temperatur, die hoch genug ist, um die Metallteilchen zu sintern, angewendet werden. Diese Temperatur kann beispielsweise höher als 150 oder 200°C liegen und hängt von dem Durchmesser der Metallteilchen ab. - Wie in
3H gezeigt, können die erste und zweite Metallfolie11 ,12 unterteilt werden, wodurch die Halbleiterchips10 von einander getrennt werden, beispielsweise durch Sägen, Schneiden, Fräsen oder Laserabtragung. Vor dem Unterteilen der ersten und zweiten Metallfolie11 ,12 können sie auf einem Träger31 platziert werden, der eine weiche und klebrige Oberfläche aufweisen kann, damit die elektrisch isolierende Schicht23 leicht in den Träger31 sinken kann. Dazu kann der Träger31 beispielsweise Silikon oder ein beliebiges anderes angebrachtes Material enthalten. Die zweite Metallfolie12 kann derart unterteilt werden, dass Abschnitte32 der zweiten Metallfolie12 , die elektrisch an die zweiten Elektroden15 der Halbleiterchips10 gekoppelt sind, und Abschnitte33 der zweiten Metallfolie12 , die elektrisch an die Steuerelektroden28 gekoppelt sind, über den Aussparungen22 in der ersten Metallfolie11 angeordnet sind. Die Abschnitte32 und33 , die an einem der Halbleiterchips10 angeschlossen sind, sind beispielhaft in3H durch gestrichelte Linien angegeben. Weiterhin kann die zweite Metallfolie12 so unterteilt werden, dass die zweite Elektrode15 und die Steuerelektrode28 jedes Halbleiterchips10 durch die jeweilige Aussparung30 elektrisch voneinander isoliert sind. - Nach der Trennung der ersten und zweiten Metallfolie
11 ,12 können die Abschnitte32 und33 der zweiten Metallfolie12 , die die Aussparungen22 in der ersten Metallfolie11 überlappen, so gebogen werden, dass die Oberflächen34 der zweiten Metallfolie12 im Wesentlichen in der durch die zweite Fläche21 der ersten Metallfolie11 definierten Ebene oder in einer Ebene parallel zu dieser Ebene liegen, wie in3I gezeigt. Die Enden der gebogenen Abschnitte32 und33 befinden sich in den in der ersten Metallfolie11 ausgebildeten Aussparungen22 . Das Biegen zu der zweiten Metallfolie12 kann unter Verwendung entsprechender Werkzeuge ausgeführt werden. Es wird angemerkt, dass zur besseren Veranschaulichung die in3A bis3K gezeigten Komponenten in einer Richtung orthogonal zu den Hauptflächen der Halbleiterchips10 um etwa einen Faktor von 10 komprimiert sind. - Nach oder vor dem Biegen der zweiten Metallfolie
12 kann ein elektrisch isolierendes Material35 auf dem Träger31 und den auf dem Träger31 platzierten Komponenten aufgebracht werden, wie in3J gezeigt. Das elektrisch isolierende Material35 kann die Seitenflächen der ersten Metallfolie11 und andere Oberflächen bedecken. Das elektrisch isolierende Material35 darf jedoch nicht die obere Fläche der zweiten Metallfolie12 bedecken. Weiterhin darf das elektrisch isolierende Material35 nicht die Aussparungen24 in dem elektrisch isolierenden Material23 bedecken, die Abschnitte der zweiten Fläche21 der ersten Metallfolie11 exponieren, weil die Aussparungen24 von dem Träger31 geschützt werden. Das elektrisch isolierende Material35 kann beispielsweise Silikon enthalten und kann im flüssigen, dünnflüssigen oder viskosen Zustand aufgebracht werden. Nach seiner Aufbringung kann das elektrisch isolierende Material35 bei einer angemessenen Temperatur gehärtet werden. - Wie in
3K gezeigt, kann das elektrisch isolierende Material35 unterteilt werden, wodurch die Einrichtungen300 voneinander getrennt werden, beispielsweise durch Sägen, Schnei den, Fräsen oder Laserabtragung. Weiterhin können die Einrichtungen300 von dem Träger31 gelöst werden. Die Einrichtungen300 können derart getrennt werden, dass die Seitenflächen der ersten Metallfolie11 immer noch mit dem elektrisch isolierenden Material35 beschichtet sind. - Für einen Fachmann ist es offensichtlich, dass die Einrichtungen
300 nur ein Ausführungsbeispiel sein sollen und dass viele Variationen möglich sind. Wenngleich jede der Einrichtungen300 in der in3K gezeigten Ausführungsform genau einen Halbleiterchip enthält, der der Leistungshalbleiterchip10 ist, können die Einrichtungen300 zwei oder mehr Halbleiterchips und/oder passive Elemente enthalten. Die Halbleiterchips und passiven Elemente können hinsichtlich Funktion, Größe, Herstellungstechnologie usw. differieren. Beispielsweise kann ein den Leistungshalbleiterchip10 steuernder Halbleiterchip in jeder der Einrichtungen300 enthalten sein. - Eine weitere Variante des in
3A bis3K gezeigten Verfahrens ist schematisch in den4A bis4D gezeigt. Der in4A gezeigte Fabrikationsprozess entspricht dem in3E gezeigten Fabrikationsprozess, wo die Halbleiterchips10 auf dem Lötmaterial27 (oder dem elektrisch leitenden Kleber oder den Metallteilchen) platziert werden. - Wie in
4B gezeigt, können die Seitenflächen der Halbleiterchips10 und Abschnitte der zweiten Flächen16 der Halbleiterchips10 mit einem elektrisch isolierenden Material40 bedeckt sein. Das elektrisch isolierende Material40 kann beispielsweise zwischen der zweiten Elektrode15 und der Steuerelektrode28 jedes Halbleiterchips10 abgeschieden werden, um diese beiden Elektroden elektrisch voneinander zu isolieren. Weiterhin kann das elektrisch isolierende Material40 so aufgebracht werden, dass Arrays von unbedeckten Bereichen41 auf den zweiten Elektroden15 der Halbleiterchips10 entstehen. Für die Abscheidung des elektrisch isolierenden Materials40 können die gleichen Abscheidungsverfahren wie oben in Verbindung mit der Abscheidung des elektrisch isolierenden Materials23 beschrieben verwendet werden, beispielsweise können Druckverfahren verwendet werden. Weiterhin können die gleichen Materialien für das elektrisch isolierende Material40 verwendet werden, wie oben in Verbindung mit dem elektrisch isolierenden Material23 beschrieben. - Das Lötmaterial
29 (oder der elektrisch leitende Kleber oder die Metallteilchen) können auf den Bereichen41 , die nicht mit dem elektrisch isolierenden Material40 bedeckt sind, und den Steuerelektroden28 abgeschieden werden, wie in4C gezeigt. - Danach kann die die Aussparungen
30 enthaltende zweite Metallfolie12 über den Halbleiterchips10 platziert werden, wie in4D gezeigt. Die zweite Metallfolie12 kann auf das elektrisch isolierende Material40 laminiert werden, indem Vakuum sowie Wärme und Druck für eine geeignete Zeit einwirken. Die für die Laminierung der zweiten Metallfolie12 ausgeübte Wärme kann auch die Lötmaterialien27 und29 schmelzen, was zu Lötfügestellen zwischen der ersten und zweiten Metallfolie11 ,12 und den Halbleiterchips10 führt. Falls elektrisch leitender Kleber oder Metallteilchen anstelle der Lötmaterialien27 und29 verwendet werden, kann die für die Laminierung der zweiten Metallfolie12 aufgebrachte Wärme den elektrisch leitenden Kleber härten oder die Metallteilchen sintern. Danach können die gleichen oder ähnliche Fabrikationsprozesse durchgeführt werden, wie in3H bis3K gezeigt. -
5A zeigt schematisch eine Querschnittsansicht eines Systems500 . Das System500 enthält die Einrichtung300 , ein Kühlelement50 und eine Leiterplatte51 . Die Einrichtung300 ist in der Richtung orthogonal zu den Hauptflächen des Halbleiterchips10 in5A im Vergleich zu3K weniger komprimiert. Die Einrichtung300 ist auf der Leiterplatte51 montiert, wobei ihre Montageoberfläche, die die zweite Fläche21 der ersten Metallfolie11 ist, der Leiterplatte51 zugewandt ist. Die Leiterplatte51 kann eine PCB (Printed Circuit Board; gedruckte Leiterplatte) sein und kann Kontaktpads52 auf ihrer oberen Fläche enthalten, an der die Einrichtung300 angebracht ist. Beispielsweise können die externen Kontaktoberflächen der Einrichtung300 unter Verwendung von Lötabscheidungen53 (und Surface-Mount-Technologie) an die Kontaktpads52 der Leiterplatte51 gelötet worden sein. Die externen Kontaktoberflächen der Einrichtung300 sind die Oberfläche24 der ersten Metallfolie11 , die elektrisch an die erste Elektrode13 des Halbleiterchips10 gekoppelt ist, und die Oberflächen34 der zweiten Metallfolie12 , die im Wesentlichen in der durch die zweite Fläche21 der ersten Metallfolie11 definierten Ebene liegen und die elektrisch an die zweite Elektrode15 beziehungsweise die Steuerelektrode28 des Halbleiterchips10 gekoppelt sind. Die Oberfläche34 der zweiten Metallfolie12 , die elektrisch an die zweite Elektrode15 gekoppelt ist, ist in5A nicht gezeigt. - Das Kühlelement
50 (oder der Kühlkörper) kann an der Oberseite der Einrichtung300 angebracht sein. Das Kühlelement50 kann elektrisch von der oberen Fläche der zweiten Metallfolie12 isoliert sein (nicht gezeigt). Beispielsweise kann eine aus einer Folie, einer Paste oder einem beliebigen anderen elektrisch isolierenden Material mit einer ausreichenden Wärmeleitfähigkeit hergestellte elektrisch isolierende Schicht zwischen der zweiten Metallfolie12 und dem Kühlelement50 angeordnet sein. Das Kühlelement50 leitet die von dem in der Einrichtung300 enthaltenen Halbleiterchip10 beim Betrieb erzeugte Wärme ab. Falls das Kühlelement50 direkt an der zweiten Metallfolie12 angebracht ist, kann das Kühlelement50 nur an dem Abschnitt der zweiten Metallfolie12 angebracht sein, der elektrisch an die zweite Elektrode15 des Halbleiterchips10 gekoppelt ist, und nicht an die Steuerelektrode28 . - Weitere Einrichtungen, die in
5 nicht gezeigt sind, können zusätzlich auf der Leiterplatte51 montiert sein. Beispielsweise kann eine Steuereinrichtung auf der Leiterplatte51 montiert und konfiguriert sein, die Einrichtung300 zu steuern. Die Steuereinrichtung kann das elektrische Potential der Steuerelektrode28 ansteuern, wodurch das Schalten des Halbleiterchips10 gesteuert wird. -
5B zeigt schematisch eine Querschnittsansicht eines Systems501 . Das System501 ist ähnlich dem System500 , enthält aber eine Einrichtung301 , bei der die zweite Fläche16 des Halbleiterchips10 der ersten Metallfolie11 zugewandt ist. Deshalb ist die erste Metallfolie11 zum elektrischen Kontaktieren der zweiten Elektrode15 und der Steuerelektrode28 strukturiert. Die erste Elektrode13 ist elektrisch an die zweite Metallfolie12 gekoppelt. Die Einrichtung301 kann beispielsweise unter Verwendung eines Fabrikationsverfahrens analog zu dem in3A bis3K gezeigten Verfahren hergestellt werden. - Eine weitere Variation der Einrichtung
300 ist in6 schematisch in einer Draufsicht gezeigt. Die in6 gezeigte Einrichtung600 kann unter Verwendung der Through-Hole-Technologie auf einer Leiterplatte montiert werden. Dazu enthält die Einrichtung600 vorstehende externe Kontaktelemente24 ,32 und33 , die in in eine Leiterplatte gebohrte Löcher eingesetzt werden und an Pads auf der gegenüberliegenden Seite der Leiterplatte gelötet werden können. Das externe Kontaktelement24 ist Teil der ersten Metallfolie11 und elektrisch an die erste Elektrode13 des Halbleiterchips10 gekoppelt. Die externen Kontaktelemente32 und33 sind Teile der zweiten Metallfolie12 und elektrisch an die zweite Elektrode15 beziehungsweise die Steuerelektrode28 des Halbleiterchips10 gekoppelt. Bei der vorliegenden Ausführungsform ist die zweite Metallfolie12 möglicherweise nicht gebogen, wie in3I gezeigt. Während der Produktion der Einrichtungen600 können die Einrichtungen600 Linie für Linie angeordnet werden, jeweils um 180° derart in der Ebene gedreht, dass die vorstehenden externen Kontaktelemente24 ,32 und33 von zwei benachbarten Einrichtungen600 einander zugewandt sind und überlappen. - Eine weitere Variation des in
3A bis3K gezeigten Verfahrens ist schematisch in7 gezeigt. Der in7 gezeigte Fabrikationsprozess kann den in3J gezeigten Fabrikationsprozess ersetzen und kann auf die in6 gezeigte Einrichtung600 angewendet werden. Wie in7 gezeigt, werden die externen Kontaktelemente24 ,32 und33 der Einrichtungen600 derart an einer magnetischen Folie (oder Kette oder Draht oder Kabel)55 angebracht, dass die Einrichtungen600 in ein das elektrisch isolierende Material35 enthaltendes Bad56 getaucht werden. Dadurch werden die Komponenten der Einrichtungen600 mit dem elektrisch isolierenden Material35 beschichtet, aber die externen Kontaktelemente24 ,32 und33 bleiben unbedeckt. Falls die Einrichtungen300 mit dem elektrisch isolierenden Material35 in dem Bad56 beschichtet werden, müssen die externen Kontaktoberflächen24 und34 geschützt werden, bevor die Einrichtung300 in das Bad56 getaucht wird. -
8 zeigt schematisch eine Einrichtung800 in einer Draufsicht (oben) und einer Querschnittsansicht (unten) entlang der in der Draufsicht gezeigten Linie A-A'. Die Einrichtung800 kann unter Verwendung des in3A bis3K gezeigten Verfahrens hergestellt werden. Die Einrichtung800 kann den Leistungshalbleiterchip10 und einen weiteren Leistungshalbleiterchip60 , der mit dem Leistungshalbleiterchip10 identisch sein kann, enthalten. Beide Leistungshalbleiterchips10 und60 können in einer Halbbrückenschaltung aneinander gekoppelt sein. - Eine Grundschaltung einer zwischen zwei Knoten N1 und N2 angeordneten Halbbrücke
900 ist in9 gezeigt. Die Halbbrücke900 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Konstante elektrische Potentiale können an die Knoten N1 und N2 angelegt sein. Beispielsweise kann ein hohes elektrisches Potential, wie etwa 10, 50, 100, 200, 500 oder 1000 V oder irgendein anderes Potential an den Knoten N1 und ein niedriges elektrisches Potential, beispielsweise 0 V, an den Knoten N2 angelegt sein. In diesem Fall wird der Schalter S1 als der High-Side-Schalter (Hoch-Potential-Schalter) bezeichnet und der Schalter S2 als der Low-Side-Schalter (Niedrig-Potential-Schalter) bezeichnet. Die Schalter S1 und S2 können mit Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, doch können die Schaltfrequenzen auch außerhalb dieses Bereichs liegen. - In der Einrichtung
800 können die Leistungshalbleiterchips10 und60 als die Schalter S1 und S2 implementiert sein. Der Leistungshalbleiterchip60 kann auf der ersten Metallfolie11 derart montiert sein, dass seine zweite Elektrode15 an die erste Metallfolie11 gekoppelt ist. Weiterhin ist die erste Elektrode13 des Leistungshalbleiterchips10 mit Hilfe der ersten Metallfolie11 an die zweite Elektrode15 des Leistungshalbleiterchips60 gekoppelt. Die zweite Metallfolie12 ist derart strukturiert, dass die zweite Elektrode15 des Leistungshalbleiterchips10 und die erste Elektrode13 des Leistungshalbleiterchips60 elektrisch voneinander isoliert sind. Zudem sind die Steuerelektroden28 von beiden Halbleiterchips10 und60 elektrisch von den anderen Elektroden iso liert. Die Einrichtung800 kann auch als ein SMD (Surface Mount Device – oberflächenmontiertes Bauelement) verkörpert sein. In diesem Fall können die an die zweite Elektrode15 und die Steuerelektrode28 des Halbleiterchips10 gekoppelten Abschnitte der zweiten Metallfolie12 als die jeweiligen Komponenten in der Einrichtung500 verkörpert sein. Der an die erste Elektrode13 des Halbleiterchips60 gekoppelte Abschnitt der zweiten Metallfolie12 kann als die jeweilige Komponente in der Einrichtung501 verkörpert sein. Weiterhin können die vorstehenden externen Kontaktelemente von beiden Metallfolien11 ,12 entfallen. Gemäß einer Ausführungsform koppelt die erste Metallfolie11 möglicherweise die erste Elektrode13 des Halbleiterchips10 nicht elektrisch an die zweite Elektrode15 des Halbleiterchips60 . Diese elektrische Verbindung kann beim Montieren der Einrichtung800 auf einer Leiterplatte hergestellt werden. - Die Halbbrückeneinrichtung
800 kann beispielsweise in Elektronikschaltungen implementiert werden, um Gleichspannungen umzuwandeln, Gleichspannungswandler. Gleichspannungswandler können dazu verwendet werden, eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung umzuwandeln, die an den Bedarf von nachgeschalteten Elektronikschaltungen angepasst ist. Gleichspannungswandler können als Step-Down-Wandler (Abwärtswandler) verkörpert sein, bei denen die Ausgangspannung kleiner ist als die Eingangsspannung, oder als Step-Up-Wandler (Aufwärtswandler), bei denen die Ausgangsspannung größer ist als die Eingangsspannung. Frequenzen von mehreren MHz oder höher können an Gleichspannungswandler angelegt werden. Weiterhin können Ströme von bis zu 50 A oder höher durch die Gleichspannungswandler fließen. - Die
10A bis10L zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung1000 , die in10L gezeigt ist. Das in10A bis10L gezeigte Verfahren ist fast identisch mit dem in3A bis3K gezeigten Verfahren. Die Unterschiede zwischen beiden Verfahren sind nachfolgend beschrieben. - Wie in
10A gezeigt, wird die erste Metallfolie11 bereitgestellt. Die erste Metallfolie11 ist in einer Draufsicht (oben) und einer Querschnittsansicht (unten) entlang der in der Draufsicht gezeigten Linie A-A' gezeigt. Im Gegensatz zu der in3A gezeigten ersten Metallfolie11 ist die erste Metallfolie11 von10A nicht strukturiert, so dass die erste und zweite Fläche20 und21 der ersten Metallfolie11 gleichförmig und nichtunterbrochen sind. - Das elektrisch isolierende Material
23 kann auf der zweiten Fläche21 der ersten Metallfolie11 abgeschieden werden, wie in10B gezeigt. Das elektrisch isolierende Material23 kann strukturiert sein. Mehrere Aussparungen24 ,70 und71 sind in dem elektrisch isolierenden Material23 hergestellt, die Abschnitte der zweiten Fläche21 der ersten Metallfolie11 exponieren. Die Aussparungen70 befinden sich an Plätzen, wo die strukturierte erste Metallfolie11 von3A Aussparungen22 aufweist, und entlang den Aussparungen71 werden die Einrichtungen1000 später getrennt. - Die in
10C bis10G gezeigten Fabrikationsprozesse entsprechen den in3C bis3G gezeigten Fabrikationsprozessen, wobei die zweite Metallfolie12 von10G nicht strukturiert ist, sondern gleichförmig und nichtunterbrochen ist. - Nach der Produktion der gelöteten Fügestellen (oder geklebten oder gesinterten Fügestellen) zwischen der ersten und zweiten Metallfolie
11 ,12 und den Halbleiterchips10 kann ein Material71 auf der zweiten Metallfolie12 abgeschieden werden, wie in10H gezeigt. Für die Abscheidung des Materials71 können die gleichen Abscheidungsverfahren verwendet werden, wie oben in Verbindung mit der Abscheidung des elektrisch isolierenden Materials23 beschrieben. Das Material71 kann auf die zweite Metallfolie12 gedruckt werden. Weiterhin können die gleichen Materialien für das Material71 verwendet werden, wie oben in Verbindung mit dem elektrisch isolierenden Material23 beschrieben. - Das Material
71 kann strukturiert werden. Mehrere Aussparungen72 und73 werden in dem Material71 hergestellt, die Abschnitte der zweiten Metallfolie12 exponieren. Die Aussparungen72 befinden sich an Plätzen, wo die strukturierte zweite Metallfolie12 von3G Aussparungen30 aufweist, und entlang der Aussparungen73 werden die Einrichtungen1000 später getrennt. Weiterhin werden die die erste Metallschicht11 exponierenden Aussparungen72 von einem entsprechenden Material74 geschützt, beispielsweise Wachs, das gegenüber dem Ätzmittel, das in dem nächsten Fabrikationsschritt verwendet wird, beständig ist. - Danach werden die untere Fläche der ersten Metallfolie
11 und die obere Fläche der zweiten Metallfolie12 einem geeigneten flüssigen Ätzmittel ausgesetzt, das die exponierten Abschnitte der ersten und zweiten Metallfolie11 ,12 ätzt. Danach kann das Material74 entfernt werden, es kann aber auch während eines späteren Fabrikationsschritts entfernt werden. Weiterhin kann das Material71 von der zweiten Metallfolie12 entfernt werden, wenn das Material71 nur als eine Ätzmaske verwendet wird. Das Material71 kann auch auf der zweiten Metallfolie12 zurückbleiben, wenn das Material71 elektrisch isoliert und eine entsprechende Wärmeleitfähigkeit aufweist. Das Ergebnis des Ätzprozesses ist in10I gezeigt. - Die in
10J bis10L gezeigten Fabrikationsprozesse entsprechen den in3I bis3K gezeigten Fabrikationsprozessen. -
11A bis11M zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Einrichtung1100 , die in11M gezeigt ist. Das in11A bis11M gezeigte Verfahren ist fast identisch mit dem in10A bis10L gezeigten Verfahren. Die Unterschiede zwischen beiden Verfahren werden nachfolgend beschrieben. - Die in
11A bis11G gezeigten Fabrikationsprozesse entsprechen den in10A bis10H gezeigten Fabrikationsprozessen, doch entfällt die Abscheidung des elektrisch isolierenden Materials23 auf der zweiten Fläche21 der ersten Metallfolie11 , wie in10B gezeigt. Die Abscheidung des elektrisch isolierenden Materials23 wird in dem in11H gezeigten Fabrikationsprozess ausgeführt, was bedeutet, dass das elektrisch isolierende Material23 nach dem Löten, Kleben oder Sintern der ersten und zweiten Metallfolie21 ,22 und der Halbleiterchips10 miteinander abgeschieden wird. Das Strukturieren des elektrisch isolierenden Materials23 ist das gleiche wie in10B gezeigt. - Wie in
11I gezeigt, werden die die erste Metallschicht11 exponierenden Aussparungen24 in dem elektrisch isolierenden Material23 durch das Material74 geschützt, beispielsweise Wachs, das gegenüber dem Ätzmittel beständig ist. - Wie in
11J gezeigt, wird nur die untere Fläche der ersten Metallschicht11 dem Ätzmittel ausgesetzt, das die exponierten Abschnitte der ersten Metallfolie11 ätzt, um die Aussparungen22 in der ersten Metallfolie11 zu erhalten. - Ähnlich dem in
3J gezeigten Fabrikationsprozess kann das elektrisch isolierende Material35 auf den Seitenflächen der ersten Metallfolie11 und den Halbleiterchips10 aufgebracht werden, wie in11K gezeigt. Das elektrisch isolierende Material35 darf jedoch die untere Fläche der ersten Metallfolie11 und die obere Fläche der zweiten Metallfolie12 nicht bedecken. An Stellen, wo die zweite Metallfolie12 später gebogen wird, können Löcher80 in dem elektrisch isolierenden Material35 angeordnet sein. Gemäß einer Ausführungsform, die in11K unten gezeigt ist, bedeckt das elektrisch isolierende Material35 nur eine der Einrichtungen, wenn es zwischen zwei benachbarten Einrichtungen aufgebracht wird. Bei der Darstellung von11K ist die linke der beiden Einrichtungen mit dem elektrisch isolierenden Material35 bedeckt, dessen zweite Metallfolie12 später gebogen wird. - Wie in
11L gezeigt, wird dann nur die obere Fläche der zweiten Metallschicht12 dem Ätzmittel ausgesetzt, das die exponierten Abschnitte der zweiten Metallfolie12 ätzt. Das Material71 kann von der zweiten Metallfolie12 entfernt werden, wenn das Material71 nur als eine Ätzmaske verwendet wird. Das Material71 kann auch auf der zweiten Metallfolie12 verbleiben, wenn das Material71 elektrisch isoliert und eine entsprechende Wärmeleitfähigkeit aufweist. Das Material74 kann entfernt werden, wenn es elektrisch isoliert. Wenn das Material74 elektrisch leitend ist, kann es auf den Einrichtungen1100 verbleiben. - Das elektrisch isolierende Material
35 kann ausreichend weich sein, dass es ein Biegen der zweiten Metallfolie12 derart gestattet, dass Oberflächen34 der zweiten Metallfolie12 in einer Ebene parallel zu der durch die zweite Fläche21 der ersten Metallfolie11 definierten Ebene liegen, wie in11M gezeigt. Dieser Fabrikationsprozess ist ähnlich dem in3I gezeigten Fabrikationsprozess. Zudem kann das elektrisch isolierende Material35 unterteilt werden, wodurch die Einrichtungen1100 voneinander getrennt werden, beispielswei se durch Sägen, Schneiden, Fräsen oder Laserabtragung. - Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck ”beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
- Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
Claims (25)
- Einrichtung (
100 ), umfassend: einen Halbleiterchip (10 ), der eine erste Elektrode (13 ) auf einer ersten Fläche (14 ) und eine zweite Elektrode (15 ) auf einer der ersten Fläche (14 ) gegenüberliegenden zweiten Fläche (16 ) umfasst, eine erste Metallfolie (11 ), die auf elektrisch leitende Weise an der ersten Elektrode (13 ) des Halbleiterchips (10 ) angebracht ist, und eine zweite Metallfolie (12 ), die auf elektrisch leitende Weise an der zweiten Elektrode (15 ) des Halbleiterchips (10 ) angebracht ist. - Einrichtung (
100 ) nach Anspruch 1, wobei der Halbleiterchip (10 ) eine dritte Elektrode (28 ) auf der zweiten Fläche (16 ) aufweist. - Einrichtung (
100 ) nach Anspruch 2, wobei die zweite Metallfolie (12 ) auf elektrisch leitende Weise an der dritten Elektrode (28 ) angebracht ist. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10 ) einen Transistor umfasst und die erste Elektrode (13 ) eine Drain- oder Kollektor-Elektrode ist und die zweite Elektrode (15 ) eine Source- oder Emitter-Elektrode ist. - Einrichtung (
100 ) nach Anspruch 4, wobei der Transistor (10 ) ein Leistungstransistor ist. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei die erste Metallfolie (11 ) und/oder die zweite Metallfolie (12 ) auf elektrisch leitende Weise durch Löten und/oder Kleben und/oder Sintern angebracht ist. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei Abschnitte der ersten Metallfolie (11 ) und der zweiten Metallfolie (12 ) externe Kontaktoberflächen sind. - Einrichtung (
100 ) nach Anspruch 7, wobei die externe Kontaktoberfläche der ersten Metallfolie (11 ) von der ersten Metallfolie (11 ) vorsteht. - Einrichtung (
100 ) nach Anspruch 7 oder 8, wobei die externen Kontaktoberflächen der ersten und zweiten Metallfolie (11 ,12 ) in einer im Wesentlichen gemeinsamen Ebene angeordnet sind. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei ein Abschnitt der zweiten Metallfolie (12 ) in einer durch die erste Metallfolie (11 ) definierten Ebene liegt. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei ein Abschnitt der zweiten Metallfolie (12 ) auf eine S-förmige Weise gebogen ist. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, wobei die erste Metallfolie (11 ) und/oder die zweite Metallfolie (12 ) eine Dicke größer als 50 μm und kleiner als 150 μm aufweist. - Einrichtung (
800 ) nach einem der vorhergehenden Ansprüche, wobei die Einrichtung (800 ) einen weiteren Halbleiterchip (60 ) umfasst, der in einer Halbbrückenschaltung an den Halbleiterchip (10 ) gekoppelt ist. - Einrichtung (
800 ) nach Anspruch 13, wobei der weitere Halbleiterchip (60 ) eine erste Elektrode (13 ) auf einer ersten Fläche (14 ) und eine zweite und dritte Elektrode (15 ,28 ) auf einer der ersten Fläche (14 ) gegenüberliegenden zweiten Fläche (16 ) aufweist und die zweite Metallfolie (12 ) auf elektrisch leitende Weise an der ersten Elektrode (13 ) des weiteren Halbleiterchips (60 ) angebracht ist. - Einrichtung (
100 ) nach einem der vorhergehenden Ansprüche, umfassend ein zwischen der ersten Metallfolie (11 ) und der zweiten Metallfolie (12 ) angeordnetes elektrisch isolierendes Material. - Verfahren, umfassend: Bereitstellen einer ersten Metallfolie (
11 ) und einer zweiten Metallfolie (12 ); Bereitstellen von mehreren Halbleiterchips (10 ), die jeweils eine erste Elektrode (13 ) auf einer ersten Fläche (14 ) und eine zweite Elektrode (15 ) auf einer der ersten Fläche (14 ) gegenüberliegenden zweiten Fläche (16 ) aufweisen; und Anbringen der ersten Metallfolie (11 ) an den ersten Elektroden (13 ) der Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) an den zweiten Elektroden (15 ) der Halbleiterchips (10 ). - Verfahren nach Anspruch 16, wobei die Halbleiterchips (
10 ) durch Unterteilen der ersten Metallfolie (11 ) und/oder der zweiten Metallfolie (12 ) voneinander getrennt werden. - Verfahren nach Anspruch 16 oder 17, wobei die erste Metallfolie (
11 ) und/oder die zweite Metallfolie (12 ) durch Löten und/oder Kleben und/oder Sintern an den Halbleiterchips (10 ) angebracht werden. - Verfahren nach einem der Ansprüche 16 bis 18, wobei Lötmaterial zwischen der ersten Metallfolie (
11 ) und den Halbleiterchips (10 ) und zwischen den Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) platziert wird und das Lötmate rials nach dem Anordnen der ersten Metallfolie (11 ), der Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) aufeinander geschmolzen wird. - Verfahren nach einem der Ansprüche 16 bis 19, umfassend: Platzieren eines elektrisch leitenden Klebers zwischen der ersten Metallfolie (
11 ) und den Halbleiterchips (10 ) und zwischen den Halbleiterchips (10 ) und der zweiten Metallfolie (12 ); und Verfestigen des elektrisch leitenden Klebers nach dem Anordnen der ersten Metallfolie (11 ), der Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) aufeinander. - Verfahren nach einem der Ansprüche 16 bis 20, wobei Metallteilchen zwischen der ersten Metallfolie (
11 ) und den Halbleiterchips (10 ) und zwischen den Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) platziert werden und die Metallteilchen nach dem Anordnen der ersten Metallfolie (11 ), der Halbleiterchips (10 ) und der zweiten Metallfolie (12 ) aufeinander gesintert werden. - Verfahren nach einem der Ansprüche 16 bis 21, wobei ein erster Abschnitt der zweiten Metallfolie (
12 ) zu der ersten Metallfolie (11 ) gebogen wird oder ein erster Abschnitt der ersten Metallfolie (11 ) zu der zweiten Metallfolie (12 ) gebogen wird. - Verfahren nach Anspruch 22, wobei der erste Abschnitt der zweiten Metallfolie (
12 ) nach dem Unterteilen der zweiten Metallfolie (12 ) gebogen wird. - Verfahren nach Anspruch 22 oder 23, wobei der erste Abschnitt der zweiten Metallfolie (
12 ) an der zweiten Elektrode (15 ) des Halbleiterchips (10 ) angebracht wird und ein zweiter Abschnitt der zweiten Metallfolie (12 ), der an einer dritten Elektrode (28 ) des Halbleiterchips (10 ) angebracht wird, zu der ersten Metallfolie gebogen wird. - Einrichtung (
300 ), umfassend: einen Halbleiterchip (10 ), der eine erste Elektrode (13 ) auf einer ersten Fläche (14 ) und eine zweite Elektrode (15 ) auf einer der ersten Fläche (14 ) gegenüberliegenden zweiten Fläche (16 ) umfasst, eine erste Metallfolie (11 ), die auf elektrisch leitende Weise an der ersten Elektrode (13 ) des Halbleiterchips (10 ) angebracht ist, und eine zweite Metallfolie (12 ), die auf elektrisch leitende Weise an der zweiten Elektrode (15 ) des Halbleiterchips (10 ) angebracht ist, wobei ein Abschnitt der zweiten Metallfolie (12 ) derart gebogen ist, dass der Abschnitt der zweiten Metallfolie (12 ) im Wesentlichen in einer durch die erste Metallfolie (11 ) definierten Ebene liegt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/326,529 US8124449B2 (en) | 2008-12-02 | 2008-12-02 | Device including a semiconductor chip and metal foils |
US12/326,529 | 2008-12-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009044641A1 true DE102009044641A1 (de) | 2010-09-09 |
DE102009044641B4 DE102009044641B4 (de) | 2015-06-11 |
Family
ID=42222007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009044641.9A Expired - Fee Related DE102009044641B4 (de) | 2008-12-02 | 2009-11-24 | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung |
Country Status (2)
Country | Link |
---|---|
US (2) | US8124449B2 (de) |
DE (1) | DE102009044641B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010062453A1 (de) | 2010-12-06 | 2012-06-06 | Robert Bosch Gmbh | Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen sowie Verfahren zur Kontaktierung eines Halbleiters |
DE102014008587A1 (de) * | 2014-06-10 | 2015-12-17 | Continental Automotive Gmbh | Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung |
DE102018104972A1 (de) * | 2018-03-05 | 2019-09-05 | Schweizer Electronic Ag | Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements |
DE102014104630B4 (de) | 2013-04-05 | 2019-10-24 | Infineon Technologies Ag | Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend |
DE102021205473A1 (de) | 2021-05-28 | 2022-12-01 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vertikales halbleiterbauelement und verfahren zum herstellen desselben |
DE102013102058B4 (de) | 2012-03-01 | 2024-05-29 | Infineon Technologies Ag | Chipanordnungen und Verfahren zum Bilden einer Chipanordnung |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2421032A1 (de) * | 2010-08-18 | 2012-02-22 | Nxp B.V. | Verfahren zur Verpackung eines Halbleiterbauelements und Halbleiterbauelementverpackung |
CN102593108B (zh) * | 2011-01-18 | 2014-08-20 | 台达电子工业股份有限公司 | 功率半导体封装结构及其制造方法 |
US20140001622A1 (en) * | 2012-06-27 | 2014-01-02 | Infineon Technologies Ag | Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages |
US20140001480A1 (en) * | 2012-07-02 | 2014-01-02 | Infineon Technologies Ag | Lead Frame Packages and Methods of Formation Thereof |
JP5970316B2 (ja) * | 2012-09-26 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9478484B2 (en) | 2012-10-19 | 2016-10-25 | Infineon Technologies Austria Ag | Semiconductor packages and methods of formation thereof |
JP6072667B2 (ja) * | 2013-11-12 | 2017-02-01 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
US10679965B2 (en) * | 2015-02-04 | 2020-06-09 | Zowie Technology Corporation | Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit |
EP3065172A1 (de) | 2015-03-06 | 2016-09-07 | Nxp B.V. | Halbleiterbauelement |
DE102016107792B4 (de) | 2016-04-27 | 2022-01-27 | Infineon Technologies Ag | Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen |
US10256168B2 (en) | 2016-06-12 | 2019-04-09 | Nexperia B.V. | Semiconductor device and lead frame therefor |
JP6477975B2 (ja) * | 2017-03-08 | 2019-03-06 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
US10121742B2 (en) * | 2017-03-15 | 2018-11-06 | Amkor Technology, Inc. | Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure |
US20200194347A1 (en) * | 2018-12-18 | 2020-06-18 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor package and method of making the same |
JP7472435B2 (ja) | 2019-05-13 | 2024-04-23 | 富士電機株式会社 | 半導体モジュールの製造方法 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4538170A (en) * | 1983-01-03 | 1985-08-27 | General Electric Company | Power chip package |
DE3414065A1 (de) * | 1984-04-13 | 1985-12-12 | Siemens AG, 1000 Berlin und 8000 München | Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung |
GB2178895B (en) * | 1985-08-06 | 1988-11-23 | Gen Electric Co Plc | Improved preparation of fragile devices |
US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US6256200B1 (en) * | 1999-05-27 | 2001-07-03 | Allen K. Lam | Symmetrical package for semiconductor die |
US6307755B1 (en) * | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
TW450432U (en) * | 2000-06-15 | 2001-08-11 | Siliconix Taiwan Ltd | Connecting structure of power transistor |
US6707135B2 (en) * | 2000-11-28 | 2004-03-16 | Texas Instruments Incorporated | Semiconductor leadframe for staggered board attach |
JP2002353255A (ja) * | 2001-05-30 | 2002-12-06 | Moric Co Ltd | 半導体チップ半田付け用ランドパターン |
FI119215B (fi) | 2002-01-31 | 2008-08-29 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli |
FI115285B (fi) | 2002-01-31 | 2005-03-31 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi |
FI20030293A (fi) | 2003-02-26 | 2004-08-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
FI119583B (fi) | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
DE10314172B4 (de) * | 2003-03-28 | 2006-11-30 | Infineon Technologies Ag | Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung |
US7888411B2 (en) * | 2003-04-01 | 2011-02-15 | Creative Electron, Inc. | Thermally conductive adhesive composition and process for device attachment |
FI115601B (fi) | 2003-04-01 | 2005-05-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
FI20031201A (fi) | 2003-08-26 | 2005-02-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
JP4628687B2 (ja) * | 2004-03-09 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
FI20041680A (fi) | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Elektroniikkamoduuli ja menetelmä sen valmistamiseksi |
FI20040592A (fi) | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Lämmön johtaminen upotetusta komponentista |
FI117814B (fi) | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
EP1617714B1 (de) | 2004-07-16 | 2008-09-10 | STMicroelectronics S.A. | Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren |
FI117812B (fi) | 2004-08-05 | 2007-02-28 | Imbera Electronics Oy | Komponentin sisältävän kerroksen valmistaminen |
US20060145319A1 (en) * | 2004-12-31 | 2006-07-06 | Ming Sun | Flip chip contact (FCC) power package |
FI117369B (fi) | 2004-11-26 | 2006-09-15 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
FI20041525A (fi) | 2004-11-26 | 2006-03-17 | Imbera Electronics Oy | Elektroniikkamoduuli ja menetelmä sen valmistamiseksi |
JP2006222298A (ja) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006324320A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
FI119714B (fi) | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
FI122128B (fi) | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
WO2006134220A1 (en) | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
WO2007007342A2 (en) | 2005-07-14 | 2007-01-18 | Doron Neuburger | Drag reducing system |
US7504733B2 (en) * | 2005-08-17 | 2009-03-17 | Ciclon Semiconductor Device Corp. | Semiconductor die package |
TW200739758A (en) | 2005-12-09 | 2007-10-16 | Fairchild Semiconductor Corporaton | Device and method for assembling a top and bottom exposed packaged semiconductor |
DE102005061015B4 (de) | 2005-12-19 | 2008-03-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement |
FI20060256L (fi) | 2006-03-17 | 2006-03-20 | Imbera Electronics Oy | Piirilevyn valmistaminen ja komponentin sisältävä piirilevy |
DE102006015198A1 (de) * | 2006-04-01 | 2007-10-11 | Semikron Elektronik Gmbh & Co. Kg | Verbindungseinrichtung für elektronische Bauelemente |
US20080036078A1 (en) * | 2006-08-14 | 2008-02-14 | Ciclon Semiconductor Device Corp. | Wirebond-less semiconductor package |
US8642394B2 (en) * | 2008-01-28 | 2014-02-04 | Infineon Technologies Ag | Method of manufacturing electronic device on leadframe |
US8138585B2 (en) * | 2008-05-28 | 2012-03-20 | Fairchild Semiconductor Corporation | Four mosfet full bridge module |
-
2008
- 2008-12-02 US US12/326,529 patent/US8124449B2/en not_active Expired - Fee Related
-
2009
- 2009-11-24 DE DE102009044641.9A patent/DE102009044641B4/de not_active Expired - Fee Related
-
2012
- 2012-02-28 US US13/407,157 patent/US8680668B2/en active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010062453A1 (de) | 2010-12-06 | 2012-06-06 | Robert Bosch Gmbh | Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen sowie Verfahren zur Kontaktierung eines Halbleiters |
WO2012076259A1 (de) | 2010-12-06 | 2012-06-14 | Robert Bosch Gmbh | Halbleiterbauelement mit erhöhter stabilität gegenüber thermomechanischen einflüssen sowie verfahren zur kontaktierung eines halbleiters |
DE102013102058B4 (de) | 2012-03-01 | 2024-05-29 | Infineon Technologies Ag | Chipanordnungen und Verfahren zum Bilden einer Chipanordnung |
DE102014104630B4 (de) | 2013-04-05 | 2019-10-24 | Infineon Technologies Ag | Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend |
DE102014008587A1 (de) * | 2014-06-10 | 2015-12-17 | Continental Automotive Gmbh | Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung |
US9406592B2 (en) | 2014-06-10 | 2016-08-02 | Continental Automotive Gmbh | Conductor strip with contact areas having cutouts |
DE102014008587B4 (de) | 2014-06-10 | 2022-01-05 | Vitesco Technologies GmbH | Leistungs-Halbleiterschaltung |
DE102018104972A1 (de) * | 2018-03-05 | 2019-09-05 | Schweizer Electronic Ag | Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements |
US10462905B2 (en) | 2018-03-05 | 2019-10-29 | Schweizer Electronic Ag | Printed circuit board element with integrated electronic switching element, power converter and method for producing a printed circuit board element |
DE102018104972B4 (de) | 2018-03-05 | 2022-06-23 | Schweizer Electronic Ag | Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements |
DE102021205473A1 (de) | 2021-05-28 | 2022-12-01 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vertikales halbleiterbauelement und verfahren zum herstellen desselben |
Also Published As
Publication number | Publication date |
---|---|
DE102009044641B4 (de) | 2015-06-11 |
US8680668B2 (en) | 2014-03-25 |
US20130069211A1 (en) | 2013-03-21 |
US20100133666A1 (en) | 2010-06-03 |
US8124449B2 (en) | 2012-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102009013818B4 (de) | Elektronische Vorrichtung und ihre Herstellung | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102009006152B4 (de) | Verfahren zur Herstellung eines Elektronikbauelements | |
DE102008027703B4 (de) | Bauelement, Module und Verfahren zu deren Herstellung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102008034164B4 (de) | Modul mit Leistung-Halbleiterchip und Verfahren | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102012100243B4 (de) | Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung | |
DE102009015722A1 (de) | Halbleitermodul | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102009012524A1 (de) | Halbleitermodul | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102008062498A1 (de) | Elektronikbauelement und Verfahren | |
DE102012111788A1 (de) | Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung | |
DE102009039227B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102015107445A1 (de) | Package für elektronische Vorrichtungen mit Metallblöcken | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102008039389A1 (de) | Halbleiterbauelement | |
DE102014109771A1 (de) | Mehrchipvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |