DE102009040557B4 - Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung - Google Patents

Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102009040557B4
DE102009040557B4 DE102009040557.7A DE102009040557A DE102009040557B4 DE 102009040557 B4 DE102009040557 B4 DE 102009040557B4 DE 102009040557 A DE102009040557 A DE 102009040557A DE 102009040557 B4 DE102009040557 B4 DE 102009040557B4
Authority
DE
Germany
Prior art keywords
external contact
contact element
component
mounting surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009040557.7A
Other languages
English (en)
Other versions
DE102009040557A1 (de
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009040557A1 publication Critical patent/DE102009040557A1/de
Application granted granted Critical
Publication of DE102009040557B4 publication Critical patent/DE102009040557B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

Bauelement (100; 300; 400), umfassend: genau einen Halbleiterchip (10), wobei der Halbleiterchip (10) ein Leistungs-MOSFET ist und eine Drain-Elektrode (11) auf einer ersten Oberfläche (13) und eine Source-Elektrode (12) und eine Gate-Elektrode (15) auf einer der ersten Oberfläche (13) gegenüber liegenden zweiten Oberfläche (14) umfasst, ein erstes externes Kontaktelement (21) und ein zweites externes Kontaktelement (22), die beide elektrisch an die Drain-Elektrode (11) des Halbleiterchips (10) gekoppelt sind, ein drittes externes Kontaktelement (23) und ein viertes externes Kontaktelement (24), die beide elektrisch an die Source-Elektrode (12) des Halbleiterchips (10) gekoppelt sind, ein fünftes externes Kontaktelement (31) und ein sechstes externes Kontaktelement (51), die beide elektrisch an die Gate-Elektrode (15) des Halbleiterchips (10) gekoppelt sind, eine erste Montageoberfläche (25), auf der das erste, dritte und fünfte externe Kontaktelement (21, 23, 31) angeordnet sind, und eine zweite Montageoberfläche (26), auf der das zweite, vierte und sechste externe Kontaktelement (22, 24, 51) angeordnet sind, wobei das erste und vierte externe Kontaktelement (21, 24) gleiche Umrisslinien aufweisen, das zweite und dritte externe Kontaktelement (22, 23) gleiche Umrisslinien aufweisen, das fünfte und sechste externe Kontaktelement (31, 51) gleiche Umrisslinien aufweisen, der genau eine Halbleiterchip (10) über der ersten Montageoberfläche (25) angeordnet ist, die zweite Montageoberfläche (26) über dem genau einen Halbleiterchip (10) angeordnet ist, die Umrisslinie des vierten externen Kontaktelements (24) genau über der Umrisslinie des ersten externen Kontaktelements (21) angeordnet ist, die Umrisslinie des zweiten externen Kontaktelements (22) genau über der Umrisslinie des dritten externen Kontaktelements (23) angeordnet ist, die Umrisslinie des fünften externen Kontaktelements (31) genau über der Umrisslinie des sechsten externen Kontaktelements (51) angeordnet ist, ...

Description

  • Die vorliegende Erfindung betrifft ein Elektronikbauelement mit zwei Montageoberflächen, ein ein derartiges Bauelement enthaltendes System und ein Verfahren zur Herstellung davon.
  • Leistungshalbleiterchips können beispielsweise in Elektronikbauelementen integriert sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten oder Steuern von Strömen und/oder Spannungen. Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFETs, IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungsdioden implementiert werden.
  • Bauelemente mit Leistungshalbleiterchips und zwei Montageoberflächen sind aus der Schrift DE 10 2006 005 420 A1 bekannt. Weitere Bauelemente mit Leistungshalbleiterchips sind in den Schriften DE 10 2005 004 160 A1 , US 2005 0161 785 A1 , DE 10 2006 021 959 A1 und US 2007 0045 785 A1 beschrieben.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein vielseitig einsetzbares Bauelement mit zwei Montageoberflächen zu schaffen. Ferner sollen ein System, das ein solches Bauelement umfasst, und ein Verfahren zur Herstellung des Bauelements angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Elemente der Zeichnungen sind relativ zu einander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch eine Querschnittsansicht eines Beispiels eines Bauelements mit zwei Montageoberflächen.
  • 2 zeigt schematisch eine Querschnittsansicht eines Beispiels eines Systems mit einer Leiterplatte und zwei auf der Leiterplatte montierten Bauelementen.
  • 3A bis 3J zeigen schematisch eine Draufsicht und eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen von Bauelementen mit zwei Montageoberflächen unter Verwendung eines Systemträgers.
  • 4A bis 4E zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen von Bauelementen mit zwei Montageoberflächen unter Verwendung der elektrochemischen Abscheidung eines Metalls.
  • 5 zeigt schematisch eine Querschnittsansicht eines Beispiels eines Bauelementes mit zwei Montageoberflächen.
  • 6 zeigt eine Grundschaltung einer Halbbrücke.
  • 7 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Systems mit einer Leiterplatte, zwei auf der Leiterplatte montierten Bauelementen und einem Kühlelement.
  • 8 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Systems mit einer Leiterplatte, zwei auf der Leiterplatte montierten Bauelementen, einem Kühlelement und einem Steuerbauelement.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen, wie sie in dieser Beschreibung verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischen liegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Bauelemente, die einen oder mehrere Halbleiterchips enthalten, sind im Folgenden beschrieben. Die Halbleiterchips können von unterschiedlichen Arten sein, können über verschiedene Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors – Metalloxidhalbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors – Bipolartransistoren mit isoliertem Gate), JFETs (Junction Gate Field Effect Transistors – Sperrschicht-Feldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Halbleiterchips mit einer vertikalen Struktur können beteiligt sein, d. h., dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente auf seinen beiden Hauptflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Leistungshalbleiterchips können eine vertikale Struktur aufweisen. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, und können weiterhin anorganische und/oder organischen Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips können Elektroden (oder Kontaktpads oder Kontaktflächen) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Elektroden der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Die Elektroden können sich auf den aktiven Hauptflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
  • Die Halbleiterchips können auf Trägern platziert werden. Die Träger können von beliebiger Gestalt und Größe und aus einem beliebigen Material sein. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden werden. Die Träger können auch aus einem Stück hergestellt. werden. Die Träger können untereinander durch eine Verbindungseinrichtung verbunden sein mit dem Zweck, einige der Träger im Verlauf der Fabrikation zu trennen. Das Trennen der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes angemessenes Verfahren ausgeführt werden. Die Träger können elektrisch leitend sein. Sie können, beispielsweise vollständig, aus Metallen oder Metalllegierungen hergestellt sein, einschließlich beispielsweise Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen, Stahl, rostfreiem Stahl oder anderen angemessenen Materialien. Die Träger können beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Weiterhin können die Träger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Anstatt einen Systemträger zu verwenden, können die Träger durch elektrochemische Abscheidung von Metallmaterial hergestellt werden, beispielsweise stromlose und/oder galvanische Abscheidung.
  • Die Bauelemente können eine oder mehrere elektrisch isolierende Schichten enthalten. Die elektrisch isolierenden Schichten können einen beliebigen Bruchteil einer beliebigen Anzahl von Oberflächen der Komponenten des Bauelements bedecken, wie etwa den Träger und den in das Bauelement integrierten Halbleiterchip. Die elektrisch isolierenden Schichten können unterschiedlichen Funktionen dienen. Sie können beispielsweise dazu verwendet werden, Komponenten des Bauelements elektrisch voneinander und/oder von externen Komponenten zu isolieren, sie können aber auch als Plattformen zum Montieren von anderen Komponenten verwendet werden, beispielsweise Verdrahtungsschichten oder Kontaktelementen. Die elektrisch isolierenden Schichten können unter Verwendung verschiedener Techniken hergestellt werden, beispielsweise unter Verwendung von Schablonendruck, Siebdruck oder irgendeiner anderen angemessenen Drucktechnik. Weiterhin können die elektrisch isolierenden Schichten aus einer Gasphase oder einer Lösung abgeschieden werden oder können als Folien laminiert werden. Die elektrisch isolierenden Schichten können beispielsweise aus organischen Materialien wie etwa Imid, Epoxid oder anderen wärmehärtenden Materialien, Photolack, Siliziumnitrid, Metalloxiden, Halbleiteroxiden, Keramiken und diamantartigem Kohlenstoff hergestellt sein. Weiterhin kann ein Formmaterial als das elektrisch isolierende Material verwendet werden. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Es können verschiedene Techniken eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, zum Beispiel Formpressen, Spritzgießen, Pulversintern oder flüssiges Ausformen.
  • Eine oder mehrere Metallschichten können über dem Halbleiterchip und/oder den elektrisch isolierenden Schichten platziert werden. Die Metallschichten können beispielsweise dazu verwendet werden, eine Umverdrahtungsschicht (Redistribution Layer) herzustellen. Die Metallschichten können als Verdrahtungsschichten verwendet werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb der Bauelemente herzustellen und/oder einen elektrischen Kontakt mit anderen Halbleiterchips und/oder in den Bauelementen enthaltenen Komponenten herzustellen. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise aus Leiterbahnen bestehen, können aber auch in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes beliebige gewünschte Metall, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer oder eine Metalllegierung, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Weiterhin können die Metallschichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die unten beschriebenen Bauelemente enthalten externe Kontaktelemente oder externe Kontaktpads (Kontaktflächen), die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Einige oder alle der externen Kontaktelemente können Zuleitungen (Leads) eines Systemträgers sein.
  • Die Bauelemente können Montageoberflächen aufweisen. Die Montageoberflächen können dazu dienen, das Bauelement auf einer anderen Komponente, beispielsweise einer Leiterplatte wie etwa einer PCB (Printed Circuit Board – gedruckte Leiterplatte) zu montieren. Externe Kontaktelemente können auf der Montageoberfläche angeordnet sein, um das elektrisch Koppeln des Bauelements an die Komponente zu gestatten, auf der das Bauelement montiert wird. Lötabscheidungen wie etwa Lötkugeln oder andere angemessene Verbindungselemente können dazu verwendet werden, eine elektrische und mechanische Verbindung zwischen dem Bauelement und der Komponente, auf der das Bauelement montiert ist, herzustellen.
  • 1 zeigt schematisch ein Beispiel einer Querschnittsansicht eines Bauelements 100. Das Bauelement 100 enthält genau einen Halbleiterchip 10. Bei einem Beispiel ist der Halbleiterchip 10 ein Leistungshalbleiterchip mit einer ersten Elektrode 11 und einer zweiten Elektrode 12. Die erste Elektrode 11 ist auf einer ersten Oberfläche 13 des Leistungshalbleiterchips 10 angeordnet, und die zweite Elektrode 12 ist auf einer zweiten Oberfläche 14 des Leistungshalbleiterchips 10 angeordnet. Die zweite Oberfläche 14 befindet sich gegenüber der ersten Oberfläche 13.
  • Das Bauelement 100 enthält weiterhin ein erstes externes Kontaktelement 21, ein zweites externes Kontaktelement 22, ein drittes externes Kontaktelement 23 und ein viertes externes Kontaktelement 24. Das erste und zweite externe Kontaktelement 21, 22 sind elektrisch an die erste Elektrode 11 des Leistungshalbleiterchips 10 gekoppelt. Die elektrischen Verbindungen zwischen dem ersten und zweiten externen Kontaktelement 21, 22 und dem Leistungshalbleiterchip 10 sind in 1 nicht gezeigt. Das dritte und vierte externe Kontaktelement 23, 24 sind elektrisch an die zweite Elektrode 12 des Leistungshalbleiterchips 10 gekoppelt. Diese elektrischen Verbindungen sind ebenfalls nicht in 1 gezeigt.
  • Zudem enthält das Bauelement 100 eine erste Montageoberfläche 25 und eine zweite Montageoberfläche 26. Das erste und dritte externe Kontaktelement 21, 23 sind auf der ersten Montageoberfläche 25 angeordnet, und das zweite und vierte externe Kontaktelement 22, 24 sind auf der zweiten Montageoberfläche 26 angeordnet.
  • 2 zeigt schematisch ein Beispiel einer Querschnittsansicht eines Systems 200. Das System 200 enthält ein erstes Bauelement 101, ein zweites Bauelement 102 und eine Leiterplatte 27. Das erste und zweite Bauelement 101, 102 enthalten Komponenten, die den Komponenten des in 1 gezeigten Bauelements 100 ähnlich oder identisch dazu sind. Deshalb werden ähnliche oder identische Komponenten der Bauelemente 100, 101 und 102 mit den gleichen Bezugszahlen bezeichnet. Wie das Bauelement 100 kann jedes der Bauelemente 101 und 102 genau einen Halbleiterchip enthalten, doch kann jedes der Bauelemente 101 und 102 auch mehr als einen Halbleiterchip enthalten.
  • Das erste Bauelement 101 ist auf der Leiterplatte 27 montiert, wobei seine erste Montageoberfläche 25 der Leiterplatte 27 zugewandt ist. Das zweite Bauelement 102 ist auf der Leiterplatte 27 montiert, wobei seine zweite Montageoberfläche 26 der Leiterplatte 27 zugewandt ist.
  • Die 3A bis 3J zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 300, das in 3J gezeigt ist. Das Bauelement 300 ist eine Implementierung des in 1 gezeigten Bauelements 100. Die Einzelheiten des Bauelements 300, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 100 angewendet werden. Ähnliche oder identische Komponenten der Bauelemente 100 und 300 sind mit den gleichen Bezugszahlen bezeichnet.
  • In 3A wird ein Träger 30 bereitgestellt. Der Träger 30 ist in einer Draufsicht (oben) und einer Querschnittsansicht (unten) entlang der in der Draufsicht gezeigten Linie A-A' gezeigt. Bei einer Ausführungsform ist der Träger 30 ein Systemträger (Leadframe) mit externen Kontaktelementen 21, 23 und 31.
  • Der Systemträger 30 kann von beliebiger geometrischer Gestalt sein, und seine externen Kontaktelemente 21, 23 und 31 können auf beliebige Weise angeordnet sein. Der Systemträger 30 ist auf keine Größe beschränkt, beispielsweise kann der Systemträger 30 eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder kann noch dicker sein. Der Systemträger 30 kann aus einem Metall, beispielsweise Kupfer, oder einer Metalllegierung, beispielsweise Eisen-Nickel, hergestellt sein. Der Systemträger 30 kann mit einem elektrisch leitenden Material, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor, elektrochemisch beschichtet worden sein. Der Systemträger 30 kann gestanzt oder gefräst worden sein, um die äußere Gestalt des Systemträgers 30 zu erzeugen, wie in 3A gezeigt. Der Systemträger 30 kann weitere Die-Pads und/oder externe Kontaktelemente, die in 3A nicht gezeigt sind, enthalten.
  • Ein Leistungshalbleiterchip 10 kann über dem externen Kontaktelement 21 platziert werden, das als ein Die-Pad dient, wie in 3B gezeigt. Weitere Halbleiterchips können zusätzlich über weiteren Die-Pads des Systemträgers 30, die in 3B nicht gezeigt sind, platziert werden. Der Leistungshalbleiterchip 10 kann eine erste Elektrode 11 auf einer ersten Oberfläche 13 und eine zweite Elektrode 12 auf einer zweiten Oberfläche 14, die der ersten Oberfläche 13 gegenüberliegt, aufweisen. Der Halbleiterchip 10 kann beispielsweise eine Leistungsdiode oder ein Leistungstransistor wie etwa ein Leistungs-MOSFET, ein IGBT, ein JFET oder ein Leistungsbipolartransistor sein. Im Fall eines Leistungs-MOSFET, der beispielhaft in 3B gezeigt ist, können die erste und zweite Elektrode 11 und 12 eine Drain- bzw. Source-Elektrode (Lastelektroden) sein. Weiterhin kann der Leistungshalbleiterchip 10 eine dritte Elektrode 15 auf seiner zweiten Oberfläche 14 aufweisen, die als Gate-Elektrode (Steuerelektrode) in dem Fall fungiert, dass der Leistungshalbleiterchip 10 ein Leistungs-MOSFET ist. Beim Betrieb können Spannungen von bis zu 5, 50, 100, 500 oder sogar 1000 V oder noch höher zwischen den Lastelektroden 11 und 12 angelegt werden. Die an die Steuerelektrode 15 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen.
  • Der Leistungshalbleiterchip 10 kann auf dem externen Kontaktelement 21 montiert werden, wobei seine erste Oberfläche 13 dem Systemträger 30 zugewandt ist. Die Drain-Elektrode 11 kann elektrisch mit dem elektrisch leitenden externen Kontaktelement 21 verbunden sein. Die elektrische Verbindung zwischen der Drain-Elektrode 11 des Leistungshalbleiterchips 10 und dem Systemträger 30 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten oder adhäsives Bonden unter Verwendung eines elektrisch leitenden Klebers hergestellt werden.
  • Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, ist es möglich, Lotmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Systemträger 30 und dem Leistungshalbleiterchip 10 aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von Sn-, AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi- oder Au-Loten denkbar. Wenn der Leistungshalbleiterchip 10 adhäsiv an den Systemträger 30 gebondet wird, ist es möglich, elektrisch leitende Kleber zu verwenden, die auf Epoxidharzen basieren und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit herzustellen.
  • Eine elektrisch isolierende Schicht 32 kann auf den exponierten Teilen von mindestens der oberen Oberfläche des Systemträgers 30 und des Leistungshalbleiterchips 10 abgeschieden werden, wie in 3C gezeigt. Das Abscheiden der elektrisch isolierenden Schicht 32 kann beispielsweise durch Schablonendruck, Siebdruck oder irgendeine andere angemessene Drucktechnik durchgeführt werden. Bei einer Ausführungsform kann die elektrisch isolierende Schicht 32 als eine Folie oder ein Blatt auf die darunter liegenden Strukturen laminiert werden, indem Vakuum sowie Wärme und Druck für eine geeignete Zeit einwirken gelassen werden. Es kann auch vorgesehen werden, dass ein elektrisch isolierendes Material aus einer Lösung oder einer Gasphase abgeschieden wird und Schicht für Schicht bis zu einer gewünschten Dicke aufgebaut wird. Techniken, die für diese Art von Abscheidung verwendet werden können, sind beispielsweise physikalische oder chemische Abscheidung aus der Dampfphase, Aufschleudern, Dispensieren, Tauchen, Sprühen, Spritzgießen, Formpressen, Pulversintern oder flüssiges Ausformen. Die elektrisch isolierende Schicht 32 kann aus einem Polymer wie etwa Parylen, einem Photolackmaterial, Imid, Epoxid, Duroplast, einem Silikon, einem Formmaterial, Siliziumnitrid oder einem anorganischen, keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt werden.
  • Die Höhe d1 der elektrisch isolierenden Schicht 32 über der zweiten Oberfläche 14 des Leistungshalbleiterchips 10 kann mindestens 10 μm und bei einer Ausführungsform etwa 30 μm betragen. Die elektrisch isolierende Schicht 32 kann nach ihrer Abscheidung eine planare obere Oberfläche 33 liefern, die koplanar (planparallel) zu der oberen Oberfläche des Systemträgers 30 ist. Die planare Oberfläche 33 kann zum Anbringen von anderen Komponenten des Bauelements 300 verwendet werden.
  • Die elektrisch isolierende Schicht 32 kann wie in 3D gezeigt strukturiert werden. Mehrere Ausschnitte oder Durchgangslöcher 34 bis 38 werden in der elektrisch isolierenden Schicht 32 hergestellt. Die Durchgangslöcher 34 und 35 exponieren mindestens Abschnitte der Source-Elektrode 12 bzw. der Gate-Elektrode 15 des Leistungshalbleiterchips 10. Die Durchgangslöcher 36, 37 und 38 exponieren mindestens Abschnitte der oberen Oberflächen der externen Kontaktelemente 21, 23 bzw. 31. Um das Durchgangsloch 36 darzustellen, ist eine weitere Querschnittsansicht (unten) entlang der in der Draufsicht gezeigten Linie B-B' in 3D dargestellt. Die Durchgangslöcher 34 bis 38 gestatten das Herstellen von elektrischen Verbindungen zu den exponierten Gebieten.
  • Wenn die elektrisch isolierende Schicht 32 photoaktive Komponenten enthält, kann die elektrisch isolierende Schicht 32 photolithographisch strukturiert werden. Als Alternative kann die elektrisch isolierende Schicht 32 beispielsweise durch einen Stanzprozess, Laserabtragung, Ätzen, mechanisches Bohren oder irgendeinen anderen, einem Fachmann bekannten geeigneten Prozess strukturiert werden.
  • Bei einer weiteren Ausführungsform, die in den Figuren nicht gezeigt ist, wird die elektrisch isolierende Schicht 32 als eine Polymerfolie oder ein Polymerblatt mit mehreren Durchgangslöchern 34 bis 38 bereitgestellt, bevor sie auf den Systemträger 30 und den Halbleiterchip 10 laminiert wird. Die Durchgangslöcher 34 bis 38 können durch Ausstanzen von Gebieten der Polymerfolie oder des Polymerblatts bereitgestellt werden. Die Größe und Anordnung dieser Gebiete entsprechen der Größe und Anordnung der Oberflächen der Elemente, die exponiert werden sollen.
  • Die in der elektrisch isolierenden Schicht 32 hergestellten Durchgangslöcher 34 bis 38 können mit einem Metall 39 oder einem beliebigen anderen angemessenen elektrisch leitenden Material gefüllt werden, um Durchverbindungen in der elektrisch isolierenden Schicht 32 auszubilden, wie in 3E gezeigt. Kupfer, Eisen, Nickel, Aluminium oder andere Metalle oder Metalllegierungen können als das Material verwendet werden. Das Metall 39 kann in den Durchgangslöchern 34 bis 38 durch Verwendung eines galvanischen Abscheidungsverfahrens oder eines beliebigen anderen angemessenen Abscheidungsverfahrens abgeschieden werden.
  • Die elektrisch isolierende Schicht 32 kann als eine Plattform für die Abscheidung einer Metallschicht 40 dienen, wie in 3F gezeigt. Bei einer Ausführungsform kann die Metallschicht 40 eine Dicke im Bereich von 10 bis 300 μm aufweisen oder kann noch dicker sein. Die Metallschicht 40 kann wie in 3F gezeigt strukturiert werden, so dass nur einige Bereiche der elektrisch isolierenden Schicht 32 von der Metallschicht 40 bedeckt sind. Beispielsweise kann die Metallschicht 40 nach dem Strukturieren Metallbereiche 41, 42 und 43 bilden. Der Metallbereich 41 kann die Durchverbindungen 34 und 37 elektrisch miteinander koppeln. Der Metallbereich 42 kann die Durchverbindungen 35 und 38 elektrisch miteinander koppeln, und der Metallbereich 43 kann an die Durchverbindung 36 gekoppelt sein.
  • Die Metallschicht 40 kann unter Verwendung eines galvanischen Abscheidungsverfahrens hergestellt werden. Dazu wird zuerst eine Keimschicht auf den oberen Oberflächen der elektrisch isolierenden Schicht 32 und der Durchverbindungen 34 bis 38 abgeschieden. Die Keimschicht besitzt üblicherweise eine Dicke von einigen hundert Nanometern. Materialien wie etwa Palladium oder Titan können für die Keimschicht verwendet werden.
  • Die Dicke der Keimschicht kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitenden Material auf der Keimschicht vergrößert werden. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von unter 1 μm aufweisen. Danach kann eine weitere Schicht aus Kupfer galvanisch abgeschieden werden, die eine Dicke von über 10 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch entfallen. Die Metallschicht 40 kann nach dem abgeschlossenen Abscheidungsprozess aller ihrer Schichten oder nach der Abscheidung der Keimschicht strukturiert werden.
  • Bei einer weiteren Ausführungsform kann die Keimschicht durch einen Vakuumabscheidungsprozess wie etwa Sputtern abgeschieden werden. Beispielsweise kann zuerst eine Schicht aus Titan mit einer Dicke von beispielsweise etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von beispielsweise etwa 200 nm gesputtert werden. Die Kupferschicht kann dann als eine Keimschicht zum galvanischen Abscheiden einer weiteren Kupferschicht mit einer Dicke von mehr als 10 μm verwendet werden.
  • Als weitere Ausführungsformen können auch andere Abscheidungsverfahren verwendet werden, wie etwa physikalische Abscheidung aus der Dampfphase, chemische Abscheidung aus der Dampfphase, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldrucken. Weiterhin kann die Metallschicht 40 ein Metallfilm sein, beispielsweise ein Kupferfilm, der auf die oberen Oberflächen der elektrisch isolierenden Schicht 32 sowie der Durchverbindungen 34 bis 38 laminiert wird. Vakuum, Wärme und Druck können für eine Zeit einwirken gelassen werden, die geeignet ist, um die Metallschicht 40 an den darunter liegenden Materialien anzubringen.
  • Eine elektrisch isolierende Schicht 44 kann auf der Metallschicht 40 und den exponierten Teilen der elektrisch isolierenden Schicht 32 abgeschieden werden, wie in 3G gezeigt. Die elektrisch isolierende Schicht 44 kann aus einem Polymer wie etwa Parylen, einem Photolackmaterial, Imid, Epoxid, Duroplast, einem Silikon, einem Formmaterial, Siliziumnitrid oder einem anorganischen, keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt werden. Für die Abscheidung des elektrisch isolierenden Materials kann eine der oben in Verbindung mit der Abscheidung der elektrisch isolierenden Schicht 32 beschriebenen Techniken verwendet werden.
  • Die elektrisch isolierende Schicht 44 kann wie in 3H gezeigt strukturiert werden. Durchgangslöcher 45, 46 und 47 werden in der elektrisch isolierenden Schicht 44 hergestellt. Die Durchgangslöcher 45, 46 und 47 exponieren mindestens Abschnitte der Metallbereiche 41, 42 bzw. 43. Die Durchgangslöcher 45 bis 47 können hergestellt werden, indem eine der oben in Verbindung mit der Herstellung der Durchgangslöcher 34 bis 38 beschriebenen Techniken verwendet wird.
  • Die in der elektrisch isolierenden Schicht 44 erzeugten Durchgangslöcher 45 bis 47 können mit einem Metall 48 oder einem beliebigen anderen angemessenen elektrisch leitenden Material gefüllt werden, um Durchverbindungen in der elektrisch isolierenden Schicht 44 auszubilden, wie in 3I gezeigt. Kupfer, Eisen, Nickel, Aluminium oder andere Metalle oder Metalllegierungen können als das Material verwendet werden. Das Metall 48 kann in den Durchgangslöchern 45 bis 47 durch Verwendung eines galvanischen Abscheidungsverfahrens oder eines beliebigen anderen angemessenen Abscheidungsverfahrens abgeschieden werden.
  • Die elektrisch isolierende Schicht 44 kann als eine Plattform für die Abscheidung einer Metallschicht 50 dienen, wie in 3J gezeigt. Bei einer Ausführungsform kann die Metallschicht 50 eine Dicke im Bereich von 10 bis 400 μm aufweisen oder kann noch dicker sein. Die Metallschicht 50 kann wie in 3J gezeigt strukturiert werden, um externe Kontaktelemente 22, 24 und 51 zu erhalten. Die externen Kontaktelemente 22, 24 und 51 können elektrisch an die Durchverbindungen 47, 45 bzw. 46 gekoppelt sein. Das Abscheiden und Strukturieren der Metallschicht 50 kann ausgeführt werden, indem Verfahren wie oben in Verbindung mit dem Abscheiden und Strukturieren der Metallschicht 40 beschrieben verwendet werden. Beispielsweise können elektrochemische Abscheidungsverfahren, wie etwa stromlose und/oder galvanische Abscheidung, zum Herstellen der Metallschicht 50 verwendet werden.
  • Nach dem Abscheiden und Strukturieren der Metallschicht 50 können die Bauelemente 300 gegebenenfalls durch Trennen des Systemträgers 30 voneinander getrennt werden (in den Figuren nicht gezeigt). Das Trennen des Systemträgers 30 kann beispielsweise durch Sägen, Schneiden, Ätzen oder einen Laserstrahl oder andere elektromagnetische Strahlung durchgeführt werden.
  • Das in 3J gezeigte Bauelement 300 enthält einen und nur einen Halbleiterchip, der bei der vorliegenden Ausführungsform der Leistungs-MOSFET 10 ist. Der Leistungs-MOSFET 10 besitzt drei Elektroden 11, 12 und 15, und jede seiner Elektroden 11, 12 und 15 ist elektrisch an ein jeweiliges externes Kontaktelement auf einer ersten Montageoberfläche 25 des Bauelements 300 und ein jeweiliges externes Kontaktelement auf einer zweiten Montageoberfläche 26 des Bauelements 300, die der ersten Montageoberfläche 25 gegenüberliegt, gekoppelt. Im einzelnen ist die Drain-Elektrode 11 elektrisch an die externen Kontaktelemente 21 und 22 gekoppelt. Die Source-Elektrode 12 ist elektrisch an die externen Kontaktelemente 23 und 24 gekoppelt. Die Gate-Elektrode 15 ist elektrisch an die externen Kontaktelemente 31 und 51 gekoppelt. Somit kann das Bauelement 300 so auf einer Leiterplatte montiert werden, dass entweder seine erste Montageoberfläche 25 der Leiterplatte zugewandt ist oder seine zweite Montageoberfläche 26 der Leiterplatte zugewandt ist.
  • 3A (oben) zeigt die Geometrien und Anordnung der auf der ersten Montageoberfläche 25 des Bauelements 300 angeordneten externen Kontaktelemente 21, 23 und 31. 3J (oben) zeigt die Geometrien und Anordnung der auf der zweiten Montageoberfläche 26 des Bauelements 300 angeordneten externen Kontaktelemente 22, 24 und 51. Es ist anzumerken, dass die externen Kontaktelemente andere Geometrien und Größen aufweisen können als in 3A und 3J gezeigt. Weiterhin können andere Geometrien und Anordnungen (Footprints) der externen Kontaktelemente für die erste und zweite Montageoberfläche 25 und 26 verwendet werden. Bei der in 3A und 3J gezeigten Ausführungsform besitzen beide Montageoberflächen 25 und 26 die gleichen Geometrien und Anordnungen (Footprints).
  • Es kann vorgesehen sein, dass ein Paar der externen Kontaktelemente, die elektrisch an die gleiche Elektrode des Leistungshalbleiterchips 10 gekoppelt sind, andere Kontaktbereiche auf den beiden Montageoberflächen 25 und 26 aufweist, wobei der Kontaktbereich eines externen Kontaktelements der Bereich des jeweiligen externen Kontaktelements ist, der auf der jeweiligen Montageoberfläche exponiert ist, die konfiguriert ist, an einer Leiterplatte angebracht zu werden. Beispielsweise besitzt, wie in 3A und 3J gezeigt, das externe Kontaktelement 22 einen kleineren Kontaktbereich als das externe Kontaktelement 21. Weiterhin besitzt das externe Kontaktelement 23 einen kleineren Kontaktbereich als das externe Kontaktelement 24.
  • Zudem kann vorgesehen sein, dass der Kontaktbereich des externen Kontaktelements 22 kleiner ist als 60% oder 50% oder 40% oder 30% oder 20% oder 10% des Kontaktbereichs des externen Kontaktelements 24. Der Kontaktbereich des externen Kontaktelements 23 kann kleiner sein als 60% oder 50% oder 40% oder 30% oder 20% oder 10% des Kontaktbereichs des externen Kontaktelements 21.
  • Der Kontaktbereich einer der Elektroden des Leistungshalbleiterchips 10 kann kleiner sein als der Kontaktbereich des entsprechenden externen Kontaktelements, das elektrisch an die Elektrode gekoppelt ist. Weiterhin können ihre Gestalten verschieden sein. Es ist anzumerken, dass sich die externen Kontaktelemente 21 und 24 über den Leistungshalbleiterchip 10 hinaus erstrecken können und mindestens teilweise außerhalb eines durch die Kontur (Umrisslinie) des Leistungshalbleiterchips 10 definierten Gebiets angeordnet sein können.
  • Es ist für den Fachmann offensichtlich, dass das Bauelement 300 nur ein Ausführungsbeispiel sein soll und viele Variationen möglich sind. Beispielsweise können, anstatt den Systemträger 30 zu verwenden, die externen Kontaktelemente 21, 23 und 31 durch elektrochemische Abscheidung eines Metalls hergestellt werden. Eine Querschnittsansicht eines Bauelements 400 mit solchen externen Kontaktelementen 21, 23 und 31 ist schematisch in 4E gezeigt. Die 4A bis 4E zeigen schematisch eine Ausführungsform eines Verfahrens zur Herstellung des Bauelements 400.
  • Zur Herstellung des Bauelements 400 wird ein Träger 60 bereitgestellt, wie in 4A gezeigt. Der Träger 60 kann eine aus einem starren Material hergestellte Platte sein, beispielsweise einem Metall wie etwa Nickel, Stahl oder rostfreier Stahl, Laminat, Film, oder ein Materialstapel. Der Träger 60 kann mindestens eine flache Oberfläche aufweisen, auf der Komponenten des Bauelements 400 platziert werden können. Die Gestalt des Trägers 60 ist auf keinerlei geometrische Gestalt beschränkt, beispielsweise kann der Träger 60 rund oder quadratisch sein. Der Träger 60 kann eine beliebige angemessene Größe besitzen. Ein Klebeband 61, beispielsweise ein doppelseitiges Klebeband, kann auf den Träger 60 laminiert werden.
  • Wie in 4B gezeigt, kann eine Keimschicht 62 auf der oberen Oberfläche des Klebebands 61 abgeschieden werden. Die Keimschicht 62 besitzt üblicherweise eine Dicke von einigen hundert Nanometern. Materialien wie etwa Palladium oder Titan können für die Keimschicht 62 verwendet werden.
  • Die Dicke der Keimschicht 62 kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitenden Material auf der Keimschicht 62 vergrößert werden. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht 62 abgeschieden werden. Bei einer Ausführungsform kann diese Kupferschicht eine Dicke von unter 1 μm aufweisen. Danach kann eine weitere Schicht 63 aus Kupfer galvanisch abgeschieden werden, wie in 4C gezeigt. Die Metallschicht 63 kann eine Dicke von über 10 μm aufweisen. Die stromlose Kupferabscheidung kann auch entfallen. Die Metallschichten 62 und 63 können nach dem abgeschlossenen Abscheidungsprozess von allen Metallschichten oder nach der Abscheidung der Keimschicht 62 strukturiert werden, um die externen Kontaktelemente 21, 23 und 31 zu erhalten.
  • Nach der elektrochemischen Fabrikation der externen Kontaktelemente 21, 23 und 31 können die in 3B bis 3J gezeigten Fabrikationsschritte ausgeführt werden, um das Bauelement 400, wie in 4D gezeigt, zu erhalten.
  • Das Bauelement 400 wird von dem Träger 60 gelöst und das Klebeband 61 wird von dem Bauelement 400 abgezogen, wie in 4E gezeigt. Das Klebeband 61 kann Thermotrenneigenschaften aufweisen, die das Entfernen des Klebebands 61 während einer Wärmebehandlung gestatten. Das Entfernen des Klebebands 61 wird bei einer angemessenen Temperatur ausgeführt, die von den Thermotrenneigenschaften des Klebebands 61 abhängt und üblicherweise über 150°C liegt.
  • Eine weitere Variation des Bauelements 300 ist beispielhaft in 5 gezeigt. Ein Bauelement 500 ist dort in einer Querschnittsansicht schematisch dargestellt. Im Gegensatz zum Bauelement 300 ist der Leistungs-MOSFET 10 mit seiner zweiten Oberfläche 14 auf dem Systemträger 30 in dem Bauelement 500 montiert. Die Source-Elektrode 12 und die Gate-Elektrode 15 sind elektrisch an die externen Kontaktelemente 21 bzw. 31 gekoppelt, beispielsweise durch Verwenden von Diffusionslöten oder irgendeiner anderen angemessenen Technik.
  • Die Bauelemente 100, 300, 400 und 500 können als Komponenten einer Halbbrückenschaltung verwendet werden. Eine Grundschaltung einer zwischen zwei Knoten N1 und N2 angeordneten Halbbrücke 600 ist in 6 gezeigt. Die Halbbrücke 600 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Halbleiterchips, beispielsweise die Leistungshalbleiterchips 10 der Bauelemente 100, 300, 400 oder 500, können als die Schalter S1 und S2 implementiert werden. Konstante elektrische Potentiale können an die Knoten N1 und N2 angelegt werden. Beispielsweise kann ein hohes Potential, wie etwa 10, 50, 100, 200, 500 oder 1000 V oder ein beliebiges anderes Potential, an den Knoten N1 angelegt werden, und ein niedriges elektrisches Potential, beispielsweise 0 V, kann an den Knoten N2 angelegt werden. Die Schalter S1 und S2 können mit Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, doch können die Schaltfrequenzen auch außerhalb dieses Bereichs liegen. Dies bedeutet, dass ein variierendes elektrisches Potential an einen zwischen den Schaltern S1 und S2 angeordneten Knoten N3 während des Betriebs der Halbbrücke 600 angelegt wird. Das Potential des Knotens N3 variiert im Bereich zwischen dem niedrigen und dem hohen elektrischen Potential.
  • Die Halbbrücke 600 kann beispielsweise in Elektronikschaltungen für das Konvertieren von Gleichspannungen implementiert werden, sogenannten Gleichspannungswandlern. Gleichspannungswandler können dazu verwendet werden, eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung umzuwandeln, die an die Nachfrage von nachgeschalteten Elektronikschaltungen angepasst ist. Gleichspannungswandler können als Tiefsetzumrichter verkörpert sein, bei denen die Ausgangsspannung kleiner ist als die Eingangsspannung, oder Hochsetzumrichter, bei denen die Ausgangsspannung größer ist als die Eingangsspannung. Frequenzen von mehreren MHz oder höher können an Gleichspannungswandler angelegt werden. Weiterhin können Ströme von bis zu 50 A oder noch höher durch die Gleichspannungswandler fließen.
  • 7 zeigt schematisch eine Querschnittsansicht eines Systems 700. Das System 700 ist eine Implementierung des in 2 gezeigten Systems 200. Das System 700 enthält ein Bauelement 301, ein Bauelement 302 und eine Leiterplatte 27. Beide Bauelemente 301 und 302 können identisch sein und können weiterhin mit dem in 3J gezeigten Bauelement 300 identisch sein. Das Bauelement 301 ist auf der Leiterplatte 27 montiert, wobei seine erste Montageoberfläche 25 der Leiterplatte 27 zugewandt ist, wohingegen das Bauelement 302 auf der Leiterplatte 27 montiert ist, wobei seine zweite Montageoberfläche 26 der Leiterplatte 27 zugewandt ist. Weitere Bauelemente, die nicht in 7 gezeigt sind, können zusätzlich auf der Leiterplatte 27 montiert werden. Es ist anzumerken, dass die Bauelemente 301 und 302 identische Leistungshalbleiterchips 10 enthalten können, aber auch Leistungshalbleiterchips 10 von anderen Arten und mit anderen Größen und/oder durch andere Technologien hergestellt enthalten können.
  • Die Leiterplatte 27 kann eine PCB sein und kann Kontaktpads 60 auf ihrer oberen Oberfläche enthalten, an denen die Bauelemente 301 und 302 angebracht sind. Beispielsweise können die externen Kontaktelemente 21, 23 und 31 des Bauelements 301 und die externen Kontaktelemente 22, 24 und 51 des Bauelements 302 durch Verwendung von Lotabscheidungen 61 an die Kontaktpads 60 der Leiterplatte 27 gelötet worden sein.
  • Beispielhaft ist in 7 eine Leiterbahn 62 der Leiterplatte 27 gezeigt. Die Leiterbahn 62 koppelt das externe Kontaktelement 21 des Bauelements 301 elektrisch an das externe Kontaktelement 24 des Bauelements 302. Somit koppelt die Leiterbahn 62 die Drain-Elektrode 11 des in dem Bauelement 301 enthaltenen Leistungs-MOSFET 10 elektrisch an die Source-Elektrode 12 des in dem Bauelement 302 enthaltenen Leistungs-MOSFET 10. Die auf der Leiterplatte 27 montierten Bauelemente 301 und 302 können deshalb als eine Halbbrücke verwendet werden. Im Vergleich zu der in 6 gezeigten Schaltung 600 ist das externe Kontaktelement 22 des Bauelements 302 der Knoten N1, ist das externe Kontaktelement 23 des Bauelements 301 der Knoten N2 und ist die Leiterbahn 62 der Knoten N3. Während des Betriebs des Systems 700 wird ein hohes elektrisches Potential an das externe Kontaktelement 22 des Bauelements 302 angelegt und ein niedriges elektrisches Potential an das externe Kontaktelement 23 des Bauelements 301 angelegt.
  • Wie in 7 gezeigt, kann ein Kühlelement 63 (oder Kühlkörper) auf den Bauelementen 301 und 302 angebracht sein. Das Kühlelement 63 kann durch eine elektrisch isolierende Schicht 64 elektrisch von den oberen Oberflächen der Bauelement 301 und 302 isoliert sein. Die elektrisch isolierende Schicht 64 kann beispielsweise aus einer Folie, einer Paste oder irgendeinem anderen elektrisch isolierenden Material mit einer ausreichenden Wärmeleitfähigkeit bestehen. Das Kühlelement 63 führt die von den Halbleiterchips 10 der Bauelemente 301 und 302 während des Betriebs erzeugte Wärme ab.
  • Da das Kühlelement 63 üblicherweise ein Metallmaterial enthält, entstehen zwischen den auf den oberen Oberflächen der Bauelemente 301, 302 angeordneten externen Kontaktelementen und dem Kühlelement 63 Kapazitäten. Da die Kontaktbereiche der externen Kontaktelemente 21 und 24, die auf den oberen Oberflächen der Bauelemente 301, 302 angeordnet sind, größer sind als die Kontaktbereiche der externen Kontaktelemente 22 und 23, die auf den oberen Oberflächen der Bauelemente 301, 302 angeordnet sind, sind die zwischen den externen Kontaktelementen 21 bzw. 24 und dem Kühlelement 63 entstandenen Kapazitäten größer als die zwischen den externen Kontaktelementen 22 bzw. 23 und dem Kühlelement 63 entstandenen Kapazitäten. Während des Betriebs des Systems 700 werden konstante elektrische Potentiale an die externen Kontaktelemente 21, 24 auf den oberen Oberflächen der Bauelemente 301, 302 angelegt, und variierende elektrische Potentiale werden an die externen Kontaktelemente 22, 23 angelegt. Dies bedeutet, dass nur die Ladungen an den durch das externe Kontaktelement 22 des Bauelements 301 und das externe Kontaktelement 23 des Bauelements 302 entstandenen kleinen Kapazitäten von einer der Kondensator-„Platten” auf die andere Kondensator-„Platte” transferiert werden müssen, wenn die Leistungshalbleiterchips 10 der Bauelemente 301, 302 geschaltet werden. Folglich muss weniger Ladung transferiert werden, was einen reduzierten Energieverbrauch des Systems 700 und eine verbesserte Stabilität der Halbbrückenschaltung des Systems 700 bewirkt.
  • 8 zeigt schematisch eine Querschnittsansicht eines Systems 800. Das System 800 ist eine Entwicklung des in 7 gezeigten Systems 700. Das System 800 enthält ein Steuerbauelement 65, das auf der Leiterplatte 27 montiert ist. Lötabscheidungen 61 bringen externe Kontaktelemente 66 des Steuerbauelements 65 an den Kontaktpads 60 der Leiterplatte 27 an. Zudem koppeln Leiterbahnen 67 und 68 das Steuerbauelement 65 elektrisch an das externe Kontaktelement 31 des Bauelements 301 bzw. das externe Kontaktelement 51 des Bauelements 302. Die externen Kontaktelemente 31 und 51 sind an die Gate-Elektroden 15 der Leistungs-MOSFETs 10 gekoppelt. Das Steuerbauelement 65 kann konfiguriert sein, die elektrischen Potentiale der Gate-Elektroden 15 zu steuern, wodurch das Schalten der Leistungs-MOSFETs 10 gesteuert wird.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Weiterhin versteht sich, dass Ausführungsformen in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu Zwecken der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims (14)

  1. Bauelement (100; 300; 400), umfassend: genau einen Halbleiterchip (10), wobei der Halbleiterchip (10) ein Leistungs-MOSFET ist und eine Drain-Elektrode (11) auf einer ersten Oberfläche (13) und eine Source-Elektrode (12) und eine Gate-Elektrode (15) auf einer der ersten Oberfläche (13) gegenüber liegenden zweiten Oberfläche (14) umfasst, ein erstes externes Kontaktelement (21) und ein zweites externes Kontaktelement (22), die beide elektrisch an die Drain-Elektrode (11) des Halbleiterchips (10) gekoppelt sind, ein drittes externes Kontaktelement (23) und ein viertes externes Kontaktelement (24), die beide elektrisch an die Source-Elektrode (12) des Halbleiterchips (10) gekoppelt sind, ein fünftes externes Kontaktelement (31) und ein sechstes externes Kontaktelement (51), die beide elektrisch an die Gate-Elektrode (15) des Halbleiterchips (10) gekoppelt sind, eine erste Montageoberfläche (25), auf der das erste, dritte und fünfte externe Kontaktelement (21, 23, 31) angeordnet sind, und eine zweite Montageoberfläche (26), auf der das zweite, vierte und sechste externe Kontaktelement (22, 24, 51) angeordnet sind, wobei das erste und vierte externe Kontaktelement (21, 24) gleiche Umrisslinien aufweisen, das zweite und dritte externe Kontaktelement (22, 23) gleiche Umrisslinien aufweisen, das fünfte und sechste externe Kontaktelement (31, 51) gleiche Umrisslinien aufweisen, der genau eine Halbleiterchip (10) über der ersten Montageoberfläche (25) angeordnet ist, die zweite Montageoberfläche (26) über dem genau einen Halbleiterchip (10) angeordnet ist, die Umrisslinie des vierten externen Kontaktelements (24) genau über der Umrisslinie des ersten externen Kontaktelements (21) angeordnet ist, die Umrisslinie des zweiten externen Kontaktelements (22) genau über der Umrisslinie des dritten externen Kontaktelements (23) angeordnet ist, die Umrisslinie des fünften externen Kontaktelements (31) genau über der Umrisslinie des sechsten externen Kontaktelements (51) angeordnet ist, beide Montageoberflächen die gleiche Geometrie und Anordnungen besitzen, und wobei die Anzahl von auf der ersten Montageoberfläche (25) angeordneten externen Kontaktelementen gleich der Anzahl von auf der zweiten Montageoberfläche (26) angeordneten externen Kontaktelementen ist.
  2. Bauelement (100; 300; 400) nach Anspruch 1, wobei die erste Montageoberfläche (25) im Wesentlichen parallel zu der ersten Oberfläche (13) des Halbleiterchips (10) verläuft.
  3. Bauelement (100; 300; 400) nach einem der vorhergehenden Ansprüche, wobei das erste externe Kontaktelement (21) größer ist als das dritte externe Kontaktelement (23) und das vierte externe Kontaktelement (24) entsprechend größer ist als das zweite externe Kontaktelement (22).
  4. Bauelement (100; 300; 400) nach einem der vorhergehenden Ansprüche, wobei eine Querschnittsfläche des dritten externen Kontaktelements (23) in einer ersten Richtung im Wesentlichen parallel zu der ersten Montageoberfläche (25) kleiner ist als 30% einer Querschnittsfläche des ersten externen Kontaktelements (21) in der ersten Richtung.
  5. Bauelement (100; 300; 400) nach einem der vorhergehenden Ansprüche, wobei eine Querschnittsfläche des zweiten externen Kontaktelements (22) in einer zweiten Richtung im Wesentlichen parallel zu der zweiten Montageoberfläche (26) kleiner ist als 30% einer Querschnittsfläche des vierten externen Kontaktelements (24) in der zweiten Richtung.
  6. System (200; 700; 800), umfassend: ein erstes Bauelement (101) gemäß Anspruch 1 und ein zweites Bauelement (102) gemäß Anspruch 1, und eine Leiterplatte (27), wobei das erste Bauelement (101) auf der Leiterplatte (27) montiert ist, wobei seine erste Montageoberfläche (25) der Leiterplatte (27) zugewandt ist, und das zweite Bauelement (102) auf der Leiterplatte (27) montiert ist, wobei seine zweite Montageoberfläche (26) der Leiterplatte (27) zugewandt ist.
  7. System (200; 700; 800) nach Anspruch 6, wobei ein Kühlelement (63) über der zweiten Montageoberfläche (26) des ersten Bauelements (101) und über der ersten Montageoberfläche (25) des zweiten Bauelements (102) platziert ist.
  8. System (200; 700; 800) nach Anspruch 7, wobei eine elektrisch isolierende Schicht (64) zwischen dem ersten und zweiten Bauelement (101, 102) und dem Kühlelement (63) angeordnet ist.
  9. System (200; 700; 800) nach einem der Ansprüche 6 bis 8, wobei das erste und zweite Bauelement (101, 102) in einer Halbbrückenschaltung geschaltet sind.
  10. System (200; 700; 800) nach einem der Ansprüche 6 bis 9, wobei ein erstes konstantes Potential an das dritte externe Kontaktelement (23) des ersten Bauelements (101) angelegt ist und ein zweites konstantes Potential an das zweite externe Kontaktelement (22) des zweiten Bauelements (102) angelegt ist.
  11. System (200; 700; 800) nach einem der Ansprüche 6 bis 10, wobei das erste externe Kontaktelement (21) größer ist als das dritte externe Kontaktelement (23) und das vierte externe Kontaktelement (24) entsprechend größer ist als das zweite externe Kontaktelement (22).
  12. Verfahren zur Herstellung eines Bauelements gemäß Anspruch 1, umfassend: Bereitstellen eines Metallträgers (30), der ein erstes externes Kontaktelement (21), ein zweites externes Kontaktelement (23) und ein fünftes externes Kontaktelement (31) umfasst, Bereitstellen eines Leistungs-MOSFETS (10), der eine Drain-Elektrode (11) auf einer ersten Oberfläche (13) und eine Source-Elektrode (12) und eine Gate-Elektrode (15) auf einer der ersten Oberfläche (13) gegenüber liegenden. zweiten Oberfläche (14) umfasst, elektrisches Koppeln der Drain-Elektrode (11) des Leistungs-MOSFETS (10) an das erste externe Kontaktelement (21), der Source-Elektrode (12) des Leistungs-MOSFETS (10) an das zweite externe Kontaktelement (23) und der Gate-Elektrode (15) des Leistungs-MOSFETS an das fünfte externe Kontaktelement (31), und galvanisches Abscheiden eines Metallmaterials zur Herstellung eines dritten externen Kontaktelements (22), eines vierten externen Kontaktelements (24) und eines sechsten externen Kontaktelements (51) in einer Ebene parallel zu dem Metallträger (30), wobei die Drain-Elektrode (11) des Leistungs-MOSFETS (10) elektrisch an das dritte externe Kontaktelement (22) gekoppelt ist, die Source-Elektrode (12) des Leistungs-MOSFETS (10) elektrisch an das vierte externe Kontaktelement (24) gekoppelt ist und die Gate-Elektrode (15) des Leistungs-MOSFETS an das sechste externe Kontaktelement (51) gekoppelt ist, wobei das erste und vierte externe Kontaktelement (21, 24) gleiche Umrisslinien aufweisen, das zweite und dritte externe Kontaktelement (23, 22) gleiche Umrisslinien aufweisen, das fünfte und sechste externe Kontaktelement (31, 51) gleiche Umrisslinien aufweisen, die Umrisslinie des vierten externen Kontaktelements (24) genau über der Umrisslinie des ersten externen Kontaktelements (21) angeordnet ist, die Umrisslinie des dritten externen Kontaktelements (22) genau über der Umrisslinie des zweiten externen Kontaktelements (23) angeordnet ist, und die Umrisslinie des fünften externen Kontaktelements (31) genau über der Umrisslinie des sechsten externen Kontaktelements (51) angeordnet ist.
  13. Verfahren nach Anspruch 12, wobei der Metallträger (30) ein Systemträger ist.
  14. Verfahren nach Anspruch 12 oder 13, wobei der Metallträger (30) durch galvanisches Abscheiden eines Metallmaterials hergestellt wird.
DE102009040557.7A 2008-09-30 2009-09-08 Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung Expired - Fee Related DE102009040557B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,742 US8138587B2 (en) 2008-09-30 2008-09-30 Device including two mounting surfaces
US12/241,742 2008-09-30

Publications (2)

Publication Number Publication Date
DE102009040557A1 DE102009040557A1 (de) 2010-05-27
DE102009040557B4 true DE102009040557B4 (de) 2015-06-25

Family

ID=42056499

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009040557.7A Expired - Fee Related DE102009040557B4 (de) 2008-09-30 2009-09-08 Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (2) US8138587B2 (de)
DE (1) DE102009040557B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132422A1 (de) * 2018-06-21 2019-12-24 Actron Technology Corporation Leistungsvorrichtung für Gleichrichter

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059083B2 (en) * 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US8003496B2 (en) 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US9093416B2 (en) * 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
US9337163B2 (en) * 2012-11-13 2016-05-10 General Electric Company Low profile surface mount package with isolated tab
JP2014103183A (ja) 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電子回路、その製造方法、および電子部品
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9099441B2 (en) * 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9362191B2 (en) 2013-08-29 2016-06-07 Infineon Technologies Austria Ag Encapsulated semiconductor device
DE102013114438A1 (de) * 2013-12-19 2015-06-25 Karlsruher Institut für Technologie Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
SG10201504271YA (en) 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
US9564393B1 (en) * 2015-09-18 2017-02-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of making the same
SG10201508520PA (en) * 2015-10-14 2017-05-30 Delta Electronics Int’L Singapore Pte Ltd Power module
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
DE102016109853B4 (de) * 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置
EP3376539A1 (de) * 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stapelbares leistungsmodul
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置
DE102017207564A1 (de) * 2017-05-05 2018-11-08 Robert Bosch Gmbh Halbleitermodul
DE102018104144B4 (de) * 2018-02-23 2022-12-15 Technische Universität Chemnitz Verfahren zum Kontaktieren und Paketieren eines Halbleiterchips
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
DE102019130778A1 (de) * 2018-11-29 2020-06-04 Infineon Technologies Ag Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
CN110010597B (zh) * 2019-03-29 2021-06-18 上海中航光电子有限公司 芯片封装结构及其封装方法
CN111599701B (zh) * 2019-06-20 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN110335851B (zh) * 2019-06-27 2021-04-30 深圳第三代半导体研究院 一种新型的芯片封装结构及其制作方法
CN112750709B (zh) * 2021-01-26 2021-11-23 厦门四合微电子有限公司 一种大功率mos管的封装方法
DE102021213224A1 (de) 2021-11-24 2023-05-25 Zf Friedrichshafen Ag Leistungselektrikvorrichtung und verfahren zu deren herstellung
EP4216259A1 (de) * 2022-01-24 2023-07-26 Hitachi Energy Switzerland AG Halbleiterbauelement, halbleitermodul und herstellungsverfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102005004160A1 (de) * 2005-01-28 2006-08-10 Infineon Technologies Ag Halbleiterbaustein und Verfahren zum Herstellen desselben
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
DE102006005420A1 (de) * 2006-02-03 2007-09-06 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102006021959A1 (de) * 2006-05-10 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253363B1 (ko) 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
US6078102A (en) 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
SE517852C2 (sv) * 1999-12-15 2002-07-23 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
US8319323B2 (en) * 2004-12-20 2012-11-27 Semiconductor Components Industries, Llc Electronic package having down-set leads and method
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP4718894B2 (ja) * 2005-05-19 2011-07-06 株式会社東芝 半導体装置の製造方法
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US7678609B2 (en) * 2005-11-03 2010-03-16 International Rectifier Corporation Semiconductor package with redistributed pads
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102005057401B4 (de) * 2005-11-30 2009-10-08 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US8203219B2 (en) * 2006-03-23 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrically enhanced wirebond package
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8642394B2 (en) * 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102005004160A1 (de) * 2005-01-28 2006-08-10 Infineon Technologies Ag Halbleiterbaustein und Verfahren zum Herstellen desselben
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
DE102006005420A1 (de) * 2006-02-03 2007-09-06 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102006021959A1 (de) * 2006-05-10 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018132422A1 (de) * 2018-06-21 2019-12-24 Actron Technology Corporation Leistungsvorrichtung für Gleichrichter
DE102018132422B4 (de) 2018-06-21 2021-12-02 Actron Technology Corporation Leistungsvorrichtung für Gleichrichter

Also Published As

Publication number Publication date
US20120178216A1 (en) 2012-07-12
US8138587B2 (en) 2012-03-20
DE102009040557A1 (de) 2010-05-27
US20100078783A1 (en) 2010-04-01
US8691631B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102009012524A1 (de) Halbleitermodul
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009015722A1 (de) Halbleitermodul
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102011000751A1 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee