DE102006021959A1 - Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006021959A1
DE102006021959A1 DE102006021959A DE102006021959A DE102006021959A1 DE 102006021959 A1 DE102006021959 A1 DE 102006021959A1 DE 102006021959 A DE102006021959 A DE 102006021959A DE 102006021959 A DE102006021959 A DE 102006021959A DE 102006021959 A1 DE102006021959 A1 DE 102006021959A1
Authority
DE
Germany
Prior art keywords
power semiconductor
plastic
layer
semiconductor device
plastic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006021959A
Other languages
English (en)
Other versions
DE102006021959B4 (de
Inventor
Ralf Dipl.-Ing.(Fh) Dipl.-Phys. Otremba
Helmut Dr. Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006021959A priority Critical patent/DE102006021959B4/de
Priority to US11/746,699 priority patent/US7800217B2/en
Publication of DE102006021959A1 publication Critical patent/DE102006021959A1/de
Priority to US12/850,902 priority patent/US7947532B2/en
Application granted granted Critical
Publication of DE102006021959B4 publication Critical patent/DE102006021959B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Die Erfindung betrifft ein Leistungshalbleiterbauteil (1) und ein Verfahren zu dessen Herstellung. Das Leistungshalbleiterbauteil (1) weist mindestens einen Leistungshalbleiterchip (6) auf, der auf seiner Oberseite (10) und auf seiner Rückseite (11) großflächige Elektroden (S, D) besitzt. Die Elektroden stehen über Verbindungselemente (12) mit Außenkontakten (13) elektrisch in Verbindung, wobei der Leistungshalbleiterchip (6) und die Verbindungselemente (12) in ein Kunststoffgehäuse (14) eingebettet sind. Dieses Kunststoffgehäuse (14) weist mehrere aufeinander gepresste Kunststoffschichten (15, 16) mit planparallelen Oberseiten (18, 19, 20, 21) auf. Auf mindestens einer planparallelen Oberseite (19) zwischen den aufeinander gepressten Kunststoffschichten (15, 16) sind die Verbindungselemente (12) als strukturierte Metallschicht (24) angeordnet und stehen über Durchkontakte (25) durch mindestens eine der Kunststoffschichten (15) mit den Außenkontakten (13) elektrisch in Verbindung.

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung. Das Leistungshalbleiterbauteil weist mindestens einen Leistungshalbleiterchip auf, der auf seiner Oberseite und auf seiner Rückseite neben kleinflächigen Steuerelektroden großflächige Leistungselektroden besitzt. Die Elektroden stehen über Verbindungselemente mit Außenkontakten elektrisch in Verbindung, wobei der Leistungshalbleiterchip und die Verbindungselemente in ein Kunststoffgehäuse eingebettet sind.
  • Herkömmliche Leistungshalbleiterbauteile, die einen oder mehrere Leistungshalbleiterchips aufweisen, besitzen elektrische Verbindungselemente, welche die Oberseite sowie die Rückseite des Leistungshalbleiterchips mit den Außenkontaktflächen des Bauteils elektrisch verbinden. Die Außenkontaktflächen können durch einen Flachleiterrahmen oder auf einem Umverdrahtungssubstrat vorgesehen werden. Die elektrischen Verbindungselemente können durch Bonddrähte, die sich zwischen der Oberseite des Leistungshalbleiterchips und den Außenflachleitern des Flachleiterrahmens oder durch eine elektrisch leitende Spange von großflächigen Elektroden der Oberseite des Halbleiterchips zu den Außenkontakten oder den Außenflachleitern erstrecken, vorgesehen werden, während eine großflächige Rückseitenelektrode des Leistungshalbleiterchips auf einem Chipträger des Flachleiterrahmens fixiert ist.
  • Bonddrahtverbindungselemente, wie sie für eine Vollbrückenschaltung mit Leistungshalbleiterbauelementen eingesetzt wer den, sind aus der Druckschrift DE 196 35 582 C1 bekannt. Diese haben den Nachteil, dass sie eine gewisse Bondschleifenhöhe benötigen, so dass das Bauteilgehäuse nicht weiter verkleinert werden kann. Um dieses Problem zu überwinden, ist, wie aus der Druckschrift DE 10 2004 019 443 B3 bekannt, eine planare Umverdrahtungsstruktur vorzusehen, die mindestens zwei Isolationsfolien mit Leiterbahnen aufweist. Eine der Isolationsfolien ist auf die Leistungshalbleiterchips auflaminert und weist Fenster auf, in denen die Leiterbahnen der anderen Isolationsfolie anzuordnen sind, um die Kontaktflächen der Leistungshalbleiterchips mit einem Umverdrahtungssubstrat elektrisch zu verbinden. Diese Umverdrahtungslösung hat jedoch den Nachteil, dass das Herstellungsverfahren kompliziert ist, zumal eine Vielzahl von Komponenten herzustellen ist, wobei die Komponenten während der Fertigung aufeinander zu justieren, zu laminieren und untereinander mechanisch und/oder elektrisch zu verbinden sind.
  • Aufgabe der Erfindung ist es, ein Leistungshalbleiterbauteil anzugeben, das die oben genannten Probleme von Bonddrähten vermeidet und das kostengünstig, ohne kostspielige Folien einzusetzen, herstellbar ist.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauteil mit mindestens einem Leistungshalbleiterchip geschaffen, der auf seiner Oberseite und auf seiner Rückseite neben kleinflächigen Steuerelektroden großflächige Leistungselektroden aufweist. Diese großflächigen Elektroden erstrecken sich nahezu über den gesamten Leistungshalbleiterchip und sind über Verbindungselemente mit Außenkontakten elektrisch verbunden. Der Leistungshalbleiterchip und die Verbindungselemente sind in ein Kunststoffgehäuse eingebettet. Dieses Kunststoffgehäuse weist mehrere aufeinander gepresste Kunststoffschichten mit planparallelen Oberseiten auf. Auf mindestens einer der planparallelen Oberseiten zwischen den aufeinander gepressten Kunststoffschichten sind Verbindungselemente als strukturierte Metallschicht bzw. als Umverdrahtungslage angeordnet, wobei die Verbindungselemente Durchkontakte durch mindestens eine der Kunststoffschichten aufweisen, über welche mindestens eine Kontaktfläche des Leistungshalbleiterchips mit Außenkontakten elektrisch in Verbindung steht.
  • Ein derartiges Leistungshalbleiterbauteil hat den Vorteil, dass zur Realisierung einer Verbindung zwischen Außenkontakten und Kontaktflächen der Halbleiterchips weder Bonddrähte noch Bondbänder noch Hilfsfolien mit entsprechenden Leiterbahnen vorzusehen sind. Vielmehr werden die planparallelen Oberseiten der Kunststoffschichten des Kunststoffgehäuses dazu benutzt, um auf diesen Oberseiten mit Hilfe der strukturierten Metallschicht Verbindungselemente in einer Umverdrahtungslage zu schaffen, die über Durchkontakte, welche ebenfalls in eine der Kunststoffschichten eingebracht werden können, sowohl mit den Kontaktflächen des eingebetteten Halbleiterchips als auch mit entsprechenden Außenkontakten eine elektrische Verbindung verwirklichen.
  • Mit derartigen Verbindungselementen kann in vorteilhafter Weise an die Strombelastungsgrenze der Leistungshalbleiterchips herangegangen werden, da keine Strom begrenzenden Bonddrähte oder Strom begrenzende Leiterbahnfolien eingesetzt werden.
  • Vielmehr können auf den planparallelen Oberseiten zwischen den Kunststoffschichten Metallschichtdicken verwirklicht werden, die beliebig je nach maximaler Strombelastung in ihren Dicken variabel herstellbar sind.
  • Außerdem hat das Leistungshalbleiterbauteil den Vorteil einer erhöhten Zuverlässigkeit, da ein Abriss der Verbindungselemente praktisch nicht möglich ist, da hier ein schichtweiser Aufbau sowohl für die Verbindungselemente als auch für die Kunststoffschichten erstmalig realisiert wird. Bei dem schicht- oder lageweisen Aufbau sind die thermischen Spannungen, wie sie bei Bondverbindungen oder Folienwerkstoffen im Vergleich zu Siliziumhalbleiterchips auftreten, praktisch überwunden, da hier durch den schichtweisen Aufbau die metallischen Umverdrahtungslagen nachgiebiger und elastischer sind und sich eng an die Kunststoffschichten des Gehäuses und die großflächigen Kontaktflächen des Halbleiterchips anschmiegen.
  • Die strukturierten Metalllagen werden vorzugsweise mittels eines PVD-Verfahrens (physical vapour deposition) aufgebracht, so dass die strukturierte Metallschicht aus feinkristallin abgeschiedenem Metall besteht, was sowohl die Duktilität als auch die Elastizität der Verbindungselemente erhöht.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die strukturierte Metallschicht ein mittels eines galvanischen oder chemischen Abscheidungsverfahrens abgeschiedenes Metall auf. Auch derartig hergestellte Metallschichten, vorzugsweise aus Kupfer, können eine beliebige Dicke erreichen, um die Stromfestigkeit zu garantieren. Weiterhin ist es vorgesehen, dass die strukturierte Metallschicht unterschiedliche Schichtdicken für unterschiedliche Verbindungselemente auf weist. So wird eine größere oder dickere Metallschicht angestrebt, wenn es sich um großflächige Elektroden wie beispielsweise für den Sourceanschluss handelt, während eine deutlich geringere Dicke zur Signalübertragung an eine Steuerelektrode wie z.B. eine Gateelektrode erforderlich ist. Diese unterschiedlichen Dicken können durch separates Auftragen, bzw. durch kurzzeitiges Unterbrechen des Abscheidevorgangs unter gleichzeitiger Abdeckung des Bereichs für Signalübertragungen auf einfache und kostengünstige Weise realisiert werden.
  • Ferner ist es vorgesehen, dass die strukturierte Metallschicht mehrere voneinander elektrisch isolierte Verbindungselemente aufweist, wobei die Verbindungselemente mindestens einen Plattenbereich aufweisen, der in einen oder mehrere Durchkontakte übergeht. Das hat den Vorteil, dass der Plattenbereich so bemessen werden kann, dass auf ihm wiederum weitere Leistungshalbleiterchips oder andere Halbleiterchips fixiert bzw. gestapelt werden können, so dass Leistungshalbleitermodule entstehen, die mehrere Leistungshalbleiterchips in einem Kunststoffgehäuse eingebettet aufweisen, ohne dass es notwendig wird, Leiterbahnfolien und/oder Bonddrahtverbindungen oder Bondbänder zur Verbindung von Kontaktflächen der Leistungshalbleiterchips untereinander und/oder zur Verbindung der Kontaktflächen der Leistungshalbleiterchips mit den Außenkontakten zu realisieren.
  • Ein weiterer Vorteil, der die Zuverlässigkeit dieser Leistungshalbleiterbauteile sichert, liegt darin, dass die Kunststoffgehäusemasse lediglich schichtweise realisiert wird, wobei entgegen der herkömmlichen Technik zuerst die Kunststoffschicht hergestellt wird und dann die Verbindungselemente eingebracht werden. Das ist ein großer Fortschritt gegenüber der herkömmlichen Technologie, bei der zunächst alle Verbindungen hergestellt sein müssen, bevor eine Kunststoffgehäusemasse diese Verbindungselemente einschließlich der Leistungshalbleiterchips und eventueller Außenkontakte in einer Kunststoffgehäusemasse einbettet.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil einen weiteren Halbleiterchip auf oder ein weiteres passives Bauelement, das auf den Plattenbereichen der Verbindungselemente mit seinen Elektroden angeordnet ist. Somit eröffnet der schichtweise Aufbau des Kunststoffgehäuses neue Perspektiven zur Gestaltung von Leistungshalbleiterbauelementen, zumal Plattenbereiche und Leiterbahnbereiche der Umverdrahtungslage beliebig designed werden können, um den Anforderungen von Hochspannungsleistungskaskoden und/oder von Leistungsbrückenschaltungen gerecht zu werden.
  • Ein derartiger Plattenbereich in einem erfindungsgemäßen Leistungshalbleiterbauteil ist als Chipträger vorgesehen und kann in seiner flächigen Erstreckung der Erstreckung der großflächigen Kontaktflächen eines Leistungshalbleiterchips in vorteilhafter Weise angepasst sein. Auch ist es möglich, Kombinationen aus erfindungsgemäßen Verbindungselementen mit Plattenbereichen und Durchkontakten sowie einfachen Bondverbindungen vorzusehen, wenn dies die Preisgestaltung des Leistungshalbleiterbauteils erlaubt.
  • Außerdem ist es möglich, durch unterschiedliche Dicken der Plattenbereiche der Verbindungselemente großflächige Plattenbereiche der strukturierten Metallschicht frei von Kunststoff zu halten, so dass diese Außenkontaktflächen auf der Oberseite des Leistungshalbleiterbauteils darstellen können. Derartige Außenkontaktflächen auf der Oberseite eines Leistungshalbleiterbauteils ermöglichen es, mehrere Leistungshalbleiterbauteile in Form eines Bauteilstapels übereinander zu stapeln und/oder die freiliegenden Metallflächen als zusätzliche Kühlmöglichkeiten zu nutzen. Dazu bildet dieser Bereich, der frei von Kunststoff ist, einen Teilbereich der Oberseite eines Leistungshalbleiterbauteils.
  • Als geeignete Kunststoffschichten, die aufeinander gebracht das Kunststoffgehäuse ergeben, können Kunststoffpressmassen, Epoxydharze und/oder Silikone eingesetzt werden, so dass das Kunststoffgehäuse schließlich derartige Materialien schichtweise aufweist. Ferner ist es vorgesehen, dass aus einer unteren Kunststoffschicht Flachleiter eines Flachleiterrahmens als Außenkontakte frei zugänglich sind. Dabei ist vorzugsweise der Flachleiterrahmen ein Flachleiterrahmen eines SuperSO- oder eines TO220- oder eines TO252-Gehäusetyps.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist der Leistungshalbleiterchip in einer unteren Kunststoffschicht auf einem Chipträger mit seiner großflächigen Rückseitenelektrode angeordnet, während auf seiner Oberseite neben einer großflächigen Gegenelektrode eine kleinere Kontaktfläche einer Steuerelektrode vorhanden ist. Die Gegenelektrode steht dabei über einen großflächigen Durchkontakt mit einem Plattenbereich eines Verbindungselements der strukturierten Metallschicht elektrisch in Verbindung. Die Steuerelektrode, die eine kleinere Kontaktfläche auf der Oberseite des Leistungshalbleiterchips aufweist, ist entsprechend über einen kleineren Durchkontakt und einen kleineren ebenen Bereich eines Verbin dungselements mit der strukturierten Metallschicht elektrisch verbunden.
  • Dabei geht der Chipträger unmittelbar in einen Außenflachleiter über, der oftmals zentral auf der Unterseite des Leistungshalbleiterbauteils angeordnet ist. Jedoch stehen die Verbindungselemente der Gegenelektrode auf der Oberseite und der Steuerelektrode auf der Oberseite des Leistungshalbleiterchips über Durchkontakte mit Außenflachleitern der unteren Kunststoffschicht elektrisch in Verbindung. Eine derartige Ausführungsform der Erfindung hat den Vorteil eines kompakten zuverlässigen Aufbaus, der im Wesentlichen aufeinander gepresste Kunststoffschichten als Kunststoffgehäuse aufweist. Um die Position des Leistungshalbleiterchips auf dem Chipträger zu gewährleisten, ist der Leistungshalbleiterchip über ein Diffusionslot, ein Weichlot oder einen elektrisch leitenden Klebstoff mit dem Chipträger stoffschlüssig verbunden.
  • Weiterhin ist es vorgesehen, dass der Plattenbereich eines Verbindungselements zu einer Steuerelektrode eine geringere Dicke als der Plattenbereich eines Verbindungselements zu einer Gegenelektrode auf der Oberseite des Leistungshalbleiterchips aufweist. Die Vorteile einer derartigen unterschiedlichen Dicke der Umverdrahtungslage bzw. der strukturierten Metallschicht wurden bereits oben erörtert, wobei diese variablen Dicken einerseits der größeren Stromaufnahme der Gegenelektrode gerecht werden und andererseits die Möglichkeit bieten, einen Zugriff zu der Gegenelektrode auf der Oberseite des Leistungshalbleiterbauteils zu schaffen. Dabei ist der Plattenbereich mit geringerer Dicke für die Steuerelektrode von einer zweiten Kunststoffschicht bedeckt, während der dickere Plattenbereich von dem Kunststoff der zweiten Kunststoffschicht freigehalten ist.
  • Grundsätzlich ist auch eine Kombination aus den neuartigen Verbindungselementen und herkömmlichen Bonddrähten möglich, wenn dieses sinnvoll erscheint. In einem derartigen Fall weist das Leistungshalbleiterbauteil zusätzlich zu Verbindungselementen mit Plattenbereich und Durchkontakten einen Bonddraht zu der Kontaktfläche der Steuerelektrode auf. Dieses kann dann von Vorteil sein, wenn das Leistungshalbleiterbauteil als Multi-Chip-Modul (MCM) einen auf der strukturierten Metallschicht gestapelten Halbleiterchip aufweist.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil einen auf der strukturierten Metallschicht gestapelten Halbleiterchip auf, der von einer zweiten Kunststoffschicht eingebettet ist, wobei die zweite Kunststoffschicht auf ihrer ebenen bzw. planparallelen Oberseite eine zweite strukturierte Metallschicht aufweist, deren Verbindungselemente in einer dritten Kunststoffschicht eingebettet sind. In diesem Fall wird der gestapelte Halbleiterchip nicht mit Hilfe von Bonddrähten und Bondbändern elektrisch verbunden, sondern die einmal in der ersten und zweiten Kunststoffschicht eingesetzte Technologie der neuen Verbindungselemente wird nun auch in einer dritten Kunststoffschicht realisiert. Dabei ist das dreifache Molden eines Leistungshalbleiterbauteils technologisch sicherer beherrschbar als die im Stand der Technik bekannten und komplexen Justagen von Leiterbahnfolien oder das serielle Anbringen von Bonddrähten.
  • Im Prinzip kann diese Technik beliebig weiter in vertikaler Richtung entwickelt werden, so dass ein bevorzugtes Leistungs halbleiterbauteil n aufeinander gestapelte Leistungshalbleiterchips und/oder n aufeinander gestapelte passive Bauelemente aufweist, die in n Kunststoffschichten eingebettet sind und über n strukturierte Metallschichten zwischen n + 1 Kunststoffschichten und zugehörigen Durchkontakten mit Außenkontakten auf der Unterseite des Leistungshalbleiterbauteils elektrisch in Verbindung stehen. Diese n Leistungshalbleiterchips können vertikale MOSFETs oder IGBTs aufweisen. Auch ist es möglich, mit dieser Technik Spannungskaskoden aus Siliziumkarbiddioden aufzubauen oder entsprechende Kaskoden aus unterschiedlichen Leistungshalbleiterchips zusammenzustellen.
  • In einer weiteren Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil eine Brückenschaltung auf, wobei zwei High-Side-Schalter in einer ersten Kunststoffschicht mit einer ersten strukturierten Metallschicht auf ihrer planparallelen Oberseite angeordnet sind und zwei Low-Side-Schalter auf den Plattenbereichen der ersten strukturierten Metallschicht angeordnet sind und in einer zweiten Kunststoffschicht mit einer zweiten strukturierten Metallschicht auf ihrer planparallelen Oberseite angeordnet sind. Dabei ist die zweite strukturierte Metallschicht in eine dritte Kunststoffschicht eingebettet, und die Verbindungselemente der strukturierten Metallschichten sind über Durchkontakte mit Außenkontakten des Leistungshalbleiterbauteils und/oder mit den Kontaktflächen der Leistungshalbleiterchips elektrisch verbunden. Eine derartige Vollbrückenschaltung hat den Vorteil, dass sie ebenfalls kompakt aufgebaut ist, keinerlei Bonddrähte aufweist und auf empfindliche Folienstrukturen vollständig verzichtet.
  • Bei den vorhergehenden Ausführungsformen zum Stapeln von Halbleiterchips ist es kennzeichnend, dass ein erster Halbleiter leistungstransistor über ein erstes Verbindungselement mit einem Außenflachleiter elektrisch verbunden ist, wobei das erste Verbindungselement einen ersten Durchkontakt und einen zweiten Durchkontakt und einen dazwischen angeordneten Plattenbereich aufweist. Der zweite gestapelte Halbleiterleistungstransistor ist dann auf den Plattenbereich des Verbindungselements montiert. Dabei kann der erste Durchkontakt mit einem Außenflachleiter verbunden sein und der zweite Durchkontakt mit einer Kontaktfläche des unter dem gestapelten Leistungshalbleiterchips angeordneten Halbleiterchips.
  • Im Einzelnen werden bei der Brückenschaltung die Drainelektroden der zwei High-Side-Schalter auf dem Chipträger montiert und sind über den Chipträger miteinander elektrisch verbunden. Weiterhin ist es auch möglich, die zwei High-Side-Schalter in einem einzigen Halbleiterköper zu integrieren oder die beiden High-Side-Schalter in getrennten Leistungshalbleiterchips auf einem Chipträger, wie oben bereits geschildert, zu montieren.
  • In einer weiteren bevorzugten Schaltung weist das Leistungshalbleiterbauteil als Halbleiterchip einen Stapel mit einem VJFET-Transistor und einem MOSFET Transistor auf.
  • Ein Verfahren zum Herstellen eines Leistungshalbleiterbauteils weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Flachleiterrahmen bereitgestellt, der einen Chipträger und mehrere Außenflachleiter aufweist. Ferner werden mindestens ein Leistungshalbleiterchip mit einer Oberseite und einer Rückseite hergestellt, wobei mindestens eine großflächige Kontaktfläche einer Gegenelektrode und eine kleinere Kontaktfläche einer Steuerelektrode auf der Oberseite angeordnet sind, und wobei eine großflächige Kontaktfläche einer Leistungs elektrode auf der Rückseite des Leistungshalbleiterchips vorhanden ist. Nun wird der Leistungshalbleiterchip auf dem Chipträger unter Herstellen einer elektrischen Verbindung zwischen dem Leistungshalbleiterchip und dem Chipträger montiert.
  • Danach wird diese Anordnung in eine erste Kunststoffschicht gebettet unter Bereitstellen von planparallelen Oberseiten der Kunststoffschicht, nämlich einer ebenen Unterseite und einer ebenen Oberseite. Danach wird die Kunststoffschicht strukturiert, was durch Laserablation und/oder durch photolithographische Prozesse durchgeführt werden kann, wobei Durchgangsöffnungen zu den Außenflachleitern und zu Kontaktflächen des Leistungshalbleiterchips hergestellt werden. Danach wird auf der ersten strukturierten Kunststoffschicht des Kunststoffgehäuses ein Metall aufgebracht und mit dem Metall werden die Durchgangsöffnungen durch Abscheiden von Metall aufgefüllt. Gleichzeitig entsteht eine geschlossene Metallschicht auf der gesamten planparallelen Oberseite der ersten Kunststoffschicht. Diese Metallschicht ist aufgrund der Durchgangsöffnungen nicht vollständig eben und kann mit entsprechend bekannten Technologien eingeebnet werden, so dass anschließend eine Strukturierung der Metallschicht durchführbar ist. Bei dieser Strukturierung der Metallschicht entstehen Verbindungselemente, die einerseits großflächige Plattenbereiche und andererseits Durchkontakte zu den Kontaktflächen der Oberseite des Leistungshalbleiterchips und zu Außenkontakten in der ersten Kunststoffschicht aufweisen.
  • Nach dem Herstellen der strukturierten Metallschicht auf der planparallelen Oberseite der Kunststoffschicht kann nun eine zweite Kunststoffschicht aufgebracht werden, um das Kunststoffgehäuse zu komplettieren, wobei mindestens teilweise die Möglichkeit besteht, dass dickere Plattenbereiche der Verbindungselemente aus der zweiten Kunststoffschicht herausragen und/oder mit der Oberseite der zweiten Kunststoffschicht, die gleichzeitig eine Leistungsbauteiloberseite sein kann, eine koplanare Fläche ausbilden.
  • Dieses Verfahren hat den Vorteil, dass nicht nur ein einzelnes Leistungshalbleiterbauteil auf diese Weise hergestellt werden kann, sondern bei geeigneter Auswahl der Flachleiterrahmen eine Vielzahl von Leistungshalbleiterbauteilen gleichzeitig herstellbar ist. Darüber hinaus hat das Verfahren den Vorteil, dass alles in Schichten aufgebaut ist und keinerlei serielle Technologien wie das Bonden den Fertigungsablauf unterbrechen. Schließlich hat das Verfahren den Vorteil, dass die damit erzeugten Leistungshalbleiterbauelemente äußerst zuverlässig sind, zumal auf Bonddrähte und schwer justierbare Leiterbahnfolien vollständig verzichtet wird.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens wird der Leistungshalbleiterchip auf dem Chipträger montiert und danach in die erste Kunststoffschicht des Kunststoffgehäuses eingebettet, noch bevor irgendwelche Verbindungselemente geschaffen werden. Dieses steht im krassen Gegensatz zum Stand der Technik, bei dem zunächst die Verbindungselemente mit dem Flachleiterrahmen und den Kontaktflächen des Leistungshalbleiterchips verbunden werden und dann der gesamte Aufbau in eine Kunststoffgehäusemasse eingebettet wird. Durch die Zweistufigkeit des Gehäuseherstellungsverfahrens ist es möglich, erst die Kunststoffgehäuseschicht herzustellen und dann in die Kunststoffgehäuseschicht die Durchkontakte einzubringen und auf der Kunststoffgehäuseschicht die zugehörigen Plattenbereiche der Verbindungselemente zu realisieren.
  • Wie bereits oben erwähnt, wird vorzugsweise die erste Kunststoffschicht als geschlossene Schicht zunächst mit einer ebenen Oberseite vorgesehen und danach wird diese strukturiert, um Durchgangsöffnungen zu eingebetteten Kontaktflächen des Leistungshalbleiterchips und/oder zu entsprechenden Oberflächen von Flachleitern herzustellen.
  • Für das Herstellen der strukturierten Metallschicht, um Verbindungselemente auf der Oberseite und Verbindung mit den Durchgangsöffnungen der ersten Kunststoffschicht des Kunststoffgehäuses zu realisieren, gibt es verschiedene Verfahrensmethoden, wobei eine dieser Methoden ist, dass nicht nur die Durchgangsöffnungen aufgefüllt sondern ein erheblicher Anteil an Metallen über die Durchgangsöffnung hinaus abgeschieden wird, so dass in einem weiteren Strukturierungsschritt dann die auf der planparallelen Oberseite angeordnete Metallschicht weiter strukturiert wird. Dabei entsteht eine erste Umverdrahtungslage als strukturierte Metallschicht auf der ersten Kunststoffschicht, wobei die erste Umverdrahtungslage ein oder mehrere Verbindungselemente aufweist, die jeweils zumindest einen Durchkontakt in einem Plattenbereich aufweisen, wobei der Plattenbereich auf der ebenen Oberseite der ersten Kunststoffschicht angeordnet ist. Weiterhin wird die erste Umverdrahtungslage danach in eine zweite Kunststoffschicht des Kunststoffgehäuses eingebettet.
  • Damit wird sichergestellt, dass die zweite Umverdrahtungslage vor mechanischen und chemischen Angriffen und Beschädigungen geschützt bleibt. Jedoch können noch vor dem Einbringen der zweiten Kunststoffgehäuseschicht auf den Plattenbereichen der Verbindungselemente weitere Halbleiterchips und/oder passive Bauelemente mit ihren Elektroden mittels Diffusionslot, Weichlot oder elektrisch leitendem Klebstoff auf den Plattenbereichen der Verbindungselemente der ersten Umverdrahtungslage montiert werden. Das hat den Vorteil, dass nun wiederum zunächst eine weitere Gehäusekunststoffschicht aufgebracht werden kann, die anschließend strukturiert wird und in die anschließend Durchkontakte eingebracht werden und auf deren planparalleler Oberseite Plattenbereiche entstehen, die wiederum ihrerseits für weitere stapelbare Halbleiterchips zur Verfügung gestellt werden können. Dieses bedingt jedoch, dass zwei weitere Kunststoffschichten aufzubringen sind, nämlich eine, die den gestapelten weiteren Halbleiterchip einbettet, und eine weitere, die die Verbindungselemente für das Verbinden des gestapelten Leistungshalbleiterchips mit den darunter liegenden Strukturen über entsprechende Durchkontakte durch die einbettende Kunststoffschicht ihrerseits abdeckt. Das Aufbringen der Kunststoffschichten kann mittels Spritzgussverfahren durchgeführt werden. Außerdem ist es möglich, mit diesem Verfahren preiswerte und zuverlässige Brückenschaltungen und Halbbrückenschaltungen sowie Kaskodenschaltungen zu realisieren.
  • Zusammenfassend ist festzustellen, dass mit diesem vorteilhaften Verfahren die Kunststoffpressmasse als Isolation der Chipoberfläche und/oder als Isolation des Chipträgers eingesetzt werden kann und die Prozesskosten um Folien- oder Keramikmaterialkosten reduziert werden können. Darüber hinaus wird in vorteilhafter Weise der Mold-Prozess zur Isolation von nachfolgenden planaren Umverdrahtungen genutzt, wobei wiederum diese Umverdrahtungen in vorteilhafter Weise für das Herstellen von Multi-Chip-Modulen (MCM) genutzt werden können.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 bis 7 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Leistungshalbleiterbauteils gemäß einer ersten Ausführungsform der Erfindung;
  • 1 zeigt einen schematischen Querschnitt durch einen Flachleiterrahmen;
  • 2 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen gemäß 1 nach Bestücken mit einem Leistungshalbleiterchip;
  • 3 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen gemäß 2 nach Einbetten des Leistungshalbleiterchips und des Flachleiterrahmens in eine erste Kunststoffschicht;
  • 4 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht gemäß 3 nach Strukturieren der Kunststoffschicht;
  • 5 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht gemäß 4 nach Auffüllen von Durchgangsöffnungen;
  • 6 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht gemäß 5 nach Aufbringen einer Umverdrahtungslage auf die planparallele Oberseite der ersten Kunststoffschicht;
  • 7 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht gemäß 6 nach Aufbringen einer zweiten Kunststoffschicht unter Einbetten der Umverdrahtungslage;
  • 8 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung;
  • 9 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil gemäß einer dritten Ausführungsform der Erfindung;
  • 10 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil gemäß einer vierten Ausführungsform der Erfindung;
  • 11 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil gemäß einer fünften Ausführungsform der Erfindung;
  • 12 zeigt ein Schaltbild einer Brückenschaltung aus zwei Halbbrücken;
  • 13 zeigt ein Schaltbild einer Kaskoden-Anordnung aus einem SiC-JFET und einem Leistungs-MOSFET;
  • 14 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil einer sechsten Ausführungsform der Erfindung.
  • Die 1 bis 7 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Leistungshalbleiterbauteils 1 gemäß einer ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen werden in den nachfolgenden Figuren mit gleichen Bezugszeichen gekennzeichnet und nicht mehrfach erörtert.
  • 1 zeigt einen schematischen Querschnitt durch einen Flachleiterrahmen 35. Derartige Flachleiterrahmen 35 können je nach Gehäusetyp unterschiedlich strukturiert sein. Es gibt Flachleiterrahmen, welche neben einem Chipträger 28, wie er in 1 gezeigt wird, Außenflachleiter 33 aufweisen, die derart dimensioniert sind, dass sie auf der Unterseite und/oder an Randseiten eines Kunststoffgehäuses 14 nach Fertigstellung Außenkontaktflächen bereitstellen. Andere Flachleiterrahmen 35 sind vorgesehen, um Flachleiter 33 als Außenkontakte 13 aus dem Kunststoffgehäuse des Leistungshalbleiterbauteils auf den Randseiten herausragen zu lassen. In dieser Ausführungsform der Erfindung wird ein Flachleiterrahmen 35 eingesetzt, der Außenkontakte 13 aufweist, welche die Form von Außenflachleitern 33 besitzen. In dieser ersten Ausführungsform der Erfindung werden mehrere Außenflachleiter 33 der linken Seite zu einem Sourceanschluss S zusammengefasst und auf der rechten Seite wird einer der Außenflachleiter 33 für einen Gateanschluss G verwendet, während der Chipträger 28 eine derartige Dicke d aufweist, dass auf der Unterseite 38 des Gehäuses eine Außenkontaktfläche 49 für einen Drainanschluss D angeordnet ist.
  • 2 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen 35 gemäß 1 nach Bestücken mit einem Leistungshalbleiterchip 6. Dieser Leistungshalbleiterchip 6 weist auf seiner Rückseite 11 eine großflächige Kontaktfläche 46 auf, welche die Drainelektrode D darstellt, und ist mit der Rückseite 11 mit dem Chipträger 28 stoffschlüssig verbunden. Auf der Oberseite 10 des Leistungshalbleiterchips 6 ist ebenfalls eine großflächige Kontaktfläche 46 angeordnet, welche die Sourceelektrode S darstellt, und daneben eine kleinflächige Kontaktfläche 36, welche für die Steuerelektrode bzw. Gateelektrode G zur Verfügung steht. Während die Drainelektrode D über den Chipträger 28 eine Außenkontaktfläche 49 zur Verfügung hat, über die auf die großflächige Drainelektrode D der Rückseite 11 des Halbleiterchips 6 zurückgegriffen werden kann, bestehen für die Sourceelektrode S und die Gateelektrode G keinerlei Verbindungen zu den Außenflachleitern 33, und dennoch wird nun bereits diese Anordnung in eine erste Kunststoffschicht eingebettet.
  • 3 zeigt einen schematischen Querschnitt durch den Flachleiterrahmen 35 gemäß 2 nach Einbetten des Leistungshalbleiterchips 6 und des Flachleiterrahmens 6 in eine erste Kunststoffschicht 15, ohne dass Verbindungselemente zwischen den Kontaktflächen 46 und 36 auf der Oberseite 10 des Leistungshalbleiterchips 6 mit den Außenflachleitern 33 vorhanden sind. In diesem Fertigungszustand wäre das Leistungshalbleiterbauteil nicht funktionsfähig oder testbar. Allerdings hat dieser Zwischenschritt den Vorteil, dass keinerlei Bonddrähte vorhanden sind, die beim Einbringen der ersten Kunststoffschicht verschoben oder beschädigt werden könnten. Ferner ist die Gefahr der Lunkerbildung ebenfalls vermindert, da keine Hohlräume oder Zwischenräume bei dieser ersten Kunststoffgehäuseschicht aufzufüllen sind. Erst mit dem nächsten Schritt wird ein Zugriff auf die Kontaktflächen 36 und 46 auf der Oberseite 10 des Halbleiterchips 6 möglich und gleichzeitig ein Zugriff auch auf die Flachleiter 33, soweit sie innerhalb der Kunststoffschicht 15 verankert sind, möglich. Ferner zeigt 3 einen weiteren Vorteil dieser vorgezogenen Ausbildung einer Kunststoffschicht 15. Es kann eine vollkommen ebene bzw. planparallele Oberseite 19 gebildet werden, die planparallel zu der Unterseite 18 der Kunststoffschicht 15 angeordnet ist und verwendet werden kann, um darauf eine Umverdrahtungslage aus einer strukturierten Metallschicht mit entsprechenden Verbindungselementen auszubilden.
  • 4 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht 15 gemäß 3 nach Strukturieren der Kunststoffschicht 15, indem von der planparallelen Oberseite 19 aus Durchgangsöffnungen 48 zu den Flachleitern 33 geschaffen werden, deren Breite b sich nach den zu schaltenden oder zu steuernden Strömen richtet. Außerdem werden Durchgangsöffnungen 47 zu den Kontaktflächen 46 und 36 auf der Oberseite 10 des Leistungshalbleiterchips 6 geschaffen, deren flächige Erstreckung sich nach der flächigen Erstreckung der entsprechenden Kontaktflächen 46 und/oder 36 richtet.
  • 5 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht 15 gemäß 4 nach Auffüllen der Durchgangsöffnungen 47 und 48 mit einem leitenden Material zu Durchkontakten 25. Dabei entstehen unterschiedliche Durchkontakte 25 mit unterschiedlichen Tiefen und Breiten, je nachdem ob Durchkontakte 25 zu den Flachleitern 33 zu schaffen sind oder Durchkontakte 25 zu den auf der Oberseite 10 des Leistungshalbleiterchips 6 gelegenen Kontaktflächen 46 bzw. 36 entstehen sollen. Bei dem Auffüllen der Durchgangsöffnungen 48 und 47 kann es zu unterschiedlich dicken Beschichtungen auf der planparallelen Oberseite 19 kommen. Diese unterschiedlich dicken Beschichtungen können jedoch durch Abtragung eingeebnet werden, so dass wiederum eine planparallele Oberseite 19 aus koplanaren Flächen der Durchkontakte 25 und der ersten Kunststoffschicht 15 für eine Umverdrahtungslage zur Verfügung stehen. Teilweise können jedoch auch diese überhöhten Abscheidungen auf der Oberseite 19 bereits eingesetzt werden, um anschließend eine Strukturierung dieser auf der Oberseite 19 beim Auffüllen der Durchgangsöffnungen 47 und 48 entstehenden Metallschicht zu entsprechenden Verbindungselementen durchzuführen und auf einen Planisierungsschritt zu verzichten.
  • 6 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht 15 gemäß 5 nach Aufbringen einer Umverdrahtungslage 24 auf die planparallele Oberseite 19 der ersten Kunststoffschicht 15. Dazu kann zunächst auf der planparallelen Oberseite 19 eine durchgängige metallische Schicht abgeschieden werden und anschließend kann diese zu einer strukturierten Metallschicht 24 geätzt oder abgetragen werden. In jedem Fall ist es möglich, mit dieser Umverdrahtungslage 24 Verbindungselemente 12 zu komplettieren, die aus einem Plattenbereich 27 und jeweils zwei Durchkontakten 25 bestehen, wobei ein Durchkontakt 25 mit einem Außenkontakt 13 in Verbindung steht und ein weiterer Durchkontakt 25 die Verbindung zu den Kontaktflächen 36 und 46 auf der Oberseite 10 des Leistungshalbleiterchips 16 herstellt. Da die Schichtdicke S1 der Umverdrahtungslage 24 lediglich von der Dauer einer Abscheidung einer Metallschicht auf der planparallelen Oberseite 19 der ersten Kunststoffschicht 15 abhängt, kann somit die Schichtdicke S1 der Strombelastung für das Leistungshalbleiterbauelement vollständig angepasst werden. Außerdem ist es möglich, auch unterschiedliche Schichtdicken für unterschiedliche Verbindungselemente 12 herzustellen.
  • 7 zeigt einen schematischen Querschnitt durch die erste Kunststoffschicht 15 gemäß 6 nach Aufbringen einer zweiten Kunststoffschicht 16 unter Einbetten der Umverdrahtungslage 24. Diese zweite Kunststoffschicht 16 bedeckt mit ihrer Unterseite 20 die planparallele Oberseite 19 der ersten Kunststoffschicht 15, soweit sie nicht von den Plattenbereichen 27 der Verbindungselemente 12 bedeckt ist. Außerdem bedeckt und schützt die zweite Kunststoffschicht 16 die Oberseiten 50 der Plattenbereiche 27 der Verbindungselemente 12, soweit die Schichtdicke S1 der Plattenbereiche 27 geringer ist, als die Schichtdicke D der zweiten Kunststoffschicht 16 des Gehäuses 14 des Leistungshalbleiterbauelements 1.
  • Mit dieser Ausführungsform lassen sich planare Umverdrahtungen eines Leistungs-MOSFET mit Source- und Gateelektrode auf der Chipoberseite und Drainelektrode auf der Chiprückseite in einem so genannten Super-SO-Gehäuse realisieren. Hierzu wurde zunächst der Leistungshalbleiterchip 6 mit dem Chipträger 28 elektrisch leitfähig und stoffschlüssig verbunden, beispielsweise mittels Diffusionslöten, Weichlöten oder Kleben, und danach wird der Leistungshalbleiterchip 6 und der Chipträger 28 mit einer ersten Kunststoffschicht 15 umgeben. Diese erste Kunststoffschicht 15 aus einer Pressmasse wird erst danach strukturiert, vorzugsweise durch Laserablation oder durch ein Ätz- oder Anlöseverfahren. Außerdem kann die Strukturierung auch bereits beim Einbetten durch ein entsprechend ausgebildetes Werkzeug verwirklicht werden.
  • Zur Herstellung der Umverdrahtungslage 24 kann zunächst eine metallische Keimschicht auf der nun strukturierten ersten Kunststoffschicht 15 abgeschieden werden, damit anschließend eine galvanische oder chemische Abscheidung des jeweiligen Kontaktmetalls für die Durchkontakte wie Aluminium, Kupfer oder Nickel, in den jeweiligen vorbereiteten Durchgangsöffnungen 47 und 48 erfolgen kann. Die Umverdrahtungslage 24 auf der ersten Kunststoffschicht 15 kann auch als Drahtbondfläche oder als weitere Chipträgerfläche für eine Multichipmontage (MCM) genutzt werden.
  • Bei der Herstellung der zweiten Kunststoffschicht 16 wird diese mit ihrer Unterseite 20 auf die erste Kunststoffschicht 15 aufgesetzt. Bei unterschiedlicher Dicke der Ausführung der Plattenbereiche 27 der Verbindungselemente 12 ist es auch möglich, dass auf die Elektroden des Leistungshalbleiterchips 6 von der Leistungshalbleiterbauteiloberfläche 32, die von der Oberseite 21 der zweiten Kunststoffschicht 16 gebildet wird, zugegriffen werden kann. Dieses wird in der zweiten Ausführungsform der Erfindung gezeigt.
  • 8 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 2 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht näher erörtert. Der Unterschied der zweiten Ausführungsform der Erfindung gemäß 8 zu der ersten Ausführungsform der Erfindung gemäß 7 liegt darin, dass die Plattenbereiche 27 der Verdrahtungselemente 12 unterschiedliche Dicken S1 und S2 aufweisen. Während die geringere Dicke S1 für Signalverbindungselemente eingesetzt wird, ist die größere Dicke S2 geeignet, um in dieser Ausführungsform der Erfindung einen Zugriff auf die Sourceelektrode S des Leistungshalbleiterbauteils 2 von der Oberseite 32 des Leistungshalbleiterbauteils 2 aus im kunststofffreien Bereich 31 der strukturierten Metallschicht 24 zu haben.
  • 9 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 3 gemäß einer dritten Ausführungsform der Erfindung. Der Unterschied zu den vorhergehenden Ausführungsformen der Erfindung liegt darin, dass die Sourceelektrode S des Leistungshalbleiterchips 6 über einen Plattenbereich 27 eines Verbindungselementes 12 mit Durchkontakten 25 mit dem Chipträger 28 in einer ersten Kunststoffschicht 15 verbunden ist. In einer zweiten Kunststoffschicht 16 ist der Leistungshalbleiterchip 6 selbst angeordnet, der von einer dritten Kunststoffschicht 17 bedeckt wird.
  • In der dritten Kunststoffschicht 17 ist eine weitere Umverdrahtungslage 34 angeordnet, die einen weiteren Plattenbereich 27 eines Verbindungselementes 12 aufweist. Der weitere Plattenbereich 27 des Verbindungselementes 12 in der dritten Kunststoffschicht 17 bildet eine Verbindung zwischen der Drainelektrode D auf der Rückseite 11 des Leistungshalbleiterchips 6 über einen Durchkontakt 26 und einen Plattenbereich 27 in der zweiten Kunststoffschicht 16 sowie über einen weiteren Durchkontakt 25 in der ersten Kunststoffschicht 15 mit einem Flachleiter 33. Somit ist nun die Sourceelektrode S mit der Außenkontaktfläche 49 des Leistungshalbleiterbauteils 3 verbunden und das Gehäuse 14 besteht aus drei übereinander gestapelten und miteinander verbundenen Kunststoffschichten 15, 16 und 17, wobei die Unterseite 22 der dritten Kunststoffschicht 17 auf der Oberseite 21 der zweiten Kunststoffschicht 16 fixiert ist und die Oberseite 23 der dritten Kunststoffschicht 17 die Oberseite 32 des Leistungshalbleiterbauteils bildet.
  • 10 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 4 gemäß einer vierten Ausführungsform der Erfindung. Auch bei dieser Ausführungsform der Erfindung sind drei Kunststoffschichten 15, 16 und 17 übereinander angeordnet, wobei dieses Leistungshalbleiterbauelement eine Brückenschaltung 40 darstellt, bei dem in der ersten Kunststoffschicht 15 ein integraler Leistungshalbleiterchip 8 angeordnet ist, der zwei High-Side-Schalter 41 und 42 in einem gemeinsamen Halbleiterkörper 45 integriert. Während die Rückseite 11 dieses integrierten Leistungshalbleiterchips 8 eine gemeinsame Drainelektrode D aufweist, sind auf der Oberseite 10 des integrierten Leistungshalbleiterchips 8 zwei getrennte Sourceelektroden S und zwei hier nicht gezeigte getrennte Gateelektroden angeordnet, wobei über Durchkontakte 25 die Sourceelektroden mit Plattenbereichen 27 einer Umverdrahtungslage 24 auf der planparallelen Oberseite 19 der ersten Kunststoffschicht 15 elektrisch verbunden sind.
  • Den Plattenbereichen 27 der ersten Umverdrahtungslage 24 sind zwei Low-Side-Schalter 43 und 44 in Form von Leistungshalbleiterbauelementen 6 und 7 mit ihren Drainelektroden angeordnet, wobei die Source- und Gateelektroden S und G auf den Oberseiten 10 der Leistungshalbleiterchips 6 und 7 zu sehen sind.
  • Diese sind wiederum in eine zweite Kunststoffschicht 16 eingebettet und mit Durchkontakten 26 verbunden, die zu Verbindungselementen 12 gehören, die mit entsprechenden Plattenbereichen 27 einer zweiten Umverdrahtungslage 34 einer strukturierten Metallschicht in der dritten Kunststoffschicht 17 zusammenwirken. Mit dieser Ausführungsform der Erfindung wird gezeigt, dass MCM-Leistungshalbleiterbauteile auch in der komplexen Ausführungsform einer Vollbrückenschaltung möglich sind. Derartige Multi-Chip-Montagen (MCM) werden hier ohne zu sätzlichen Spacer realisiert, wie er sonst bei derartigen Leistungshalbleiterbauteilen üblich ist, vielmehr übernimmt die Funktion eines Abstandshalters bzw. Spacers eine der vorgesehenen Kunststoffschichten. Es ergibt sich damit eine CoC-Montage (Chip on Chip), die beliebig wiederholt werden kann, wobei der Spritzgussprozess beliebig oft anwendbar ist. Dabei wird jeweils das Einbetten in eine Kunststoffschicht vor einem elektrischen Verbinden über Verbindungselemente durchgeführt.
  • 11 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 5 gemäß einer fünften Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung wird auf eine dritte Kunststoffschicht verzichtet und dafür eine Kombination aus der bisher beschriebenen Technologie und einer herkömmlichen Bonddraht- bzw. Bondbandtechnik zur Stapelung von Halbleiterchips vorgesehen. Dieses Leistungshalbleiterbauteil 5 unterscheidet sich von dem Leistungshalbleiterbauteil 4 gemäß der vierten Ausführungsform der Erfindung dadurch, dass in der zweiten Kunststoffschicht 16 zwar auch ein Leistungshalbleiterchip 6 auf einem Halbleiterchip gestapelt wird, jedoch besteht der Basisleistungshalbleiterchip aus einem JFET auf Siliziumkarbidbasis, wobei die Source des JFET 9 mit der Drainelektrode D des gestapelten Leistungshalbleiterchips 6 verbunden ist. Die Drain des JFET 9 ist mit dem Chipträger 28 elektrisch und stoffschlüssig verbunden.
  • Die erste Kunststoffschicht 15 weist demnach die JFET 9 auf und die zweite Kunststoffschicht 16 weist einen gestapelten Leistungshalbleiterchip 6 auf, dessen Steuerelektrode G über einen Bonddraht 37 mit einem entsprechenden Oberseitenbereich 29 einer Bonddrahtanschlussfläche 30 eines Plattenbereiches 27 der Umverdrahtungslage 24 verbunden ist, wobei der Oberseiten bereich 29 über einen Durchkontakt 25 in der ersten Kunststoffschicht 15 mit einem entsprechenden Flachleiter 33 elektrisch in Verbindung steht. Die großflächige Sourceelektrode S auf der Oberseite 10 des Leistungshalbleiterchips 6 ist über ein Bondband 39 mit einem Plattenbereich 27 eines Verbindungselements 12 elektrisch verbunden, wobei dieses Verbindungselement 12 gleichzeitig die Source der JFET 9 mit einem Außenflachleiter 33 des Leistungshalbleiterbauteils 5 verbindet.
  • 12 zeigt ein Schaltbild einer Brückenschaltung aus zwei Halbbrücken.
  • 13 zeigt das Schaltbild einer Kaskodenschaltungsanordnung aus einem SiC-JFET und einem Leistungs-MOSFET.
  • 14 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil 51 einer sechsten Ausführungsform der Erfindung. Dieses Leistungshalbleiterbauteil 51 unterscheidet sich von den ersten fünf Ausführungen (1 bis 5) dadurch, dass hier ein Gehäuse 14 des FPAK-Typs (full package) eingesetzt wird. Dieser Gehäusetyp weist allseitig Kunststoffflächen auch auf der Unterseite 38 des Gehäuses 14 auf. Um die Elektroden S, D und G des Leistungshalbleiterchips 6 von außen zu erreichen, ragen entsprechende Flachleiter 33 seitlich aus dem Kunststoffgehäuse 14 heraus. Der schichtweise Aufbau des Kunststoffgehäuses 14 ist auch in diesem Kunststoffgehäuse 14 verwirklicht. Dazu weist das Kunststoffgehäuse 14 eine erste Kunststoffschicht 15 auf, in welcher die Flachleiter 33 verankert sind, und in welcher der Leistungshalbleiterchip 6 eingebettet ist. Die zweite Kunststoffschicht 16 umhüllt allseitig die erste Kunststoffschicht 15 und bildet die Außenkontur des Kunststoffgehäuses 14.
    • 1
    Leistungshalbleiterbauteil (1. Ausführungsform)
    2
    Leistungshalbleiterbauteil (2. Ausführungsform)
    3
    Leistungshalbleiterbauteil (3. Ausführungsform)
    4
    Leistungshalbleiterbauteil (4. Ausführungsform)
    5
    Leistungshalbleiterbauteil (5. Ausführungsform)
    6
    Leistungshalbleiterchip
    7
    Leistungshalbleiterchip
    8
    integraler Leistungshalbleiterchip
    9
    SiC-JFET oder passives Bauelement
    10
    Oberseite des Leistungshalbleiterchips
    11
    Rückseite des Leistungshalbleiterchips
    12
    Verbindungselement
    13
    Außenkontakt
    14
    Kunststoffgehäuse
    15
    Kunststoffschicht des Gehäuses
    16
    Kunststoffschicht des Gehäuses
    17
    Kunststoffschicht des Gehäuses
    18
    Unterseite der Kunststoffschicht 15
    19
    planparallele Oberseite der Kunststoffschicht 15
    20
    Unterseite der Kunststoffschicht 16
    21
    planparallele Oberseite der Kunststoffschicht 16
    22
    Unterseite der Kunststoffschicht 17
    23
    planparallele Oberseite der Kunststoffschicht 17
    24
    1. strukturierte Metallschicht bzw. Umverdrahtungslage
    25
    Durchkontakt durch untere Kunststoffschicht
    26
    Durchkontakt durch mittlere oder obere Kunststoffschicht
    27
    Plattenbereich
    28
    Chipträger
    29
    Oberseitenbereich mit Bonddraht
    30
    Bonddrahtanschlussfläche
    31
    kunststofffreier Bereich der Metallschicht
    32
    Oberseite des Leistungshalbleiterbauteils
    33
    Flachleiter bzw. Außenflachleiter
    34
    2. strukturierte Metallschicht bzw. Umverdrahtungslage
    35
    Flachleiterrahmen
    36
    Kontaktfläche
    37
    Bonddraht
    38
    Unterseite des Leistungshalbleiterbauteils bzw. des Gehäuses
    39
    Bondband
    40
    Brückenschaltung
    41
    High-Side-Schalter
    42
    High-Side-Schalter
    43
    Low-Side-Schalter
    44
    Low-Side-Schalter
    45
    Halbleiterkörper
    46
    große Kontaktfläche
    47
    Durchgangsöffnung zu Kontaktflächen
    48
    Durchgangsöffnung zu Außenflachleitern
    49
    Außenkontaktfläche
    50
    Oberseite von Plattenbereichen
    51
    Leistungshalbleiterbauteil (6. Ausführungsform)
    D
    Drainelektrode bzw. Drainanschluss
    G
    Gateelektrode bzw. Gateanschluss
    S
    Sourceelektrode bzw. Sourceanschluss
    S1
    Schichtdicke
    S2
    Schichtdicke
    D
    Dicke des Chipträgers
    B
    Breite von Durchgangsöffnungen 48
    D
    Schichtdicke der 2. Kunststoffschicht

Claims (42)

  1. Leistungshalbleiterbauteil mit mindestens einem Leistungshalbleiterchip (6), der auf seiner Oberseite (10) und auf seiner Rückseite (11) großflächige Elektroden (D, S) aufweist, die sich nahezu über den gesamten Leistungshalbleiterchip (6) erstrecken und die über Verbindungselemente (12) mit Außenkontakten (13) elektrisch in Verbindung stehen, wobei der Leistungshalbleiterchip (6) und die Verbindungselemente (12) in ein Kunststoffgehäuse (14) eingebettet sind, das mehrere aufeinander gepresste Kunststoffschichten (15, 16) mit planparallelen Oberseiten (18, 19, 20, 21) aufweist, wobei auf mindestens einer der planparallelen Oberseiten (19) zwischen den aufeinander gepressten Kunststoffschichten (15, 16) die Verbindungselemente (12) in einer Umverdrahtungslage als strukturierte Metallschicht (24) angeordnet sind und über Durchkontakte (25) durch mindestens eine der Kunststoffschichten (15) mit den Elektroden und den Außenkontakten (13) elektrisch in Verbindung stehen.
  2. Leistungshalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Metallschicht (24) ein mittels eines PVD-Verfahrens (physical vapour deposition) abgeschiedenes Metall aufweist.
  3. Leistungshalbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die strukturierte Metallschicht (24) ein mittels eines galvanischen oder chemischen Abscheidungsverfahrens abgeschiedenes Metall aufweist.
  4. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Metallschicht (24) unterschiedliche Schichtdicken (51, S2) aufweist.
  5. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Metallschicht (24) mehrere voneinander elektrisch isolierte Verbindungselemente (12) aufweist, wobei die Verbindungselemente (12) mindestens einen Plattenbereich (27) aufweisen, der in einen Durchkontakt (25, 26) übergeht.
  6. Leistungshalbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass ein weiterer Halbleiterchip (7, 8) und/oder ein passives Bauelement (9) auf Plattenbereichen (27) der Verbindungselemente (12) mit seinen Elektroden (S, D, A, K) angeordnet sind.
  7. Leistungshalbleiterbauteil nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass ein Plattenbereich (27) eines Verbindungselements (12) als Chipträger (28) vorgesehen ist.
  8. Leistungshalbleiterbauteil nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass ein Oberseitenbereich (29) eines Plattenbereichs (27) zumindest eine Bonddrahtanschlussfläche (30) aufweist.
  9. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Bereich (31) der strukturierten Metallschicht (24) frei von Kunststoff ist.
  10. Leistungshalbleiterbauteil nach Anspruch 9, dadurch gekennzeichnet, dass das Kunststoffgehäuse (14) ein FPAK-Gehäuse (full package) ist und die Oberseite (32) sowie die Unterseite (38) des Leistungshalbleiterbauteils (51) Kunststoffflächen sind, und Außenflachleiter (33) aus mindestens einer der Randseiten des Kunststoffgehäuses (14), die in einer unteren Kunststoffschicht (15) des Kunststoffgehäuses (14) verankert sind, herausragen, wobei die zweite Kunststoffschicht (16) die erste Kunststoffschicht (15) umhüllt und die Außenkontur des Kunststoffgehäuses (14) bildet.
  11. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststoffschichten (15, 16, 17) eine Kunststoffpressmasse, ein Epoxidharz oder ein Silikon aufweisen.
  12. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass aus einer unteren Kunststoffschicht (15) Flachleiter (33) eines Flachleiterrahmens (35) als Außenkontakte (13) herausragen.
  13. Leistungshalbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass der Flachleiterrahmen (35) ein Flachleiterrahmen (35) eines SuperSO- oder eines TO220- oder eines TO252-Gehäusetyps ist.
  14. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (1) in einer unteren Kunststoffschicht (15) auf einem Chipträger (28) mit seiner großflächigen Rückseitenelektrode (D) angeordnet ist und auf seiner Oberseite (10) neben einer großflächigen Gegenelektrode (S) eine kleinere Kontaktfläche (36) einer Steuerelektrode (G) aufweist, wobei die Gegenelektrode (S) mit einem Plattenbereich (27) eines Verbindungselements (12) der strukturierten Metallschicht (4) und die Steuerelektrode (G) mit einem kleineren Plattenbereich (27) eines Verbindungselements (12) der strukturierten Metallschicht (24) elektrisch in Verbindung stehen, wobei der Chipträger (28) in einen Außenflachleiter übergeht und die Verbindungselemente (12) über die Durchkontakte (25, 26) mit Außenflachleitern (33) der unteren Kunststoffschicht (15) und/oder den Elektroden der Oberseite des Leistungshalbleiterchips elektrisch verbunden sind.
  15. Leistungshalbleiterbauteil nach Anspruch 14, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (6) über ein Diffusionslot, ein Weichlot oder einen elektrisch leitenden Klebstoff auf dem Chipträger (28) montiert ist.
  16. Leistungshalbleiterbauteil nach einem der Ansprüche 5 bis 15, dadurch gekennzeichnet, dass der Plattenbereich (27) des Verbindungselements (12) zur Steuerelektrode (G) eine geringere Dicke (S1) als der Plattenbereich (27) des Verbindungselements (12) zur Gegenelektrode (5) aufweist.
  17. Leistungshalbleiterbauteil nach einem der Ansprüche 5 bis 16, dadurch gekennzeichnet, dass der Plattenbereich (27) mit geringerer Dicke (S1) von einer zweiten Kunststoffschicht (16) bedeckt ist und der dickere Plattenbereich (27) von der zweiten Kunststoffschicht (16) freigehalten ist.
  18. Leistungshalbleiterbauteil nach einem der Ansprüche 5 bis 17, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (5) zusätzlich zu Verbindungselementen (12) mit Plattenbereichen (27) und Durchkontakten (25) einen Bonddraht (37) zu der Kontaktfläche der Steuerelektrode aufweist.
  19. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (4) einen auf der strukturierten Metallschicht (24) gestapelten Halbleiterchip (6, 7) aufweist, der von einer zweiten Kunststoffschicht (16) eingebettet ist, wobei die zweite Kunststoffschicht (16) auf ihrer ebenen Oberseite (21) eine zweite strukturierte Metallschicht (34) aufweist, deren Verbindungselemente (12) in einer dritten Kunststoffschicht (17) eingebettet sind.
  20. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (4) n aufeinander gestapelte Leistungshalbleiterchips (6, 7, 8) und/oder passive Bauelemente (9) aufweist, die in n Kunststoffschichten (15, 16, 17) eingebettet sind und über n strukturierte Metallschichten (24, 34) zwischen n + 1 Kunststoffschichten (15, 16, 17) und zugehörigen Durchkontakten (25, 26) mit Außenkontakten (13) auf der Unterseite (38) des Leistungshalbleiterbauteils (4) elektrisch in Verbindung stehen.
  21. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (1) als Leistungshalbleiterchip (6) vertikale MOSFETs oder IGBTs aufweist.
  22. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (4) eine Brückenschaltung (40) aufweist, wobei zwei High-Side-Schalter (41,42) in einer ersten Kunststoffschicht (15) mit einer ersten strukturierten Metallschicht (24) auf ihrer planparallelen Oberseite (19) angeordnet sind und zwei Low-Side-Schalter (43, 44) auf den Plattenbereichen (27) der ersten strukturierten Metallschicht (24) angeordnet sind und in einer zweiten Kunststoffschicht (16) mit einer zweiten strukturierten Metallschicht (34) auf ihrer planparallelen Oberseite (21) angeordnet sind und wobei die zweite strukturierte Metallschicht (34) in eine dritte Kunststoffschicht (17) eingebettet ist und die Verbindungselemente (12) der strukturierten Metallschichten (24, 34) über Durchkontakte (25, 26) mit Außenkontakten (13) des Leistungshalbleiterbauteils (4) elektrisch in Verbindung stehen.
  23. Leistungshalbleiterbauteil nach Anspruch 22, dadurch gekennzeichnet, dass ein erster Halbleiterleistungstransistor (8) über ein erstes Verbindungselement (12) mit einem Außenflachleiter (33) elektrisch verbunden ist, wobei das erste Verbindungselement (12) einen ersten Durchkontakt (25) und einen zweiten Durchkontakt (25) und einen dazwischen angeordneten Plattenbereich (27) aufweist, und der zweite Halbleiterleistungstransistor (6 oder 7) auf dem Plattenbereich (27) des Verbindungselements (12) montiert ist.
  24. Leistungshalbleiterbauteil nach Anspruch 22 oder Anspruch 23, dadurch gekennzeichnet, dass die Drainelektroden (D) der zwei High-Side-Schalter (40, 41) auf dem Chipträger (28) montiert und miteinander elektrisch verbunden sind.
  25. Leistungshalbleiterbauteil nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass die zwei High-Side-Schalter (40, 41) in einem Halbleiterköper (45) oder als getrennte Leistungshalbleiterchips vorgesehen sind.
  26. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil eine Kaskodenschaltung aus gestapelten Halbleiterchips (6) aufweist.
  27. Leistungshalbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil als Halbleiterchips (6) einen Stapel mit einem VJFET-Transistor und einen MOSFET Transistor aufweist
  28. Verfahren zum Herstellen eines Leistungshalbleiterbauteils (1), das folgende Schritte aufweist: – Bereiststellen eines Flachleiterrahmens (35), der einen Chipträger (28) und mehrere Außenflachleiter (33) aufweist, – Herstellen mindestens eines Leistungshalbleiterchips (6) mit einer Oberseite (10) und einer Rückseite (11), wobei mindestens eine großflächige Kontaktfläche (46) einer Gegenelektrode (S) und eine kleinere Kontaktfläche (36) einer Steuerungselektrode (G) auf der Oberseite (10) angeordnet sind, und wobei eine großflächige Kontaktfläche (46) einer Leistungselektrode (D) auf der Rückseite (11) angeordnet ist, – Montieren des Leistungshalbleiterchips (6) auf dem Chipträger (28) unter Herstellen einer elektrischen Verbindung zwischen dem Leistungshalbleiterchip (6) und dem Chipträger (28), – Aufbringen einer ersten strukturierten Kunststoffschicht (15) eines Kunststoffgehäuses (14) mit einer ebenen Oberfläche (19), die zumindest teilweise den Chipträger (28) mit dem Leistungshalbleiterchip (6) einbettet und Durchgangsöffnungen zu den Außenflachleitern (48) und zu Kontaktflächen (47) des Leistungshalbleiterchips aufweist, – Abscheidung einer strukturierten Metallschicht (24) unter Herstellen von Verbindungselementen (12) auf der ebenen Oberseite (19) der ersten Kunststoffschicht (15) und unter Auffüllen der Durchgangsöffnungen (47, 48) zu Durchkontakten (25) der Verbindungselemente (12) zu den Außenflachleitern (33) bzw. den Kontaktflächen (36, 46), – Aufbringen einer zweiten Kunststoffschicht (16) des Kunststoffgehäuses (14) unter mindestens teilweiser Abdeckung der Verbindungselemente (12) der strukturierten Metallschicht (24).
  29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (1) auf dem Chipträger (28) montiert und danach in die erste Kunststoffschicht (15) des Kunststoffgehäuses (14) eingebettet wird, noch bevor Verbindungselemente (12) geschaffen werden.
  30. Verfahren nach Anspruch 28 oder Anspruch 29, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (6) mittels Diffusionslot, Weichlot oder elektrisch leitendem Klebstoff auf dem Chipträger (28) montiert wird.
  31. Verfahren nach einem der Ansprüche 28 bis 30, dadurch gekennzeichnet, dass die erste Kunststoffschicht (15) als geschlossene Schicht mit ebener Oberseite (19) vorgesehen und danach strukturiert wird, um Durchgangsöffnungen (47, 48) zu eingebetteten Kontaktflächen (36, 46) des Leistungshalbleiterchips (6) und/oder zu den Außenflachleitern (33) herzustellen.
  32. Verfahren nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, dass die strukturierte Metallschicht (24) mit Verbindungselementen (12) auf der Oberseite (19) und in den Durchgangsöffnungen (47, 48) der ersten Kunststoffschicht (15) des Kunststoffgehäuses (14) abgeschieden wird.
  33. Verfahren nach einem der Ansprüche 28 bis 32, dadurch gekennzeichnet, dass eine erste Umverdrahtungslage als strukturierte Metallschicht (24) auf der ersten Kunststoffschicht (15) abgeschieden wird, wobei die erste Umverdrahtungslage (24) ein oder mehrere Verbindungselemente (12) aufweist, die jeweils zumindest einen Durchkontakt (25) und einen Plattenbereich (27) aufweisen, wobei der Plattenbereich (27) auf der ebenen Oberseite (19) der ersten Kunststoffschicht (15) angeordnet ist.
  34. Verfahren nach einem der Ansprüche 28 bis 33, dadurch gekennzeichnet, dass die erste Umverdrahtungslage (24) in einer zweiten Kunststoffschicht (16) des Kunststoffgehäuses (14) eingebettet wird.
  35. Verfahren nach einem der Ansprüche 28 bis 34, dadurch gekennzeichnet, dass ein weiterer Halbleiterchip (6, 7) und/oder ein passives Bauelement (9) mit seinen Elektroden auf einem Plattenbereich (27) eines Verbindungselementes (12) der Umverdrahtungslage (24) montiert wird.
  36. Verfahren nach einem der Ansprüche 28 bis 35, dadurch gekennzeichnet, dass der weitere Halbleiterchip (6, 7) bzw. das passive Bauelement (9) mittels Diffusionslot, Weichlot oder elektrisch leitende Klebstoff auf dem Plattenbereich (27) eines Verbindungselementes (12) der ersten Umverdrahtungslage montiert wird.
  37. Verfahren nach einem der Ansprüche 28 bis 36, dadurch gekennzeichnet, dass die zweite Kunststoffschicht (16) strukturiert wird und eine zweite Umverdrahtungslage (34) auf der zweiten Kunststoffschicht (16) des Kunststoffgehäuses (14) abgeschieden wird, wobei die zweite Umverdrahtungslage (34) ein oder mehrere Verbindungselemente (12) aufweist, die jeweils zumindest einen Durchkontakt (25, 26) und einen Plattenbereich (27) aufweisen, wobei der Plattenbereich (27) auf der Oberseite (21) der zweiten Kunststoffschicht (17) angeordnet ist.
  38. Verfahren nach einem der Ansprüche 28 bis 37, dadurch gekennzeichnet, dass die zweite Umverdrahtungslage (34) den Halbleiterchip (6, 7) bzw. das passive Bauelement (9) mit dem Flachleiterrahmen (35) elektrisch verbindet.
  39. Verfahren nach einem der Ansprüche 28 bis 38, dadurch gekennzeichnet, dass eine dritte Kunststoffschicht (17) auf die zweite Umverdrahtungslage (34) aufgebracht wird, die zumindest teilweise die zweite Umverdrahtungslage (34) einbettet.
  40. Verfahren nach einem der Ansprüche 28 bis 39, dadurch gekennzeichnet, dass die Umverdrahtungslagen (24, 34) mit Verbindungselementen (12) zunächst als geschlossene Metallschicht abgeschieden und danach strukturiert werden.
  41. Verfahren nach einem der Ansprüche 28 bis 40, dadurch gekennzeichnet, dass die Kunststoffschichten (15, 16, 17) des Kunststoffgehäuses (14) mittels Spritzgussverfahren hergestellt werden.
  42. Verfahren nach einem der Ansprüche 28 bis 41, dadurch gekennzeichnet, dass die Leistungshalbleiterchips (6), die Umverdrahtungslagen (24) und die Kunststoffschichten (15, 16) des Kunststoffgehäuses (14) so angeordnet werden, dass eine Halbbrü ckenschaltung oder eine Vollbrückenschaltung (40) oder eine Kaskodenschaltung hergestellt werden.
DE102006021959A 2006-05-10 2006-05-10 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung Active DE102006021959B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006021959A DE102006021959B4 (de) 2006-05-10 2006-05-10 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US11/746,699 US7800217B2 (en) 2006-05-10 2007-05-10 Power semiconductor device connected in distinct layers of plastic
US12/850,902 US7947532B2 (en) 2006-05-10 2010-08-05 Power semiconductor device and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006021959A DE102006021959B4 (de) 2006-05-10 2006-05-10 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006021959A1 true DE102006021959A1 (de) 2007-11-15
DE102006021959B4 DE102006021959B4 (de) 2011-12-29

Family

ID=38579967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006021959A Active DE102006021959B4 (de) 2006-05-10 2006-05-10 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (2) US7800217B2 (de)
DE (1) DE102006021959B4 (de)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011114186A1 (de) * 2011-09-22 2013-03-28 Infineon Technologies Ag Leistungshalbleiteranordnung
DE102013204344A1 (de) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung und Verfahren zum Herstellen selbiger
DE102008045338B4 (de) * 2007-09-14 2014-05-15 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014102703A1 (de) * 2013-03-01 2014-09-04 Infineon Technologies Austria Ag Halbleiterchip-Baugruppe
US8916474B2 (en) 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
DE102009040557B4 (de) * 2008-09-30 2015-06-25 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
US9087829B2 (en) 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement
US9093416B2 (en) 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
DE102009042320B4 (de) * 2008-09-30 2015-08-27 Infineon Technologies Ag Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
DE102008057707B4 (de) 2007-11-26 2018-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102010016229B4 (de) * 2009-03-31 2018-12-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und eines Substrats mit Schaltungsverbindungen
DE102011056403B4 (de) 2010-12-14 2019-06-06 Infineon Technologies Ag Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
CN111769081A (zh) * 2020-05-28 2020-10-13 佛山市国星光电股份有限公司 一种集成模块及功率器件
DE102014113519B4 (de) 2013-10-01 2021-09-16 Infineon Technologies Austria Ag Elektronisches Bauelement, Anordnung und Verfahren

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
CN102169873B (zh) * 2010-02-25 2013-12-11 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
US9184117B2 (en) * 2010-06-18 2015-11-10 Alpha And Omega Semiconductor Incorporated Stacked dual-chip packaging structure and preparation method thereof
US8896131B2 (en) 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9041175B2 (en) * 2012-04-02 2015-05-26 International Rectifier Corporation Monolithic power converter package
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US9337163B2 (en) * 2012-11-13 2016-05-10 General Electric Company Low profile surface mount package with isolated tab
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9099441B2 (en) * 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9041067B2 (en) * 2013-02-11 2015-05-26 International Rectifier Corporation Integrated half-bridge circuit with low side and high side composite switches
US9576932B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9576884B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
US9620439B2 (en) 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
JP2015015350A (ja) * 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9331068B2 (en) 2013-10-30 2016-05-03 United Silicon Carbide, Inc. Hybrid wide-bandgap semiconductor bipolar switches
US9368434B2 (en) * 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component
US9570379B2 (en) 2013-12-09 2017-02-14 Infineon Technologies Americas Corp. Power semiconductor package with integrated heat spreader and partially etched conductive carrier
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9620475B2 (en) 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US9704787B2 (en) * 2014-10-16 2017-07-11 Infineon Technologies Americas Corp. Compact single-die power semiconductor package
US9148139B2 (en) * 2014-01-13 2015-09-29 United Silicon Carbide, Inc. Monolithically integrated cascode switches
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
DE102014114933B4 (de) * 2014-10-15 2021-08-12 Infineon Technologies Austria Ag Halbleiterbauelement
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2016174698A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール
DE102015112451B4 (de) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
DE102016214607B4 (de) * 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
US9716057B1 (en) * 2016-08-24 2017-07-25 United Silicon Carbide, Inc. Offset leadframe cascode package
JP6860334B2 (ja) * 2016-12-06 2021-04-14 株式会社東芝 半導体装置
CN107170714B (zh) * 2017-06-14 2020-01-14 扬州国扬电子有限公司 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US11658109B2 (en) * 2017-07-14 2023-05-23 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US10840164B2 (en) * 2018-05-18 2020-11-17 Infineon Technologies Ag Wire bonded package with single piece exposed heat slug and leads
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN111627865B (zh) * 2019-02-27 2022-06-14 恒劲科技股份有限公司 一种半导体封装结构及其制造方法
US11150273B2 (en) * 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits
US11183436B2 (en) 2020-01-17 2021-11-23 Allegro Microsystems, Llc Power module package and packaging techniques
CN111739846B (zh) * 2020-05-28 2021-11-16 佛山市国星光电股份有限公司 一种功率模块及功率器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US20020030283A1 (en) * 1998-05-25 2002-03-14 Takeyuki Itabashi Semiconductor device having wires and insulator layers with via-studs
EP1225629A2 (de) * 2001-01-19 2002-07-24 Matsushita Electric Industrial Co., Ltd. Modul mit Einbaukomponente und seine Herstellungsmethode
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US6747300B2 (en) * 2002-03-04 2004-06-08 Ternational Rectifier Corporation H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
US7030501B2 (en) * 2003-06-19 2006-04-18 Sanyo Electric Co., Ltd. Semiconductor device and switching element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
DE19635582C1 (de) 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE19935100B4 (de) 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration
WO2005017994A1 (en) 2003-07-14 2005-02-24 Alpha & Omega Semiconductor, Inc. Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US6841852B2 (en) 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
DE10251530B4 (de) 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
US7479691B2 (en) 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US20020030283A1 (en) * 1998-05-25 2002-03-14 Takeyuki Itabashi Semiconductor device having wires and insulator layers with via-studs
EP1225629A2 (de) * 2001-01-19 2002-07-24 Matsushita Electric Industrial Co., Ltd. Modul mit Einbaukomponente und seine Herstellungsmethode
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US6747300B2 (en) * 2002-03-04 2004-06-08 Ternational Rectifier Corporation H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing
US7030501B2 (en) * 2003-06-19 2006-04-18 Sanyo Electric Co., Ltd. Semiconductor device and switching element
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
DE102008045338B4 (de) * 2007-09-14 2014-05-15 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008057707B4 (de) 2007-11-26 2018-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102009042320B4 (de) * 2008-09-30 2015-08-27 Infineon Technologies Ag Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009040557B4 (de) * 2008-09-30 2015-06-25 Infineon Technologies Ag Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102010016229B4 (de) * 2009-03-31 2018-12-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und eines Substrats mit Schaltungsverbindungen
DE102011056403B4 (de) 2010-12-14 2019-06-06 Infineon Technologies Ag Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
US9087829B2 (en) 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement
DE102011114186A1 (de) * 2011-09-22 2013-03-28 Infineon Technologies Ag Leistungshalbleiteranordnung
DE102011114186B4 (de) * 2011-09-22 2015-08-27 Infineon Technologies Ag Leistungshalbleiteranordnung, Motorsteuerung oder Trennschalter damit
DE102012111520B4 (de) 2011-11-28 2019-07-25 Infineon Technologies Ag Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
US9093416B2 (en) 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
DE102013204344A1 (de) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung und Verfahren zum Herstellen selbiger
US8975732B2 (en) 2012-03-14 2015-03-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
DE102013204344B4 (de) 2012-03-14 2019-04-18 Kabushiki Kaisha Toshiba Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US8916474B2 (en) 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
US9123708B2 (en) 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
DE102014102703B4 (de) 2013-03-01 2019-05-29 Infineon Technologies Austria Ag Halbleiterchip-Baugruppe
DE102014102703A1 (de) * 2013-03-01 2014-09-04 Infineon Technologies Austria Ag Halbleiterchip-Baugruppe
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
DE102014113519B4 (de) 2013-10-01 2021-09-16 Infineon Technologies Austria Ag Elektronisches Bauelement, Anordnung und Verfahren
CN111769081A (zh) * 2020-05-28 2020-10-13 佛山市国星光电股份有限公司 一种集成模块及功率器件
CN111769081B (zh) * 2020-05-28 2022-04-29 佛山市国星光电股份有限公司 一种集成模块及功率器件

Also Published As

Publication number Publication date
US7800217B2 (en) 2010-09-21
DE102006021959B4 (de) 2011-12-29
US20100297810A1 (en) 2010-11-25
US7947532B2 (en) 2011-05-24
US20070284720A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102007009521B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
EP2203937B1 (de) Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE212021000169U1 (de) Halbleiterbauteil
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120330

R082 Change of representative

Representative=s name: ,