IT201800020998A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT201800020998A1
IT201800020998A1 IT102018000020998A IT201800020998A IT201800020998A1 IT 201800020998 A1 IT201800020998 A1 IT 201800020998A1 IT 102018000020998 A IT102018000020998 A IT 102018000020998A IT 201800020998 A IT201800020998 A IT 201800020998A IT 201800020998 A1 IT201800020998 A1 IT 201800020998A1
Authority
IT
Italy
Prior art keywords
leadframe
semiconductor chip
clip
electrically conductive
package
Prior art date
Application number
IT102018000020998A
Other languages
English (en)
Inventor
Federico Giovanni Ziglioli
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102018000020998A priority Critical patent/IT201800020998A1/it
Priority to US16/707,875 priority patent/US11145582B2/en
Priority to CN201911340603.5A priority patent/CN111354646A/zh
Priority to CN201922329704.4U priority patent/CN211238167U/zh
Publication of IT201800020998A1 publication Critical patent/IT201800020998A1/it
Priority to US17/498,328 priority patent/US20220028769A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H01L2021/60112—Coherent radiation, i.e. laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92164—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce alla produzione di dispositivi a semiconduttore, quali circuiti integrati (IC).
Una o più forme di attuazione possono essere applicate a package di semiconduttori, per es. di tipo QFN (Quad-Flat No-Lead).
IC di potenza (per esempio, i cosiddetti IC di potenza “intelligenti”) per l’utilizzo nei settori automobilistico, industriale e di consumo, che utilizzano package QFN sono esemplificativi di possibili aree di applicazione di forme di attuazione.
Sfondo tecnologico
I circuiti QFN di potenza possono utilizzare, per esempio clip attaccate con brasatura dolce (soft solder).
Clip come clip di rame possono essere adottate al posto della interconnessione wirebond convenzionale allo scopo di facilitare una minore resistenza e induttanza, migliorando anche nello stesso tempo le prestazioni termiche.
Clip “customizzate” per un certo tipo di dispositivo possono essere montate direttamente sui pad del semiconduttore.
Il ricorso a tale soluzione può rivelarsi complicato in presenza di più die (impilati o uno a fianco all’altro) o nel caso di package misti che comprendono anche collegamenti a filo, come wire bonding per funzioni di gate o trigger o per segnali digitali in applicazioni di tecnologia di potenza intelligenti.
Le clip customizzate possono rappresentare una parte significativa del costo del package.
Sono state proposte clip universali, ma queste sono costose e complesse da assemblare.
Inoltre, l’attacco delle clip mediante brasatura dolce può rivelarsi un procedimento intrinsecamente “sporco” che può richiedere fasi di pulitura addizionali.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è quello di superare questi inconvenienti delle soluzioni convenzionali.
Secondo una o più forme di attuazione, il raggiungimento di tale scopo è facilitato da un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono riferirsi a un dispositivo a semiconduttore corrispondente (per esempio, un QFN package di alimentazione).
Le rivendicazioni sono parte integrante della descrizione dell’invenzione come fornita in questa sede.
Una o più forme di attuazione comprendono un package clip-QFN fabbricato con un procedimento di stampaggio comprendente strutturazione laser diretta (LDS) applicata per sigillare i componenti (compresi fili, ribbon, vie, ...) con un paddle customizzato formato, per es., di rame, elettroplaccatura dopo scrittura laser LDS; una clip standard (di misura/forma singola) può essere attaccata mediante brasatura dolce al paddle superiore e al leadframe.
Una o più forme di attuazione possono comprendere, dopo l’attacco della clip mediante brasatura dolce, una fase di secondaria di stampaggio per sigillare il package.
Una o più forme di attuazione facilitano la fornitura di package QFN di potenza offrendo un elevato grado di flessibilità nel disegno del substrato (per esempio, una striscia nuda di Cu con un disegno di routing per il procedimento di back etching) e facilitando nello stesso tempo l’uso di clip per gestire livelli di potenza elelvati (per esempio, per applicazioni IGBT).
In una o più forme di attuazione, le clip possono essere standard rispetto alle dimensioni della cavità del package (cavità di stampaggio LDS).
In una o più forme di attuazione, il procedimento di attacco mediante brasatura dolce della clip (anche con procedimenti standard) non avrà alcun impatto sul flusso, poiché il procedimento può essere eseguito su un package già stampato.
Una o più forme di attuazione, eventualmente applicate alla tecnologia di potenza intelligente (per esempio, tecnologia bipolare-CMOS-DMOS o BCD), facilitano la riduzione dei costi ricorrendo a una soluzione basata su LDS.
Breve descrizione di diverse viste dei disegni
Una o più forme di attuazione verranno ora descritte, a puro titolo di esempio, con riferimento alle figure allegate, in cui:
- la Figura 1 è una vista in sezione trasversale di un dispositivo secondo forme di attuazione della presente descrizione,
- la Figura 2 è una vista in pianta esemplificativa di certe parti di un dispositivo secondo forme di attuazione della presente descrizione con talune parti, che si trovano al disopra del piano II-II della Figura 1, rimosse per facilità di illustrazione,
- le Figure 3 e 4 sono ulteriori viste simili alla vista di Figura 2 ed esemplificative di certe parti di un dispositivo secondo forme di attuazione della presente descrizione,
- la Figura 5 è esemplificativa della possibile estensione di forme di attuazione della presente descrizione a più strisce di dispositivi,
- le Figure da 6 a 13 sono esemplificative di atti in un procedimento secondo forme di attuazione della presente descrizione, con le Figure 7A, 7B e 7C che rappresentano dettagli della disposizione di vie e la Figura 9 che è in forma di diagramma di flusso.
Descrizione dettagliata di forme di attuazione esemplificative
Nella descrizione che segue, vengono illustrati uno o più dettagli specifici, volti a fornire una comprensione approfondita di esempi di forme di attuazione della presente descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali od operazioni note/noti non sono illustrate/illustrati o descritte/descritti in dettaglio per non confondere certi aspetti di forme di attuazione. Il riferimento a “una forma di attuazione” nella struttura della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione è compresa in almeno una forma di attuazione. Quindi, espressioni come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non si riferiscono necessariamente ad una sola e alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o più forme di attuazione.
I riferimenti usati in questa sede sono forniti semplicemente per comodità e quindi non definiscono l’ambito di protezione o il campo delle forme di attuazione.
Resta comunque inteso che dettagli e le caratteristiche qui discussi, singolarmente o in combinazione, in relazione a una qualsiasi delle figure, non sono necessariamente limitati all’uso in forme di attuazione come esemplificate in quella figura; tali dettagli e caratteristiche possono in realtà essere applicati, singolarmente o in combinazione, in forme di attuazione come esemplificate in qualsiasi altra delle figure qui allegate.
Come indicato, i circuiti QFN di potenza possono utilizzare, per esempio, clip, attaccate con lega per brasatura dolce (soft solder) in sostituzione della interconnessione wirebond convenzionale allo scopo di facilitare una più bassa resistenza e una più bassa induttanza, migliorando anche nello stesso tempo le prestazioni termiche.
Documenti come US 7 663 211 B2, US 8 049 312 B2, US2007/114352 A1 o US 2008/173991 A1 sono esemplificativi di disposizioni note che possono presentare vari inconvenienti precedentemente presi in esame.
La Figura 1 è una vista in sezione trasversale di un dispositivo 10 (per esempio, nella forma di un circuito integrato o IC) secondo forme di attuazione della presente descrizione.
Come qui esemplificato, il dispositivo 10 comprende uno o più chip o die a semiconduttore 12 disposti in una porzione di die pad di un leadframe 14.
Linee di connessione elettrica (per esempio, segnale e alimentazione) per il/i chip o die 12 possono essere fornite (per esempio, sulla superficie frontale o superiore):
- mediante collegamento a filo/ribbon 16, 160 (verso la porzione esterna del leadframe 14) e/o
- mediante stud bump 18 e vie 20 verso una rete di routing e un paddle 22 per una clip 24.
Come qui esemplificato, la clip 24 si estende al disopra della superficie frontale o superiore del/dei chip o die 12, con un’estensione 240 che facilita l’accoppiamento elettrico (e meccanico) alla porzione esterna del leadframe 14.
Come precedentemente discuss, la sostituzione (totale o parziale) dell’interconnessione wirebond/ribbon con clip come clip di rame è convenzionale nella tecnica, il che rende superfluo fornire in questa sede una descrizione di maggior dettaglio.
Un (singolo) dispositivo 10 come esemplificato in Figura 1 include anche un package del dispositivo comprendente:
- un primo materiale di package 261, comprendente materiale di strutturazione laser diretta (laser direct structuring o LDS) disposto in posizione intermedia tra il leadframe 14 (con il/i chip o die 12) e la clip 24 (con il paddle 22 associato) cosicché le vie 20 (e il wire bonding 16) si estendono attraverso il primo materiale di package 261,
- un secondo materiale di package 262, comprendente un materiale di package convenzionale (per esempio, materiale epossidico) che completa il package del dispositivo estendendosi sopra la clip 24 (in posizione opposta al/ai chip o die 12) e la porzione esterna del leadframe 14.
Come è ben noto agli esperti del settore, la strutturazione laser diretta (LDS) è una tecnologia adottata in varie aree, che può comportare lo stampaggio (per esempio, stampaggio ad iniezione) di resine contenenti additivi. Un raggio laser può essere applicato alla superficie di una parte stampata per trasferire ad essa un modello desiderato. Un procedimento di metallizzazione come un procedimento di placcatura electroless, che coinvolge metalli come il rame, può quindi essere usato per placcare una configurazione conduttiva desiderato sulla superficie trattata con laser. È anche noto che il procedimento LDS è adatto per fornire vie o pad di contatto.
Nelle Figure da 2 a 5, parti o elementi come parti o elementi già discussi in relazione alla Figura 1 sono indicati con riferimenti simili e una descrizione corrispondente non sarà ripetuta per brevità.
Sostanzialmente, la Figura 2 è una vista in pianta esemplificativa di certe parti di un dispositivo 10 secondo forme di attuazione della presente descrizione con alcune parti, che si trovano al disopra del piano II-II di Figura 1, rimosse per facilità di illustrazione.
La Figura 2 è inoltre esemplificativa della possibilità di mescolare (cioè utilizzare) ribbon, come esemplificati in 160, insieme a fili di collegamento 16 e stud bump 18.
Gli stud bump 18 possono essere usati come base per la perforazione a laser (come discussa in seguito) e possono essere sia singoli sia formare una pila.
La Figura 2 evidenzia inoltre in 142 un’area nel leadframe 14 che può essere rimossa con back etching e la disposizione di un’area di pad 140A del leadframe 14 per l’accoppiamento con l’estensione della clip 240.
La Figura 3 sviluppa ulteriormente la Figura 2 evidenziando la possibilità di fornire più aree (“isole”) nel die pad 140 per ospitare altri chip o die 12.
La Figura 4 è una rappresentazione a livello inferiore del leadframe 14. Tale rappresentazione evidenzia le aree senza etching nelle isole del die pad 140, l’area di pad 140A e, in corrispondenza della porzione esterna del leadframe 14 (indicata collettivamente con 144), aree di etching (per esempio, aree di etching di Cu) 146 del leadframe 14.
La Figura 5 è generalmente esemplificativa della possibilità di estendere una struttura di base di un dispositivo 10 e delle azioni del procedimento di fabbricazione discussi nel seguito ad una disposizione a strisce “multiple”.
Per semplicità, in Figura 5 sono indicate solo le possibili posizioni di singoli dispositivi 10 in un leadframe 14 (il fatto di mostrare otto di queste posizioni è puramente esemplificativo), essendo comunque inteso che gli stessi/le stesse riferimenti/indicazioni della singola posizione mostrata nelle Figure 3 e 4 valgono per le posizioni multiple della Figura 5.
I dispositivi clip-QFN come esemplificati nelle Figure 1 a 5 possono essere realizzati con un doppio procedimento di stampaggio.
Un primo atto (o serie di atti) in un procedimento come qui esemplificato può implicare il fornire il dispositivo/la posizione o ciascun dispositivo/ciascuna posizione 10 della struttura di base di Figura 3, cioè uno o più chip o die a semiconduttore 12 disposti in porzioni di die pad 140 di un leadframe 14 insieme con connessioni wire bonding 16 e/o ribbon 160 verso rispettive porzioni esterne di leadframe.
Tale primo atto (o serie di atti) implica una tecnologia e criteri convenzionali, il che rende superfluo fornire in questa sede una descrizione di maggior dettaglio.
Questo vale anche per la creazione (sulla superficie superiore del/dei chip o die 12) di stud bump 18 in posizioni in cui, mediante perforazione a laser come discusso nel seguito, saranno praticate vie 20.
Inoltre, si è riscontrato che prevedere stud bump 18 risulta vantaggioso per proteggere i corrispondenti siti di silicio (pad) dal raggio laser utilizzato per la perforazione (per esempio, a seconda del raggio laser utilizzato e/o dello spessore del composto LDS 261 sul/sui chip o die 12).
La Figura 6 è esemplificativa di un primo atto o una prima fase di stampaggio di materiale LDS sulla disposizione a striscia di Figura 5 per creare la prima massa di materiale di package LDS (elettroisolante) 261 di Figura 1 che incorpora il/i chip o die 12 nonché le connessioni wire bonding 16 e/o ribbon 160 verso rispettive porzioni esterne di leadframe associate ad essi.
Materiali come composti di stampaggio a base di epossido con riempitivo, adatti ad essere attivati mediante radiazione laser, o polimeri a cristalli liquidi, possono essere esemplificativi del materiale LDS che può essere usato in forme di attuazione.
Le Figure 7A a 7C sono esemplificative della creazione di vie 20 che si estendono attraverso la prima massa di materiale di package LDS 261 nelle posizioni di pad ove si desiderano connessioni con la clip 22, 24.
Ciò può comportare la perforazione a laser del materiale LDS 461 nelle posizioni in cui sulla superficie superiore del/dei chip o die 12 sono stati previsti stud bump come 18.
Come esemplificato nelle Figure 7A a 7C, la perforazione a laser del materiale LDS 261 può comportare la perforazione, attraverso lo spessore del materiale di package LDS 261, partendo da una superficie esterna 2610 del materiale LDS 261, di:
- una via per ciascuno stud bump 18 (Figura 7A);
- una apertura comune su una certa area di stud bump e singole brevi vie che si estendono fino ai rispettivi stud bump 18 (Figura 7B);
- una apertura comune che si estende fino agli stud bump 18 (Figura 7C).
Quale che sia l’opzione adottata, dopo l’attivazione LDS mediante laser, la parete dell’apertura/delle aperture così formata/formate può essere placcata (per esempio, placcata con Cu) ricorrendo alla tecnologia di placcatura convenzionale, completando la struttura mediante collegamento dei pad sul/sui chip o die 12 (per esempio degli stud bump 18) a un paddle 22 per attacco della clip mediante brasatura (soldering) creato “sopra” il corpo LDS 261 avente le vie 20 che si estendono attraverso di esso.
Tali atti sono rappresentati schematicamente nella Figura 8, dove sono mostrate posizioni esemplificative di stud bump 18/vie 20 corrispondenti a quelle esemplificate nelle Figure 5 e 6.
La Figura 8 è anche esemplificativa della possibilità di eseguire il procedimento di placcatura fornendo forme di paddle selezionate in base a forme desiderate.
Il diagramma di flusso della Figura 9 è esemplificativo di una corrispondente possibile sequenza di atti che comprende la creazione di un routing desiderato/una forma desiderata mediante trattamento laser (blocco 100), la creazione di vie 20 sulle aree di stud bump 18 (blocco 102) e la placcatura (per esempio, placcatura galvanica - blocco 104).
Come esemplificato in Figura 10, la clip 24 può quindi essere fissata al paddle superiore 24 e al leadframe 14 (in 140A attraverso l’estensione 240). In una o più forme di attuazione, la clip 24 può essere fissata al paddle 22 mediante saldatura con lega per brasatura (solder) o saldatura a laser.
Si apprezzerà che la clip 24 può essere di un tipo standard adatto a conformarsi alle dimensioni della cavità di stampaggio utilizzata per la prima fase di stampaggio del materiale LDS 261.
Come esemplificato in Figura 11, dopo la saldatura della clip, in un atto o una fase di (sovra)stampaggio secondario/secondaria di materiale di package convenzionale (di qualsiasi tipo noto adatto allo scopo, per esempio un composto epossidico) la seconda massa di materiale di package 262 di Figura 1 può essere applicata sulla struttura mostrata in Figura 10 per sigillare infine il package.
Le Figure 12 e 13 sono genericamente esemplificative di atti finali (che comportano l’uso di tecnologie convenzionali) di back etching (Figura 12) per esporre i pad del leadframe e di definizione dei pad (Figura 13), che comportano, per esempio, un rivestimento di resist per creare aperture dei pad in corrispondenza della superficie inferiore del dispositivo. La suddivisione (ancora ricorrendo a tecnologie convenzionali) può quindi portare alla singolazione di dispositivi individuali 10 come esemplificati in Figura 1.
Un procedimento come qui esemplificato può comprendere:
- fornire un leadframe (per esempio, 14) avente almeno un chip semiconduttore (per esempio 12) su di esso,
- stampare sull’almeno un chip semiconduttore sul leadframe un materiale di strutturazione laser diretta (laser direct structuring), LDS, per fornire almeno una porzione (per esempio, 261) di package (elettricamente) isolante per l’almeno un chip semiconduttore sul leadframe, l’almeno una porzione di package isolante avendo una superficie esterna (per esempio, 2610),
- fornire almeno una formazione elettricamente conduttiva (per esempio una o più vie 20) che si estende tra la superficie esterna dell’almeno una porzione di package isolante e l’almeno un chip semiconduttore sul leadframe,
- applicare sulla superficie esterna dell’almeno una porzione di package isolante una clip elettricamente conduttiva (per esempio 24), la clip essendo elettricamente accoppiata all’almeno una formazione elettricamente conduttiva e al leadframe (per esempio, in 140A) con l’almeno un chip semiconduttore che si trova in posizione intermedia tra il leadframe e la clip.
Un procedimento come qui esemplificato può comprendere stampare sulla clip applicata sulla superficie esterna dell’almeno una porzione di package isolante materiale di stampaggio per fornire almeno una ulteriore porzione (per esempio, 262) di package per l’almeno un chip semiconduttore sul leadframe.
Un procedimento come qui esemplificato può comprendere fornire sull’almeno un chip semiconduttore almeno uno stud bump di contatto (per esempio 18) rivolto verso detta almeno una formazione elettricamente conduttiva.
Un procedimento come qui esemplificato può comprendere fornire sulla superficie esterna dell’almeno una porzione di package isolante un paddle di montaggio (per esempio 22) per detta clip.
In un procedimento come qui esemplificato, fornire detta almeno una formazione elettricamente conduttiva può comprendere:
- perforazione a laser (per esempio, 102) del materiale di strutturazione laser diretta per ottenere almeno un foro passante, e
- placcatura (per esempio, 104) della parete interna di detto almeno un foro.
Un procedimento come qui esemplificato può comprendere fornire detto paddle di montaggio per detta clip tramite placcature della superficie esterna della almeno una porzione di package isolante.
Un procedimento come qui esemplificato può comprendere l’applicazione della clip elettricamente conduttiva sulla superficie esterna dell’almeno una porzione di package isolante mediante brasatura o saldatura a laser.
Un procedimento come qui esemplificato, in cui la clip è destinata a sostituire solo parzialmente il collegamento a filo/ribbon, può comprendere fornire almeno una formazione di collegamento a filo (per esempio, 16) e/o ribbon (per esempio 160) elettricamente conduttiva tra il leadframe e l’almeno un chip semiconduttore, in cui fornire almeno una formazione di collegamento a filo e/o ribbon elettricamente conduttiva avviene prima dello stampaggio sull’almeno un chip semiconduttore sul leadframe di detto materiale di strutturazione laser diretta in cui l’almeno una formazione di collegamento a filo e/o ribbon elettricamente conduttiva è incorporata nella almeno una porzione di package isolante.
Un dispositivo a semiconduttore (per esempio, 10) come qui esemplificato, può comprendere:
- un leadframe avente almeno un chip semiconduttore su di esso,
- materiale di strutturazione laser diretta stampato sull’almeno un chip semiconduttore sul leadframe per fornire almeno una porzione di package isolante per l’almeno un chip semiconduttore sul leadframe, l’almeno una porzione di package isolante avendo una superficie esterna, - almeno una formazione elettricamente conduttiva che si estende tra la superficie esterna dell’almeno una porzione di package isolante e l’almeno un chip semiconduttore sul leadframe,
- una clip elettricamente conduttiva applicata sulla superficie esterna dell’almeno una porzione di package isolante, la clip essendo elettricamente accoppiata all’almeno una formazione elettricamente conduttiva e al leadframe con l’almeno un chip semiconduttore che si trova in posizione intermedia tra il leadframe e la clip.
Un dispositivo a semiconduttore come qui esemplificato può comprendere almeno una ulteriore porzione di package per l’almeno un chip semiconduttore sul leadframe, l’almeno una ulteriore porzione di package comprendendo un materiale di stampaggio di package stampato sulla clip applicata sulla superficie esterna dell’almeno una porzione di package isolante.
Un dispositivo a semiconduttore come qui esemplificato può comprendere una o più delle seguenti caratteristiche:
- almeno uno stud bump di contatto fornito sull’almeno un chip semiconduttore sul leadframe rivolto verso detta almeno una formazione elettricamente conduttiva; e/o
- un paddle di montaggio per detta clip sulla superficie esterna della almeno una porzione di package isolante; e/o
- almeno una formazione di collegamento a filo e/o ribbon elettricamente conduttiva tra il leadframe e l’almeno un chip semiconduttore, l’almeno una formazione di collegamento a filo e/o ribbon elettricamente conduttiva essendo incorporata nell’almeno una porzione di package isolante.
Fatti salvi i principi di base, i dettagli e le forme di attuazione possono variare, anche in modo significativo, rispetto a quanto è stato descritto solo a titolo di esempio, senza allontanarsi dall’ambito di protezione.

Claims (11)

  1. RIVENDICAZIONI 1. Procedimento, comprendente: - fornire un leadframe (14) avente almeno un chip semiconduttore (12) su di esso, - stampare sull’almeno un chip semiconduttore (12) sul leadframe (14) un materiale di strutturazione laser diretta (laser direct structuring) per fornire almeno una porzione (261) di package isolante per l’almeno un chip semiconduttore (12) sul leadframe (14), l’almeno una porzione (261) di package isolante avendo una superficie esterna (2610), - fornire almeno una formazione elettricamente conduttiva (20) che si estende tra la superficie esterna (2610) dell’almeno una porzione (261) di package isolante e l’almeno un chip semiconduttore (12) sul leadframe (14), - applicare sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante una clip elettricamente conduttiva (24), la clip (24) essendo elettricamente accoppiata all’almeno una formazione elettricamente conduttiva (20) e al leadframe (14, 140A) con l’almeno un chip semiconduttore (12) che si trova in posizione intermedia tra il leadframe (14) e la clip (24).
  2. 2. Procedimento secondo la rivendicazione 1, comprendente stampare sulla clip (24) applicata sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante materiale di stampaggio per fornire almeno una ulteriore porzione (262) di package per l’almeno un chip semiconduttore (12) sul leadframe (14).
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente fornire sull’almeno un chip semiconduttore (12) almeno uno stud bump di contatto (18) rivolto verso detta almeno una formazione elettricamente conduttiva (20).
  4. 4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente fornire sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante un paddle di montaggio (22) per detta clip (24).
  5. 5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui fornire detta almeno una formazione elettricamente conduttiva (20) comprende: - perforazione a laser (102) del materiale di strutturazione laser diretta (261) per ottenere almeno un foro passante, e - placcatura (104) della parete interna di detto almeno un foro.
  6. 6. Procedimento secondo la rivendicazione 4 o la rivendicazione 5, comprendente fornire detto paddle di montaggio (22) per detta clip (24) tramite placcatura della superficie esterna (2610) dell’almeno una porzione (261) di package isolante.
  7. 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente l’applicazione della clip elettricamente conduttiva (24) sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante mediante brasatura o saldatura a laser.
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente fornire almeno una formazione di collegamento a filo (16) e/o ribbon (160) elettricamente conduttiva tra il leadframe (14) e l’almeno un chip semiconduttore (12), in cui fornire almeno una formazione di collegamento a filo (16) e/o ribbon (160) elettricamente conduttiva avviene prima dello stampaggio sull’almeno un chip semiconduttore (12) sul leadframe (14) di detto materiale di strutturazione laser diretta in cui l’almeno una formazione di collegamento a filo (16) e/o ribbon (160) elettricamente conduttiva è incorporata nell’almeno una porzione (261) di package isolante.
  9. 9. Dispositivo a semiconduttore (10) comprendente: - un leadframe (14) avente almeno un chip semiconduttore (12) su di esso, - materiale di strutturazione laser diretta stampato sull’almeno un chip semiconduttore (12) sul leadframe (14) per fornire almeno una porzione (261) di package isolante per l’almeno un chip semiconduttore (12) sul leadframe (14), l’almeno una porzione (261) di package isolante avendo una superficie esterna (2610), - almeno una formazione elettricamente conduttiva (20) che si estende tra la superficie esterna (2610) dell’almeno una porzione (261) di package isolante e l’almeno un chip semiconduttore (12) sul leadframe (14), - una clip elettricamente conduttiva (24) applicata sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante, la clip (24) essendo elettricamente accoppiata all’almeno una formazione elettricamente conduttiva (20) e al leadframe (14, 140A) con l’almeno un chip semiconduttore (12) che si trova in posizione intermedia tra il leadframe (14) e la clip (24).
  10. 10. Dispositivo a semiconduttore (10) secondo la rivendicazione 9, comprendente almeno una ulteriore porzione (262) di package per l’almeno un chip semiconduttore (12) sul leadframe (14), l’almeno una ulteriore porzione di package (262) comprendendo un materiale di stampaggio di package stampato sulla clip (24) applicata sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante.
  11. 11. Dispositivo a semiconduttore (10) secondo la rivendicazione 9 o 10, comprendente: - almeno uno stud bump di contatto (18) fornito sull’almeno un chip semiconduttore (12) sul leadframe (14), rivolto verso detta almeno una formazione elettricamente conduttiva (20); e/o - un paddle di montaggio (22) per detta clip (24) sulla superficie esterna (2610) dell’almeno una porzione (261) di package isolante; e/o - almeno una formazione di collegamento a filo (16) e/o ribbon (160) elettricamente conduttiva tra il leadframe (14) e l’almeno un chip semiconduttore (12), l’almeno una formazione di collegamento a filo (16) e/o ribbon (160) elettricamente conduttiva essendo incorporata nell’almeno una porzione (261) di package isolante.
IT102018000020998A 2018-12-24 2018-12-24 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT201800020998A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102018000020998A IT201800020998A1 (it) 2018-12-24 2018-12-24 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US16/707,875 US11145582B2 (en) 2018-12-24 2019-12-09 Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
CN201911340603.5A CN111354646A (zh) 2018-12-24 2019-12-23 制造半导体器件的方法与对应的半导体器件
CN201922329704.4U CN211238167U (zh) 2018-12-24 2019-12-23 半导体器件
US17/498,328 US20220028769A1 (en) 2018-12-24 2021-10-11 Method of manufacturing semiconductor devices and corresponding semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000020998A IT201800020998A1 (it) 2018-12-24 2018-12-24 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT201800020998A1 true IT201800020998A1 (it) 2020-06-24

Family

ID=65861654

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000020998A IT201800020998A1 (it) 2018-12-24 2018-12-24 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (3)

Country Link
US (2) US11145582B2 (it)
CN (2) CN211238167U (it)
IT (1) IT201800020998A1 (it)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US11133281B2 (en) * 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11302613B2 (en) 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package
US10886199B1 (en) * 2019-07-17 2021-01-05 Infineon Technologies Ag Molded semiconductor package with double-sided cooling
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
IT202000020566A1 (it) * 2020-08-27 2022-02-27 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo corrispondente
IT202100001301A1 (it) 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
IT202100014198A1 (it) 2021-05-31 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014306A1 (it) 2021-06-01 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014906A1 (it) 2021-06-08 2022-12-08 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100017213A1 (it) 2021-06-30 2022-12-30 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20230035470A1 (en) 2021-07-30 2023-02-02 Stmicroelectronics S.R.L. Method of coupling semiconductor dice and corresponding semiconductor device
IT202100022607A1 (it) 2021-08-31 2023-03-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN113629034A (zh) * 2021-10-13 2021-11-09 北京炬玄智能科技有限公司 一种低成本适用性强的sop芯片合封框架及封装工艺
IT202100028553A1 (it) 2021-11-10 2023-05-10 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
EP4273923A1 (en) 2022-05-03 2023-11-08 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices and corresponding semiconductor device
EP4312250A1 (en) 2022-07-28 2024-01-31 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
US20240038650A1 (en) 2022-07-28 2024-02-01 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266037A1 (en) * 2003-06-26 2004-12-30 Semiconductor Components Industries, Llc. Direct chip attach structure and method
US20070114352A1 (en) 2005-11-18 2007-05-24 Victor R Cruz Erwin Semiconductor die package using leadframe and clip and method of manufacturing
US20080173991A1 (en) 2007-01-24 2008-07-24 Erwin Victor Cruz Pre-molded clip structure
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US20100297810A1 (en) * 2006-05-10 2010-11-25 Infineon Technologies Ag Power Semiconductor Device and Method for Its Production
US8049312B2 (en) 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US20130146991A1 (en) * 2011-12-08 2013-06-13 Infineon Technologies Ag Device Including Two Power Semiconductor Chips and Manufacturing Thereof
KR20160022121A (ko) * 2014-08-19 2016-02-29 삼성전기주식회사 전력 반도체 패키지 및 그의 제조 방법
US20160163671A1 (en) * 2014-12-03 2016-06-09 Freescale Semiconductor, Inc. Integrated circuit package with power plates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
DE102016105581A1 (de) * 2016-03-24 2017-09-28 Infineon Technologies Ag Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266037A1 (en) * 2003-06-26 2004-12-30 Semiconductor Components Industries, Llc. Direct chip attach structure and method
US20070114352A1 (en) 2005-11-18 2007-05-24 Victor R Cruz Erwin Semiconductor die package using leadframe and clip and method of manufacturing
US20100297810A1 (en) * 2006-05-10 2010-11-25 Infineon Technologies Ag Power Semiconductor Device and Method for Its Production
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US20080173991A1 (en) 2007-01-24 2008-07-24 Erwin Victor Cruz Pre-molded clip structure
US8049312B2 (en) 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US20130146991A1 (en) * 2011-12-08 2013-06-13 Infineon Technologies Ag Device Including Two Power Semiconductor Chips and Manufacturing Thereof
KR20160022121A (ko) * 2014-08-19 2016-02-29 삼성전기주식회사 전력 반도체 패키지 및 그의 제조 방법
US20160163671A1 (en) * 2014-12-03 2016-06-09 Freescale Semiconductor, Inc. Integrated circuit package with power plates

Also Published As

Publication number Publication date
CN111354646A (zh) 2020-06-30
US11145582B2 (en) 2021-10-12
CN211238167U (zh) 2020-08-11
US20220028769A1 (en) 2022-01-27
US20200203264A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
IT201800020998A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US8350369B2 (en) High power semiconductor package
US7808085B2 (en) Semiconductor device and mold for resin-molding semiconductor device
CN104485321B (zh) 半导体管芯封装件及其制造方法
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
US9570381B2 (en) Semiconductor packages and related manufacturing methods
US5889317A (en) Leadframe for integrated circuit package
US20120032350A1 (en) Systems and Methods for Heat Dissipation Using Thermal Conduits
KR20060042872A (ko) 반도체장치의 실장 방법
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
US10388597B2 (en) Manufacturing method for semiconductor device and semiconductor device
US8004069B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
JP2012227445A (ja) 半導体装置及びその製造方法
CN103972199B (zh) 线键合方法和结构
JP2017139290A (ja) 樹脂封止型半導体装置
TWI533419B (zh) 封裝結構及其製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
CN108022900A (zh) 半导体装置
US20220165674A1 (en) Semiconductor package structure and manufacturing method thereof
JP4732138B2 (ja) 半導体装置及びその製造方法
US20190259687A1 (en) Semiconductor device
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법