IT202100014198A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT202100014198A1
IT202100014198A1 IT102021000014198A IT202100014198A IT202100014198A1 IT 202100014198 A1 IT202100014198 A1 IT 202100014198A1 IT 102021000014198 A IT102021000014198 A IT 102021000014198A IT 202100014198 A IT202100014198 A IT 202100014198A IT 202100014198 A1 IT202100014198 A1 IT 202100014198A1
Authority
IT
Italy
Prior art keywords
semiconductor die
substrate
laser
lds
direct structuring
Prior art date
Application number
IT102021000014198A
Other languages
English (en)
Inventor
Andrea Albertinetti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000014198A priority Critical patent/IT202100014198A1/it
Priority to US17/752,503 priority patent/US20220384211A1/en
Publication of IT202100014198A1 publication Critical patent/IT202100014198A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8213—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce alla fabbricazione di dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate alla fabbricazione di dispositivi a semiconduttore come per esempio circuiti integrati (IC).
Sfondo
Un procedimento convenzionale per la fabbricazione di dispositivi a semiconduttore comprende la fornitura di un leadframe su cui sono disposti (attaccati), per esempio mediante l?erogazione di colla, uno o pi? chip o die a semiconduttore.
Un incapsulamento isolante (per esempio, una resina epossidica) pu? essere stampato, per esempio mediante stampaggio a compressione, sul leadframe su cui sono disposti i chip o die a semiconduttore.
Questo pu? avvenire dopo che ? stato formato un pattern di wire bonding per fornire connessioni elettriche tra contatti elettricamente conduttivi nel leadframe e die pad in corrispondenza della superficie superiore o frontale dei chip o die a semiconduttore.
La Laser Direct Structuring (LDS, Strutturazione Laser Diretta, cui si fa spesso riferimento anche con interconnessione di rame diretta o tecnologia DCI) ? stata proposta per sostituire il wire bonding convenzionale.
Un incapsulamento di materiale per LDS viene stampato (di nuovo, per esempio, mediante stampaggio a compressione) sul leadframe con i chip o die a semiconduttore disposti su di esso e vias/linee strutturate nel composto di stampaggio per LDS mediante lavorazione laser (solitamente seguita da placcatura) sostituiscono un convenzionale wire bonding nel fornire connessioni elettriche tra contatti elettricamente conduttivi nel leadframe e die pad in corrispondenza della superficie superiore o frontale dei chip o die a semiconduttore.
In tale flusso di processo una sorgente del raggio laser pu? essere allineata a formazioni o marcatori di riferimento (cosiddetti ?fiducial?) nel leadframe (per esempio, fori e ovali sulle bandelle laterali).
Poich? il composto per LDS (sostanzialmente impermeabile alla luce) ricopre le strutture sottostanti, questo approccio non pu? tenere conto in modo preciso delle posizioni effettive (e dell?eventuale rotazione) dei chip o die a semiconduttore disposti sul leadframe.
Questo influisce negativamente sulla resa dell?assemblaggio in quanto la laser direct structuring finisce per essere eseguita come un processo ?alla cieca?: i chip o die sul leadframe sono incapsulati in un composto di stampaggio per LDS (proprio come nei package Quad-Flat No-leads) e non sono disponibili riferimenti a livello di unit? per allineare ciascun die in vista di una direct structuring preciso.
In linea di principio, la mappatura delle strisce dopo l?attacco del die pu? consentire di ottenere informazioni sulla posizione e l?orientamento effettivi di ciascun chip sul leadframe: un?apparecchiatura di ispezione ottica automatizzata (IOA) pu? acquisire la posizione reale del die dopo l?attacco del die e comunicarla alla macchina laser che adatter? di conseguenza la strutturazione delle vias e delle linee.
Questa fase aumenta il tempo e il costo del flusso di assemblaggio e non ? in grado di tenere conto dei possibili effetti di ritiro indotti sul leadframe dal composto di stampaggio per LDS: tali effetti si verificano infatti dopo che un?apparecchiatura IOA pu? raccogliere informazioni sulla posizione e l?orientamento effettivi dei chip sul leadframe.
Questo pu? comportare, per esempio, una resa indesiderabilmente bassa per dispositivi con pad piccoli a causa del disallineamento nel posizionamento effettivo del pad rispetto alle coordinate nominali previste.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? superare gli inconvenienti discussi in precedenza, facilitando cos? l?applicazione della tecnologia laser direct structuring (LDS) alla fabbricazione di dispositivi a semiconduttore.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto mediante un procedimento avente le caratteristiche riportate nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono riguardare un corrispondente dispositivo a semiconduttore.
Le rivendicazioni sono parte integrante della descrizione di forme di attuazione come qui fornite.
Breve descrizione delle figure
Verranno ora descritte una o pi? forme di attuazione, a titolo puramente esemplificativo, con riferimento alle figure allegate, in cui:
le Figure 1, 2 e 3 sono viste in sezione trasversale esemplificative di varie fasi nella fabbricazione di prodotti a semiconduttore secondo forme di attuazione della presente descrizione,
la Figura 4 ? una vista secondo la freccia IV nella Figura 2, riprodotta in scala ingrandita,
la Figura 5 ? una vista secondo la freccia V nella Figura 3, riprodotta in scala ingrandita, e
la Figura 6 ? una vista sostanzialmente corrispondente alla Figura 5, esemplificativa di possibili ulteriori fasi di fabbricazione di prodotti a semiconduttore secondo forme di attuazione della presente descrizione.
Se non diversamente indicato, numeri e simboli corrispondenti nelle diverse figure si riferiscono generalmente a parti corrispondenti.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente riprodotte in scala.
I bordi degli elementi disegnati nelle figure non indicano necessariamente la fine dell?estensione dell?elemento.
Descrizione dettagliata di forme di attuazione esemplificative
Nella descrizione che segue vengono illustrati vari dettagli specifici al fine di permettere una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali od operazioni noti non sono illustrati o descritti in dettaglio per non confondere vari aspetti delle forme di attuazione.
Il riferimento a ?una forma di attuazione? o ?una sola forma di attuazione? nel contesto della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Pertanto, espressioni come ?in una forma di attuazione?, ?in una sola forma di attuazione?, o simili, che possono essere presenti in vari punti della presente descrizione non si riferiscono necessariamente esattamente ad una sola e alla stessa forma di attuazione. Inoltre, configurazioni, strutture o caratteristiche particolari possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione. I riferimenti qui utilizzati sono forniti solo per comodit? e quindi non definiscono l?ambito di protezione o lo scopo delle forme di attuazione.
A titolo di introduzione si richiama brevemente il significato di varie definizioni che compaiono nella presente descrizione.
La definizione ?leadframe? (o ?lead frame?) ? correntemente utilizzata (si veda, per esempio, l?USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un frame di metallo che fornisce supporto a un chip o die di un circuito integrato come pure a contatti elettrici per interconnettere il circuito integrato nel die o chip ad altri componenti o contatti elettrici.
I leadframe vengono convenzionalmente creati utilizzando tecnologie come la tecnologia di fotoincisione.
Con questa tecnologia, un materiale metallico (per esempio rame) sotto forma di foglio o nastro viene inciso sui lati superiore e inferiore per creare vari pad e contatti.
La laser direct structuring, LDS (a cui si fa spesso riferimento anche con interconnessione di rame diretta o tecnologia DCI) ? una tecnica di lavorazione basata sul laser ora ampiamente utilizzata in vari settori dei mercati dell?elettronica industriale e di consumo, per esempio per l?integrazione di antenne ad alte prestazioni, in cui un disegno di antenna pu? essere formato direttamente su una parte in plastica stampata.
In un processo esemplificativo, le parti stampate possono essere prodotte con resine disponibili in commercio che comprendono additivi adatti al processo LDS; a tale scopo ? attualmente disponibile un?ampia gamma di resine come resine polimeriche come PC, PC/ABS, ABS, LCP.
Nella LDS, un raggio laser pu? essere utilizzato per trasferire un pattern elettricamente conduttivo desiderato su uno stampato di plastica che pu? quindi essere sottoposto a metallizzazione (per esempio mediante placcatura electroless con rame o altri metalli) per completare un pattern conduttivo desiderato.
Il processo di trasferimento diretto indotto dal laser (LIFT) ? un processo di deposizione che impiega il trasferimento di materiale da un nastro donatore a substrati accettori mediante un impulso laser.
Occorre osservare che le figure qui presenti, principalmente le Figure 1 a 3, si riferiscono a pi? dispositivi a semiconduttore che vengono prodotti contemporaneamente e infine separati in una fase di ?singolazione? come altrimenti convenzionale nel settore.
Come illustrato nella Figura 1, una fase altrimenti convenzionale nella fabbricazione di dispositivi a semiconduttore comprende la fornitura di un leadframe 10 (per esempio una striscia incisa o un foglio inciso di materiale metallico) su cui sono disposti (attaccati), per esempio mediante erogazione di colla in 12?, uno o pi? chip o die a semiconduttore 12.
In vari processi convenzionali (non illustrati per semplicit?) un incapsulamento isolante di una resina epossidica, per esempio, pu? essere stampato, per esempio mediante stampaggio a compressione, sul leadframe su cui sono disposti i chip o die a semiconduttore.
Questo pu? avvenire dopo che ? stato formato un pattern di wire bonding per fornire connessioni elettriche tra contatti elettricamente conduttivi nel leadframe e die pad in corrispondenza della superficie superiore o frontale dei chip o die a semiconduttore.
La laser direct structuring, LDS ? stata proposta per sostituire il wire bonding convenzionale.
Per esempio (passando per semplicit? alla Figura 3) un incapsulamento 14 di materiale per LDS pu? essere stampato sul leadframe 10 avente i chip o die a semiconduttore 12 disposti su di esso.
Delle vias/linee (piste) strutturate nel composto di stampaggio per LDS mediante lavorazione laser (a cui segue solitamente la placcatura) possono sostituire un wire bonding convenzionale nel fornire connessioni elettriche tra contatti elettricamente conduttivi nel leadframe e die pad sulla superficie superiore o frontale dei chip o die a semiconduttore.
Questo tipo di processo e tipi di processo affini sono discussi, per esempio, in documenti come US 2018/342453 A1, US 2020/203264 A1, US 2020/321274 A1, US 2021/050226 A1 o US 2021/050299 A1, tutti concessi alla stessa titolare della presente domanda.
La laser direct structuring o LDS rappresenta quindi una tecnologia basata sul laser ora utilizzata (anche) nella fabbricazione di dispositivi a semiconduttore in cui formazioni elettricamente conduttive come linee e vias possono essere formate in un composto di stampaggio altrimenti isolante mediante attivazione o ?strutturazione? a raggio laser, facendo eventualmente seguire la placcatura.
L?applicazione della tecnologia LDS al packaging di dispositivi a semiconduttore facilita la creazione di interconnessioni da uno o pi? die a contatti o terminali di substrato del leadframe mediante vias e linee.
Consentire a un?unit? laser utilizzata per attivare (strutturare) il materiale per LDS di avere una conoscenza precisa della posizione effettiva di un die (chip) a semiconduttore anche se il die a semiconduttore ? in qualche modo ?mascherato? da uno strato di stampaggio che si estende sopra il die facilita effettivamente la sostituzione della tecnologia wire bonding con la tecnologia LDS.
Come discusso, tale effetto di mascheramento pu? portare in modo indesiderato a una modalit? di funzionamento in ?alla cieca? dell?unit? laser, con la sorgente del raggio laser che fa solo riferimento a formazioni di riferimento (cosiddetti ?fiducial?) sul leadframe e non ? in grado di tenere in conto le effettive posizioni (e l?eventuale rotazione) dei chip o die a semiconduttore coperti dal composto per LDS.
La mappatura delle strisce dopo l?attacco del die pu? essere presa in considerazione per ottenere informazioni sulla posizione e l?orientamento effettivi di ciascun chip sul leadframe: l?apparecchiatura di ispezione ottica automatizzata (IOA) pu? acquisire la posizione reale dei die dopo l?attacco del die e comunicarla alla macchina laser che adatter? di conseguenza la strutturazione delle vias e delle linee.
Come indicato, questa fase aumenta il tempo e il costo del flusso di assemblaggio e non ? in grado di tenere in conto i possibili effetti di ritiro indotti sul leadframe dal composto di stampaggio per LDS: questi effetti entrano in gioco solo dopo che un?apparecchiatura IOA ha raccolto informazioni sulla posizione e sull?orientamento effettivi di ciascun chip sul leadframe.
Il documento di titolarit? comune US 2021/050226 Al (gi? citato) descrive una disposizione in cui die a semiconduttore sono disposti su un substrato quale un leadframe. Ciascun die a semiconduttore ? dotato di sporgenze elettricamente conduttive (come pillar o bump elettroplaccati) che sporgono dal die a semiconduttore in direzione opposta al substrato. Il materiale per laser direct structuring viene stampato sul substrato per coprire i die a semiconduttore disposti su di esso, con l?operazione di stampaggio che lascia un?estremit? distale della sporgenza elettricamente conduttiva esposta cos? da essere rilevabile otticamente sulla superficie del materiale per laser direct structuring. La lavorazione mediante raggio laser del materiale per laser direct structuring viene quindi eseguita con l?energia del raggio laser applicata in corrispondenza di posizioni della superficie del materiale per laser direct structuring che sono fissate utilizzando le sporgenze elettricamente conduttive rilevabili otticamente sulla superficie del materiale per laser direct structuring come riferimento spaziale.
Seppur efficace, tale approccio comporta di modificare in qualche modo i die a semiconduttore al fine di dotarli di pillar o bump elettricamente conduttivi sporgenti, con la relativa fase di lavorazione completamente distinta dalla (successiva) fase di stampaggio dell?incapsulamento per LDS.
Una o pi? forme di attuazione come qui descritte possono essere basate sul riconoscimento che marcatori (?fiducial?) come quelli indicate con 16 nella Figura 2 possono essere provvisti mediante il processo di trasferimento diretto indotto dal laser, LIFT come rappresentato schematicamente nella Figura 2.
La definizione LIFT si applica a un processo (di per s? noto agli esperti del settore) che facilita il trasferimento di materiale da un nastro o foglio donatore F a un substrato accettore (qui, i chip o die 12) facilitato da impulsi laser.
Una o pi? sorgenti del raggio laser adatte ad essere utilizzate a tale scopo sono indicate con LB1 in Figura 2.
Informazioni generali sul processo LIFT possono essere trovate, per esempio, in P. Serra, et al.: ?Laser-Induced Forward Transfer: Fundamentals and Applications?, in Advanced Materials Technologies/Volume 4, Numero 1.
Un vantaggio del processo LIFT risiede nel fatto che il processo LIFT si presta alla co-deposizione dei fiducial 16 (a livello di unit?, cio? per ciascun chip o die 12) e del composto di stampaggio per LDS come 14.
Cio?, oltre a facilitare il trasferimento/la deposizione di fiducial 16 sui chip o die 12, il nastro o foglio F del processo LIFT pu? essere efficacemente utilizzato per stampare il composto per LDS 14 sui chip o die 12.
Questa doppia capacit? del nastro o foglio F per LIFT pu? essere sfruttata in modo particolarmente vantaggioso in combinazione con materiale per LDS 14 che ? scorrevole (per esempio allo stato liquido, sotto forma di un liquido viscoso, per esempio) e pu? quindi essere applicato (per cos? dire, ?stampato?) sui chip o die 12 mediante il nastro o foglio F per LIFT.
Come indicato, i materiali per LDS possono essere prodotti partendo da un?ampia gamma di resine come resine polimeriche che comprendono additivi adatti al processo LDS. Questi materiali possono essere resi disponibili sia come granuli sia come materiale scorrevole, i quali possono diventare solidi o sostanzialmente solidi dopo lo stampaggio (per esempio, mediante indurimento).
Un materiale per LDS avente una base di resina polimerica rappresentata da resina epossidica o acrilica con una carica di particelle a base di cromo e/o rame adatto per il processo LDS ? risultato adatto per l?uso in un processo come qui descritto.
Un processo come qui discusso pu? quindi iniziare in un modo sostanzialmente convenzionale attaccando (in modo standard) dei die 12, per esempio mediante erogazione di colla 12A sul leadframe 10
Fiducial o marcatori 16 a livello di unit? possono quindi essere provvisti mediante un processo LIFT che, in modo di per s? noto agli esperti del settore, pu? comprendere l?allineamento della telecamera sul pattern di die e la deposizione di fiducial 16 (come rappresentato nelle Figure 2 e 4).
Fiducial come 16 possono essere prodotti con qualsiasi materiale compatibile con il processo LIFT. Materiali liquidi a base di silicone, induribili, possono essere una scelta vantaggiosa grazie alle loro propriet? reologiche, propriet? termomeccaniche e buona adesione agli altri materiali del prodotto.
Un nastro donatore F per LIFT adatto per trasferire tali fiducial 16 ai chip 12 come substrati accettori pu? comprendere un nastro polimerico con un rivestimento metallico trasparente (per esempio titanio) sulla parte superiore.
Vantaggiosamente, il processo LIFT ? suscettibile di svolgere un ?patterning? su una topografia orientando adeguatamente (in modo di per s? noto agli esperti del settore) il raggio laser LB1 che facilita il trasferimento dei fiducial 16 ai chip o die 12 cosicch? ? possibile produrre diversi tipi di fiducial, se lo si desidera. I fiducial 16 illustrati nelle Figure 4 e 5 sotto forma di crocette sono quindi puramente esemplificativi.
? possibile ottenere una risoluzione di 25 ?m <100 picoL.
Il raggiungimento di un?altezza desiderata degli elementi, in modo che i fiducial 16 siano otticamente visibili sulla superficie (superiore) del composto di stampaggio per LDS 14 pu? comportare pi? passaggi.
Si pu? osservare che il processo LIFT ammette la gestione della co-deposizione di pi? materiali.
Come illustrato, la tecnologia LIFT facilita:
i) la crescita (trasferimento) di fiducial 16 sopra un chip o die a semiconduttore 12 (vedere Figure 2 e 4), e ii) lo stampaggio del composto per LDS 14 sopra il chip o die a semiconduttore 12
sfruttando lo stesso substrato (laminare) F (nastro o foglio, per esempio) utilizzato per il processo LIFT per stampare il composto di stampaggio per LDS 14 scorrevole (per esempio liquido).
Quanto precede pu? avvenire con i fiducial 16 lasciati visibili sulla superficie del composto per LDS. In questo modo, l?ultima propaggine (distale) dei fiducial 16 non sar? coperta dal composto di stampaggio per LDS 14 e rimarr? otticamente visibile sulla superficie superiore del composto di stampaggio per LDS 14: vedere la Figura 5.
Vantaggiosamente, i fiducial 16 sulla superficie del die a semiconduttore 12 avranno un?altezza (con riferimento alla superficie del die) di circa 50 micron.
Come illustrato nella Figura 6, una volta rimosso il nastro o foglio F per LIFT e sufficientemente solidificato il composto di stampaggio per LDS (in un modo noto di per s? agli esperti del settore, per esempio mediante indurimento a caldo o UV) un?unit? laser LB per processo LDS pu? essere utilizzata (in un modo altrettanto noto agli esperti del settore) per strutturare nel composto di stampaggio per LDS 14 linee (piste) L e/o vias V al fine di fornire - dopo eventuale placcatura (per esempio, di Cu) -formazioni elettricamente conduttive che accoppiano il die o i die 12 al leadframe/substrato 10.
L?estremit? distale o le estremit? distali dei fiducial 16 (si pu? prevedere anche un solo fiducial su un chip o die 12, ma avere pi? fiducial 16 ? risultato vantaggioso) pu?/possono quindi essere localizzata/localizzate da una telecamera C (di qualsiasi tipo standard) che ? accoppiata all?apparecchiatura laser LB (per processo LDS) configurata per strutturare queste formazioni elettricamente conduttive.
Sebbene l?illustrazione sia eseguita in modo volutamente semplificato nella Figura 6, la laser structuring di formazioni elettricamente conduttive come vias V e linee (piste) L nel materiale 14 pu? facilitare la creazione di un routing (anche piuttosto complesso) di formazioni elettricamente conduttive.
In una o pi? forme di attuazione, la precisione della strutturazione mediante raggio laser LDS ? facilitata dall?unit? laser LB che ? guidata dalla telecamera C che ?vede? i marcatori (fiducial) 16 visibili sulla superficie del materiale per LDS 14.
L?unit? laser LB pu? quindi apprendere la posizione effettiva del die o dei die a semiconduttore 12, anche se questi sono mascherati dal composto per LDS 14 (sostanzialmente impermeabile alla luce).
Lo spostamento e il funzionamento dell?unit? laser LB possono quindi essere guidati dai (dalle estremit? dei) fiducial 16 che (in eventuale cooperazione con fiducial sul leadframe, non visibili nelle figure) possono fungere da marche di posizionamento di riferimento per l?unit? laser LB.
Come ? convenzionale in altre aree (robot guidati da telecamera, per esempio) la telecamera C e l?unit? laser L possono essere montate su un supporto comune che ? mobile in modo controllabile in modo noto agli esperti del settore.
In una o pi? forme di attuazione, le azioni destinate a completare la fabbricazione di un prodotto a semiconduttore come descritto possono comprendere un?ulteriore massa di composto di stampaggio 18 di package (parzialmente visibile nell?angolo inferiore destro della Figura 6) stampata sulla superficie superiore o frontale del primo materiale di package 14 in cui linee L e/o vias V sono state fornite mediante processo LDS (guidato mediante i fiducial 16).
In una o pi? forme di attuazione, la (ulteriore) massa del composto di stampaggio 18 del package pu? comprendere un composto di stampaggio convenzionale (cio? non-LDS) quale un composto di stampaggio epossidico (EMC).
In una o pi? forme di attuazione, la (ulteriore) massa di composto di stampaggio 18 di package pu? coprire i fiducial 16 in modo che questi non siano pi? visibili.
Anche in questo caso, occorre osservare che le figure qui presenti, principalmente le Figure 1 a 3, si riferiscono a pi? dispositivi a semiconduttore che sono prodotti contemporaneamente e infine separati per formare singoli dispositivi 100 in una fase di ?singolazione? (per esempio, mediante una lama rotante B: vedere Figura 6) come ? altrimenti convenzionale nel settore.
In breve, un procedimento come qui illustrato comprende: fornire un substrato come un leadframe 10 e disporre su di esso uno o pi? die a semiconduttore 12 con una prima superficie (rivolta verso il basso nelle figure) adiacente al substrato 10 e una seconda superficie (rivolta verso l?alto nelle figure) rivolta dall?altra parte del substrato 10.
Come discusso, il processo di trasferimento diretto indotto dal laser, LIFT (foglio o nastro F e sorgente laser LB1) viene applicato al die o ai die a semiconduttore 12 per formare uno o pi? marcatori (i cosiddetti ?fiducial? 16) sulla seconda superficie del/dei die a semiconduttore 12 rivolta dall?altra parte del substrato 10.
Il materiale per laser direct structuring, LDS 14 ? stampato sul substrato 10 avente il die o i die a semiconduttore 12 disposto/disposti su di esso in modo che la marca/le marche 16 sulla seconda superficie dei chip o die a semiconduttore 12 sia rilevabile/siano rilevabili otticamente (visibile/visibili da una telecamera, per esempio) sulla superficie del materiale per laser direct structuring.
Come discusso, il substrato donatore (nastro o foglio) F utilizzato per il processo LIFT al fine di formare i fiducial 16 sulle superfici accettrici (chip o die) pu? anche essere utilizzato per stampare sui chip o die 12 (e il substrato 10) il composto di stampaggio per LDS 14 (applicato allo stato liquido, scorrevole).
Cio?, l?applicazione del processo LIFT comprende la disposizione di un substrato donatore per LIFT (nastro o foglio F) rivolto verso la superficie (seconda, qui in alto) del die o dei die a semiconduttore 12 e l?applicazione selettiva dell?energia del raggio laser LB1 al substrato donatore F per LIFT.
Questo facilita il trasferimento diretto indotto dal laser dei fiducial 16 sulla superficie dei die a semiconduttore 12 come superficie accettrice.
Il materiale per laser direct structuring, LDS 14 pu? essere stampato sul substrato 10 avente i die a semiconduttore 12 disposti su di esso fornendo materiale per LDS 14 tra la (seconda) superficie del die a semiconduttore 12 e il substrato donatore F per LIFT disposto rivolto verso tale superficie del die a semiconduttore 12.
Vantaggiosamente, ci? pu? comprendere fornire materiale per LDS 14 in uno stato scorrevole tra la superficie dell?almeno un die a semiconduttore 12 e il substrato donatore F per LIFT disposto rivolto verso tale superficie del die a semiconduttore 12.
La lavorazione mediante raggio laser (come esemplificata da LB nella Figura 6) pu? quindi essere applicata al materiale per laser direct structuring 14 stampato (e solidificato) sul substrato 10 per fornire formazioni elettricamente conduttive come linee L e/o vias V.
Queste formazioni possono fornire formazioni elettricamente conduttive per il die o i die a semiconduttore 12 disposto/disposti sul substrato 10.
Come illustrato, la lavorazione mediante raggio laser LDS comprende l?applicazione dell?energia del raggio laser alla superficie del materiale per laser direct structuring 14 in posizioni spaziali (come L e/o V) fissate - ovvero aventi le loro posizioni identificate o determinate - in funzione della marca o delle marche 16 rilevabili otticamente sulla superficie del materiale per laser direct structuring 14.
Occorre osservare che la sequenza delle fasi illustrate con riferimento alle Figure 1 a 6 ? puramente esemplificativa e non limitativa.
Si comprender? che, sebbene eventualmente compresi in una stessa stazione di lavoro, il laser LB1 per il processo LIFT e il laser LB per il processo LDS saranno generalmente sorgenti laser diverse.
Gli esperti del settore comprenderanno altres? che possono essere comprese fasi addizionali che non sono di rilevanza specifica per le forme di attuazione. Inoltre, alcune delle fasi possono essere eseguite in un modo diverso o in un ordine diverso e/o contemporaneamente.
Un dispositivo a semiconduttore come 100 nella Figura 6 comprende quindi un assemblaggio di un substrato o leadframe 10, uno o pi? die a semiconduttore 12 disposti (per esempio, incollati in 12A) sul substrato 10.
Il dispositivo 100 comprende anche un materiale per laser direct structuring, LDS 14 stampato su di esso nonch? formazioni elettricamente conduttive (linee L/vias V) per il die o i die a semiconduttore 12 disposti sul substrato 10 forniti come discusso in precedenza.
Il materiale di stampaggio 18 di package (per esempio, materiale non LDS) pu? essere stampato sull?assemblaggio cos? formato in opposizione al substrato per fornirne l?incapsulamento.
Fermi restando i principi di base, i dettagli e le forme di attuazione potranno variare, anche in modo significativo, rispetto a quanto descritto solo a titolo di esempio, senza per questo uscire dall?ambito delle forme di attuazione.
L?ambito di protezione ? determinato dalle rivendicazioni allegate.

Claims (9)

RIVENDICAZIONI
1. Procedimento, comprendente:
fornire un substrato (10),
disporre (12A) almeno un die a semiconduttore (12) sul substrato (10), l?almeno un die a semiconduttore (12) avendo una prima superficie adiacente al substrato (10) e una seconda superficie rivolta in allontanamento dal substrato (10),
applicare un processo di trasferimento diretto indotto dal laser, LIFT all?almeno un die a semiconduttore (12) per formare almeno un marcatore (16) sulla seconda superficie dell?almeno un die a semiconduttore (12) rivolta in allontanamento dal substrato (10),
stampare materiale per laser direct structuring, LDS (14) sul substrato (10) avente l?almeno un die a semiconduttore (12) disposto su di esso con l?almeno un marcatore (16) sulla seconda superficie dell?almeno un die a semiconduttore (12) rilevabile otticamente sulla superficie del materiale per laser direct structuring (14), e
lavorare mediante raggio laser (LB) il materiale per laser direct structuring (14) stampato sul substrato (10) avente almeno un die a semiconduttore (12) disposto su di esso per fornire formazioni elettricamente conduttive (L, V) in esso,
in cui detta lavorazione mediante raggio laser (LB) del materiale per laser direct structuring (14) comprende l?applicazione di energia di raggio laser alla superficie del materiale per laser direct structuring (14) in posizioni spaziali (L, V) situate in funzione dell?almeno una marca (16) rilevabile otticamente sulla superficie del materiale per laser direct structuring (14).
2. Procedimento secondo la rivendicazione 1, in cui: l?applicazione del processo LIFT all?almeno un die a semiconduttore (12) comprende disporre un substrato donatore (F) per LIFT rivolto verso la seconda superficie dell?almeno un die a semiconduttore (12) e applicare selettivamente energia di raggio laser (LB1) al substrato donatore (F) per LIFT per facilitare il trasferimento diretto indotto dal laser di detto almeno un marcatore (16) sulla seconda superficie dell?almeno un die a semiconduttore (12), e
stampare il materiale per laser direct structuring, LDS (14) sul substrato (10) avente l?almeno un die a semiconduttore (12) disposto su di esso fornendo materiale per LDS (14) tra la seconda superficie dell?almeno un die a semiconduttore (12) e il substrato donatore (F) per LIFT disposto rivolto alla seconda superficie dell?almeno un die a semiconduttore (12).
3. Procedimento secondo la rivendicazione 1, in cui detto fornire materiale per LDS (14) comprende fornire materiale per LDS (14) in uno stato scorrevole.
4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui l?almeno un marcatore (16) sulla seconda superficie dell?almeno un die a semiconduttore (12) comprende materiale a base di silicone.
5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale per laser direct structuring, LDS (14) comprende una resina polimerica, preferibilmente una resina epossidica o acrilica, con una carica di particelle a base di cromo e/o rame
6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui l?almeno un marcatore (16) sulla seconda superficie dell?almeno un die a semiconduttore (12) ha un?altezza di circa 50 micron.
7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente la lavorazione mediante raggio laser (LB) del materiale per laser direct structuring (14) stampato sul substrato (10) avente almeno un die a semiconduttore (12) disposto su di esso per fornire in esso formazioni elettricamente conduttive (L, V) per l?almeno un die a semiconduttore (12) disposto sul substrato (10).
8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente l?applicazione del processo di trasferimento diretto indotto dal laser, LIFT all?almeno un die a semiconduttore (12) per formare una pluralit? di marcatori (16) sulla seconda superficie dell?almeno un die a semiconduttore (12) rivolta in allontanamento dal substrato (10).
9. Dispositivo a semiconduttore (100), comprendente un assemblaggio di un substrato (10), almeno un die a semiconduttore (12) disposto (12A) sul substrato (10) nonch? materiale per laser direct structuring (14) stampato su di esso con formazioni elettricamente conduttive (L, V) per l?almeno un die a semiconduttore (12) disposto sul substrato (10) fornito con il procedimento secondo una qualsiasi delle rivendicazioni 1 a 8, e
materiale di stampaggio (18) di package stampato su detto assemblaggio in opposizione a detto substrato (10) per fornire il suo incapsulamento.
IT102021000014198A 2021-05-31 2021-05-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT202100014198A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102021000014198A IT202100014198A1 (it) 2021-05-31 2021-05-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/752,503 US20220384211A1 (en) 2021-05-31 2022-05-24 Method of manufacturing semiconductor devices and corresponding semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000014198A IT202100014198A1 (it) 2021-05-31 2021-05-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT202100014198A1 true IT202100014198A1 (it) 2022-12-01

Family

ID=77317365

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000014198A IT202100014198A1 (it) 2021-05-31 2021-05-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (2)

Country Link
US (1) US20220384211A1 (it)
IT (1) IT202100014198A1 (it)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250162A1 (en) * 2016-02-26 2017-08-31 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050227A1 (en) * 2019-08-16 2021-02-18 Infineon Technologies Ag Dual Step Laser Processing of an Encapsulant of a Semiconductor Chip Package
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210139317A1 (en) * 2019-11-08 2021-05-13 Tdk Corporation Electronic Device and Method for Manufacturing an Electronic Device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250162A1 (en) * 2016-02-26 2017-08-31 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050227A1 (en) * 2019-08-16 2021-02-18 Infineon Technologies Ag Dual Step Laser Processing of an Encapsulant of a Semiconductor Chip Package
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210139317A1 (en) * 2019-11-08 2021-05-13 Tdk Corporation Electronic Device and Method for Manufacturing an Electronic Device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHARIPAR KRISTIN M. ET AL: "Laser printing of flip-chip interconnects for high frequency applications", JOURNAL OF MANUFACTURING PROCESSES, vol. 32, 1 April 2018 (2018-04-01), US, pages 110 - 115, XP055790215, ISSN: 1526-6125, DOI: 10.1016/j.jmapro.2018.01.019 *
P. SERRA ET AL.: "Laser-Induced Forward Transfer: Fundamentals and Applications", ADVANCED MATERIALS TECHNOLOGIES, vol. 4

Also Published As

Publication number Publication date
US20220384211A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US11521861B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
CN103915414B (zh) 倒装芯片晶片级封装及其方法
TWI521614B (zh) 作為積體電路封裝件系統之封裝的滴模整合材料
IT201900005156A1 (it) Procedimento per fabbricare leadframe per dispositivi a semiconduttore
CN102244057B (zh) 半导体封装及其制造方法
US7501309B2 (en) Standoffs for centralizing internals in packaging process
US8466539B2 (en) MRAM device and method of assembling same
JP2021534596A (ja) 変形可能な導体を有する構造体
CN107742630A (zh) 影像感测器封装结构
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
CN104428892A (zh) 用于基板核心层的方法和装置
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
CN105934105A (zh) 一种光固化树脂封装液态金属印刷电路的方法
JP2005085089A5 (it)
CN107039357A (zh) 芯片保护封壳和方法
CN106067423A (zh) 制作电子部件引线架的方法、相应部件和计算机程序产品
CN107665876A (zh) 封装体用基板、其制造方法以及封装体
CN103390564A (zh) 基于膜的ic封装方法和封装的ic器件
US20210039390A1 (en) Print head interposers
KR20160016628A (ko) 플립칩 패키지를 위한 노출된 솔더링 가능한 열 확산기
IT202100014198A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN207398135U (zh) 半导体器件及相应布置
US8481864B2 (en) Method for the production of a functional constructional unit, and functional constructional unit
US20190252285A1 (en) Semiconductor device packages using a thermally enhanced conductive molding compound
CN104051284B (zh) 电子封装结构以及其制造方法