IT201900005156A1 - Procedimento per fabbricare leadframe per dispositivi a semiconduttore - Google Patents

Procedimento per fabbricare leadframe per dispositivi a semiconduttore Download PDF

Info

Publication number
IT201900005156A1
IT201900005156A1 IT102019000005156A IT201900005156A IT201900005156A1 IT 201900005156 A1 IT201900005156 A1 IT 201900005156A1 IT 102019000005156 A IT102019000005156 A IT 102019000005156A IT 201900005156 A IT201900005156 A IT 201900005156A IT 201900005156 A1 IT201900005156 A1 IT 201900005156A1
Authority
IT
Italy
Prior art keywords
electrically conductive
substrate
formations
configuration
conductive formations
Prior art date
Application number
IT102019000005156A
Other languages
English (en)
Inventor
Pierangelo Magni
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000005156A priority Critical patent/IT201900005156A1/it
Priority to EP20166392.9A priority patent/EP3719834A1/en
Priority to US16/837,565 priority patent/US11462465B2/en
Priority to CN202020478624.5U priority patent/CN213546266U/zh
Priority to CN202010260626.1A priority patent/CN111799176A/zh
Publication of IT201900005156A1 publication Critical patent/IT201900005156A1/it
Priority to US17/823,650 priority patent/US20220406703A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
"Procedimento per fabbricare leadframe per dispositivi a semiconduttore, leadframe e dispositivo a semiconduttore corrispondenti"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce alla fabbricazione di dispositivi a semiconduttore.
Una o più forme di attuazione possono essere applicate alla fabbricazione di leadframe per dispositivi a semiconduttore come circuiti integrati (IC), per esempio.
Sfondo tecnologico
Sono attualmente disponibili varie tecnologie per fabbricare leadframe/substrati per vari tipi di dispositivi a semiconduttore quali i dispositivi a semiconduttore QFN (Quad Flat No-lead), LGA (Land Grid Array), BGA (Ball Grid Array).
La cosiddetta tecnologia dei leadframe "coreless" facilita l'utilizzo di un leadframe così com'è, cioè senza supporto di nastro.
Le soluzioni correntemente indicate come MIS (Molded Interconnect Solutions) sono esemplificative di dispositivi ai quali la tecnologia dei leadframe coreless può essere applicata.
Essenzialmente, MIS è una tecnologia di fabbricazione di leadframe simile alla tecnologia di laminazione BGA che utilizza un composto di stampaggio come nucleo.
Tale tecnologia facilita l'ottenimento di un passo fine delle punte interne dei lead (50/60 micron, per esempio) che è fortemente desiderabile per applicazioni flip-chip.
Va notato che tali disposizioni possono presentare una resa di fabbricazione relativamente bassa con costi di circa 50-100% superiori ai leadframe "standard" su nastro.
Inoltre, certe soluzioni convenzionali possono presentare svantaggi relativi, per esempio, a possibili deformazioni (nel caso di un supporto metallico e uno stampo di pellicola, per esempio).
Nel caso della tecnologia MIS, una notevole deformazione di leadframe può essere osservata dopo le fasi di montaggio che prevedono un bilancio termico come, per esempio:
- fissaggio del die con pellicola di fissaggio del die (DAF, "Die Attach Film"): 100 °C, pochi secondi,
- fissaggio del die con colla/polimerizzazione DAF a 190 °C, 1,5 ore,
- wire bonding (WB): 180-220 °C, da pochi secondi a diversi minuti,
- stampaggio (del package): 175 °C, da 40 a 200 secondi,
- polimerizzazione successiva allo stampaggio: 175 °C, da 4 a 12 ore.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è superare gli svantaggi discussi in precedenza.
Secondo una o più forme di attuazione, tali svantaggi possono essere superati facendo ricorso a un procedimento che presenta le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un leadframe corrispondente.
Una o più forme di attuazione possono essere relative a un dispositivo corrispondente (un circuito integrato, per esempio).
Le rivendicazioni sono una parte integrante della divulgazione tecnica delle forme di attuazione come qui fornite.
Una o più forme di attuazione possono offrire uno o più dei seguenti vantaggi:
trattamento semplificato, che facilita il fatto di evitare fasi come laminazione di metallo (rame), laminazione di resist, esposizione di resist, incisione di metallo, rimozione di resist,
possibile implementazione all'interno di un impianto di fabbricazione di IC (back end),
tempo ciclo ridotto per prototipi,
costo ridotto.
Una o più forme di attuazione possono utilizzare una tecnologia di strutturazione diretta a laser (LDS, "Laser Direct Structuring") allo scopo di creare "vias" e linee con la capacità di sostituire un telaio metallico mediante metallizzazione di vias e linee.
Breve descrizione delle figure
Una o più forme di attuazione verranno adesso descritte, solo a titolo di esempio, con riferimento alle figure allegate, in cui:
le figure 1A a 1G sono esemplificative di possibili azioni in forme di attuazione;
la figura 2 è una vista piana esemplificativa di forme di attuazione;
la figura 3 è una vista piana esemplificativa di forme di attuazione da un punto di vista opposto al punto di vista della figura 2;
le figure 4A e 4B sono esemplificative di certe possibili caratteristiche di forme di attuazione; e
la figura 5 è esemplificativa di un dispositivo che può essere prodotto facendo ricorso a forme di attuazione.
Si comprenderà che, a scopo di chiarezza e facilità di rappresentazione, le varie figure possono non essere riprodotte su una stessa scala.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, rivolti a fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali, o operazioni noti non sono illustrati o descritti in dettaglio cosicché certi aspetti di forme di attuazione non verranno offuscati.
Il riferimento a "una forma di attuazione" o "una sola forma di attuazione" nel quadro della presente descrizione è inteso a indicare che una particolare configurazione, struttura, o caratteristica descritta in relazione alla forma di attuazione è compresa in almeno una forma di attuazione. Quindi, frasi come "in una forma di attuazione" o "in una sola forma di attuazione" che possono essere presenti in uno o più punti della presente descrizione non si riferiscono necessariamente a una specifica forma di attuazione. Inoltre, particolari conformazioni, strutture, o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o più forme di attuazione.
I riferimenti qui utilizzati sono forniti solamente per comodità e quindi non definiscono l'estensione di protezione o la portata delle forme di attuazione.
La denominazione "leadframe" (o "lead frame") è correntemente utilizzata (si veda per esempio lo USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un telaio di metallo che fornisce supporto per un chip o die di circuito integrato come pure conduttori elettrici per interconnettere il circuito integrato nel die o chip ad altri componenti o contatti elettrici.
La strutturazione diretta a laser (LDS, "Laser Direct Structuring") è una tecnica di lavorazione basata su laser oggigiorno ampiamente utilizzata in vari settori dei mercati industriali e di elettronica di consumo, per esempio per l'integrazione di antenne ad alte prestazioni, dove un disegno di antenna può essere formato direttamente su una parte di plastica stampata.
In un processo esemplificativo, le parti stampate possono essere prodotte con resine commercialmente disponibili che comprendono additivi idonei per il processo LDS; un'ampia gamma di resine ad esempio resine polimeriche come PC, PC/ABS, ABS, LCP sono attualmente disponibili per tale scopo.
Nello LDS, un raggio laser può essere utilizzato per trasferire una determinata configurazione elettricamente conduttiva su uno stampato di plastica, che viene successivamente soggetto a metallizzazione (per esempio mediante placcatura "electroless" con rame o altri metalli) per finalizzare la configurazione conduttiva desiderata.
Una o più forme di attuazione come qui esemplificate implicano il riconoscimento che lo LDS facilita il fatto di fornire formazioni elettricamente conduttive come vias e linee in un composto di stampaggio, senza ulteriori fasi di fabbricazione e con un'elevata flessibilità nelle forme che possono essere ottenute.
Una o più forme di attuazione possono essere applicate a vari tipi di dispositivi a semiconduttore ad esempio (a titolo di esempi non limitanti) quei dispositivi a semiconduttore attualmente indicati come QFN o QFN-mr, questi essendo acronimi per "Quad Flat Pack No-lead" e "Multirow Quad Flat Pack No-lead".
Tali dispositivi possono comprendere leadframe con conduttori cosiddetti "routed", cioè formazioni elettricamente conduttive (conduttori) che da una posizione esterna si estendono verso l'interno nella direzione di un chip o die a semiconduttore.
Una o più forme di attuazione possono facilitare il fatto di ottenere un passo ridotto (fine) nelle estremità interne (prossimali) dei lead, cioè le estremità dei lead rivolte verso il chip a semiconduttore.
Le figure 1A a 1G sono esemplificative di possibili azioni in forme di attuazione che possono facilitare la produzione di un leadframe (per esempio per qualsiasi dei vari tipi di dispositivi a semiconduttore discussi in precedenza) utilizzando tecnologia LDS.
La figura 1A è esemplificativa della formazione (in un modo noto di per sé agli esperti del ramo) di un substrato o strato 10 (un nucleo laminato, per esempio) di materiale LDS.
Qualsiasi materiale LDS noto (come, per esempio, una resina polimerica come PC, PC/ABS, ABS, LCP comprendente additivi idonei per il processo LDS) può essere vantaggiosamente utilizzato in forme di attuazione.
La figura 1B è esemplificativa di una fase di strutturazione del substrato 10 della figura 1A nella sua superficie "inferiore" o "posteriore", indicata con 10a.
Tale strutturazione può prevedere formare mediante trattamento LDS (cioè, lavorazione con raggio laser come schematicamente indicato in L) una prima configurazione di formazioni elettricamente conduttive 12, 120.
La figura 1C è esemplificativa di una fase di strutturazione del substrato 10 delle figure 1A e 1B nella sua superficie "superiore" o "frontale", indicata con 10b.
Tale strutturazione (eventualmente, ma non necessariamente, effettuata dopo il ribaltamento del substrato 10) può prevedere la formazione, nuovamente mediante trattamento LDS (cioè, lavorazione con raggio laser L), di una seconda configurazione di formazioni elettricamente conduttive 14, 140.
Gli esperti nel ramo comprenderanno che sia la prima configurazione, sia la seconda configurazione di formazioni elettricamente conduttive 12, 120 e 14, 140 possono essere fornite secondo una qualsiasi di una varietà virtualmente illimitata di possibili trame come desiderato, anche traendo vantaggio della intrinseca flessibilità della lavorazione con raggio laser LDS.
Per esempio, le figure 2 e 3 sono esemplificative della possibilità di attuare le fasi delle figure 1A a 1F su materiale a nastro, virtualmente di lunghezza indefinita, per fornire (simultaneamente) una pluralità di leadframe con formazioni longitudinali elettricamente conduttive 120, 140 che si estendono lungo i lati del materiale a nastro.
La figura 1D è esemplificativa di un trattamento laser (perforazione mediante raggio laser L) del substrato 10 avente le superfici frontale e posteriore 10a, 10b strutturate come discusso in precedenza per aprire vias 16 che si estendono in corrispondenza alle posizioni desiderate tra le formazioni elettricamente conduttive delle due trame 12, 14 sulle due superfici 10a, 10b.
La figura 1E è esemplificativa di un trattamento simile (per esempio perforazione laser) eventualmente applicato alla struttura della figura 1D in quelle forme di attuazione dove, come esemplificato nelle figure 2 e 3, le fasi delle figure 1A a 1G sono effettuate su materiale a nastro, per fornire fori di indicizzazione 18 (essenzialmente aperture con un dato passo) nelle formazioni longitudinali elettricamente conduttive 120, 140 o "rotaie" che si estendono lungo i lati del materiale a nastro.
La figura 1F è esemplificativa della possibilità di crescere materiale conduttivo (metallo come rame, Cu, per esempio) sui percorsi strutturati forniti mediante trattamento laser del materiale LDS come esemplificato nelle figure 1B a 1E.
A tale scopo, cioè allo scopo di migliorare (mediante accrescimento di rame, per esempio) la conduttività delle tracce/fori formati nel materiale LDS con trattamento laser si può utilizzare un accrescimento electroless/elettrolitico come esemplificato da EE nella figura 1F.
Il trattamento electroless (che opzionalmente precede il trattamento elettrolitico) può facilitare un accrescimento più spesso di metallo.
Inoltre, in quelle forme di attuazione dove un accrescimento di metallo elevato (Cu, per esempio) non è una caratteristica desiderata, si può utilizzare il solo trattamento electroless (cioè senza la placcatura elettrolitica).
Va notato che le formazioni conduttive (tracce, per esempio) formate con trattamento laser di materiale LDS possono presentare uno spessore, e così una conduttività, insufficiente per certe applicazioni, quali i dispositivi di potenza, per esempio: di fatto pochi micron di materiale LDS possono essere rimossi nel processo di attivazione laser (e possibilmente di più nel caso di perforazione), il materiale trattato possibilmente presentando particelle attivate (cromo, per esempio) in corrispondenza alla sua superficie.
Inoltre, mentre nelle figure sono esemplificate in rilievo per semplicità e facilità di comprensione, le parti di superficie trattate con laser del materiale LDS possono essere non in rilievo, potendo invece essere rientrate.
Gli esperti del ramo che apprezzeranno che passare da una struttura "intermedia" ottenuta (solamente) mediante attivazione laser a una struttura risultante finale può implicare una fase come quella esemplificata nella figura 1F, cioè formare per esempio formazioni conduttive placcate elettroliticamente.
La figura 1G è esemplificativa di una fase di placcatura (opzionale) PT che può essere applicata con mezzi convenzionali di alto tipo allo scopo di fornire formazioni conduttive placcate sui lead sul lato inferiore 10a e/o sulle punte dei lead sul lato superiore 10b: si veda, per esempio 12' (materiale compatibile con la saldatura surface mount, per esempio) e 1400 (questi possono essere piazzole o bump per wire/ribbon bonding o simile) nella figura 1G.
Le figure da 1A a 1G sono così esemplificative di una possibile sequenza di fabbricazione di un leadframe esemplificativo comprendente le azioni di: formare un nastro (figura 1A), strutturazione laser inferiore (figura 1B), strutturazione al laser superiore (figura 1C), generare vias che connettono i due strati superiore/inferiore (figura 1D), aprire fori di indicizzazione (o qualsiasi altra caratteristica come desiderata) sulle rotaie superiore/inferiore (figura 1E), formare materiale conduttivo sulle tracce, fori, e così via ottenuti mediante strutturazione al laser (figura 1F), metallizzare lo strato superiore/inferiore (figura 1G).
Per esempio, in una azione come esemplificata nella figura 1F, tutte le tracce e fori ottenuti mediante strutturazione laser (si vedano le figure 1B a 1E, per esempio) possono essere placcati mediante trattamento electroless, per uno spessore minore di 10 micron, per esempio, o placcate elettroliticamente, fino uno spessore di 50 micron, nel caso di dispositivi ad alta corrente, per esempio.
Le figure 2 e 3 sono esemplificative di un possibile risultato di fasi come esemplificate nelle figure 1A a 1G in vista piana dal lato superiore o frontale 10b (figura 2) e dalla superficie inferiore o posteriore 10a (figura 3).
Come discusso, le figure 2 e 3 sono esemplificative della possibilità di effettuare le fasi delle figure 1A a 1F su materiale a nastro, virtualmente di lunghezza indefinita, per fornire una pluralità di leadframe per essere infine "singolarizzati" (prima o dopo il fissaggio del die).
Tale azione di singolarizzazione può essere facilitata utilizzando i fori di indicizzazione 18 nelle formazioni longitudinali elettricamente conduttive 120, 140 o "rotaie".
Di fatto, tali rotaie del leadframe 120, 140 possono contenere caratteristiche (come fori 18) che facilitano l'indicizzazione dei leadframe e/o il posizionamento di unità nella apparecchiatura di montaggio. Essi possono anche contenere codici di identificazione (codici 2D) e "fiduciali" (ad esempio croci, forme a L, …) che facilitano una adeguata individuazione del percorso della lama di taglio durante la singolarizzazione del package.
Le figure 4A e 4B sono esemplificative della possibilità di applicare il trattamento come discusso in relazione alle precedenti figure sia a substrati "monospessore" 10 che a substrati "a doppio spessore" o "a spessore multiplo", per esempio aventi un profilo di sezione a mesa con una parte centrale eretta in confronto ai lati longitudinali della struttura a nastro esemplificata nelle figure 2 e 3. Una o più forme di attuazione come qui esemplificate possono così essere applicate a strutture di dispositivo basate su uno strato doppio o strato multiplo di rame.
La figura 5 è esemplificativa di un leadframe atto a essere prodotto come qui esemplificato.
Per semplicità viene esemplificato un leadframe singolo che mostra la presenza di un'area di montaggio di die (centrale) nella superficie superiore o frontale 10b dove un die o chip a semiconduttore può essere fissato (mediante qualsiasi tecnica nota per tale scopo agli esperti nel ramo come discusso a titolo di esempio nella parte introduttiva della descrizione) come indicato con linee tratteggiate in C.
Come esemplificato nella figura 5, la configurazione di formazioni elettricamente conduttive 14 può fornire una schiera di conduttori di routing adatti a fornire un accoppiamento elettrico del die o chip a semiconduttore con piazzole di contatto accessibili dall'esterno di un package di dispositivo. Un possibile profilo di tale package (che può essere fornito mediante qualsiasi tecnica nota per tale scopo agli esperti nel ramo, per esempio mediante stampaggio di un composto epossidico per package) è indicato con P nella figura 5.
L'accoppiamento elettrico del die o chip a semiconduttore può avvenire mediante tecniche convenzionali come wire bonding, stud bump o simili.
Qualunque siano la/le opzione/opzioni adottate per tale scopo, tale accoppiamento può trarre vantaggio dalla presenza di formazioni di contatto come indicate da 1400 nella figura 5.
La figura 5 inoltre esemplifica la possibile presenza di aree di contatto o bump come indicate da 1400' che non arrivano ad alcuna formazione elettricamente conduttiva 14 nella superficie superiore o frontale 10b ma invece corrispondono a vias 16 formati attraverso il substrato 10 che arrivano alle formazioni elettricamente conduttive 12 nella superficie inferiore o posteriore 10a.
Una o più forme di attuazione come qui esemplificate adottano così un trattamento di strutturazione diretta a laser (LDS) allo scopo di creare formazioni elettricamente conduttive come vias e linee di vari tipi con metallizzazione di vias e linee adatte a sostituire un telaio metallico.
La figura 5 è esemplificativa di un esempio "del mondo reale" che fornisce un leadframe comprendente una schiera di conduttori che si estendono tra una regione di montaggio di die per il montaggio di un chip o die a semiconduttore C e la periferia di un substrato 10 di un materiale LDS. Come esemplificato nella figura 5, uno o più di questi conduttori può presentare una forma generalmente allargata con una punta "prossimale" stretta affacciata all'area di montaggio del die C e una larghezza (e così un'area/area in sezione) che aumenta gradualmente in una direzione "distale" allontanandosi dall'area di montaggio del die verso la periferia del substrato 10.
Come notato, la singolarizzazione finale di un leadframe (come esemplificata dalle frecce S nella figura 5) può avvenire con il die o chip C già fissato su di esso, eventualmente con il die o chip C già elettricamente accoppiato e nel package come discusso in precedenza.
Una o più forme di attuazione facilitano fornire una struttura di dispositivo con o senza formazioni conduttive placcate (piazzole di die, per esempio) su entrambi i lati del leadframe.
Una o più forme di attuazione possono adottare una strutturazione LDS allo scopo di creare formazioni elettricamente conduttive come vias e linee con metallizzazione di vias e linee atte a sostituire un telaio metallico come leadframe convenzionale.
Un procedimento di fabbricazione di leadframe per dispositivi a semiconduttore come qui esemplificato può comprendere:
fornire un substrato laminare (per esempio, 10) di materiale per strutturazione diretta a laser, il substrato laminare comprendendo una prima (per esempio, superficie inferiore o posteriore 10a) e una seconda (per esempio, superficie superiore o frontale 10b) superficie opposte, applicare un trattamento con raggio laser (per esempio, L) a detto substrato per fornire una prima configurazione di formazioni elettricamente conduttive (per esempio, 12, 120) in corrispondenza alla prima superficie di detto substrato, una seconda configurazione di formazioni elettricamente conduttive (per esempio, 14, 140) in corrispondenza alla seconda superficie di detto substrato, e vias elettricamente conduttivi (per esempio, 16) attraverso detto substrato tra la prima superficie di detto substrato (10) e la seconda superficie di detto substrato, i vias elettricamente conduttivi accoppiati ad almeno una (cioè, a entrambe di 12, 14, si vedano, per esempio 12, 14 nelle figure 1D a 1G o anche solo una, si veda, per esempio 1400' nella figura 5, dove 1400' sono accoppiati solo a 12 sulla parte inferiore del lato posteriore) delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e detta seconda configurazione di formazioni elettricamente conduttive.
Un procedimento come qui esemplificato può comprendere applicare un trattamento con raggio laser a detto substrato per fornire vias elettricamente conduttivi accoppiati ad almeno una delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e ad almeno una delle formazioni elettricamente conduttive in detta seconda configurazione di formazioni elettricamente conduttive (si veda, per esempio 16 nelle figure 1D a 1G).
Un procedimento come qui esemplificato può comprendere formare (si veda EE nella figura 1F, per esempio) un materiale elettricamente conduttivo su detta prima configurazione di formazioni elettricamente conduttive, detta seconda configurazione di formazioni elettricamente conduttive e detti vias elettricamente conduttivi forniti applicando un trattamento con raggio laser a detto substrato.
In un procedimento come qui esemplificato, detta formazione di materiale elettricamente conduttivo può comprendere accrescimento electroless e/o elettrolitico (per esempio, electroless più elettrolitico) di materiale elettricamente conduttivo, ad esempio un metallo come rame.
Un procedimento come qui esemplificato può comprendere formare formazioni di contatto placcate (si veda, per esempio P; 12', 1400 nella figura 1G) su detta prima configurazione di formazioni elettricamente conduttive e/o detta seconda configurazione di formazioni elettricamente conduttive (opzionalmente, come esemplificato nella figura 1G, ciò può avvenire "sulla sommità" del, cioè sopra il, materiale elettricamente conduttivo formato come esemplificato nella figura 1F).
Un procedimento come qui esemplificato può comprendere:
fornire un substrato laminare a nastro (si vedano, per esempio, le figure 2 e 3) di materiale di strutturazione diretta a laser e applicare un trattamento con raggio laser a detto substrato laminare a nastro per fornire una pluralità di insiemi ciascuno comprendente una prima configurazione di formazioni elettricamente conduttive nella prima superficie di detto substrato, una seconda configurazione di formazioni elettricamente conduttive nella seconda superficie di detto substrato, e vias elettricamente conduttivi attraverso detto substrato tra la prima superficie di detto substrato e la seconda superficie di detto substrato, i vias elettricamente conduttivi accoppiati ad almeno una (si vedano 12, 14 nelle figure 1D a 1F e 1400' nella figura 5, dove 1400' sono accoppiati solamente a 12 sulla parte inferiore del lato posteriore) delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e detta seconda configurazione di formazioni elettricamente conduttive,
applicare una singolarizzazione (per esempio, S nella figura 5) a detto substrato laminare a nastro dopo l'applicazione del trattamento con raggio laser, detta singolarizzazione per separare gli insiemi in detta pluralità di insiemi.
Un procedimento come qui esemplificato può comprendere fornire, opzionalmente mediante perforazione con raggio laser di detto substrato laminare a nastro, aperture di indicizzazione (per esempio, 18) lateralmente a detto substrato laminare a nastro, dette aperture di indicizzazione fornendo marcatori di riferimento nella applicazione della singolarizzazione a detto substrato laminare a nastro.
Un leadframe per dispositivi a semiconduttore come qui esemplificato può comprendere:
un substrato laminare di materiale per strutturazione diretta a laser, il substrato laminare comprendendo una prima e una seconda superficie opposte, e
parti (per esempio, 12, 120, 14, 140, 16) di detto substrato soggetto a trattamento con raggio laser come qui esemplificato.
Un leadframe per dispositivi a semiconduttore come qui esemplificato può comprendere un materiale elettricamente conduttivo, opzionalmente un metallo come rame, formato su dette parti di detto substrato soggetto a trattamento con raggio laser.
Un leadframe per dispositivi a semiconduttore come qui esemplificato può comprendere formazioni di contatto placcate su detta prima configurazione di formazioni elettricamente conduttive e/o detta seconda configurazione di formazioni elettricamente conduttive (opzionalmente, come esemplificato nella figura 1G, tali formazioni di contatto placcate possono essere fornite "sulla sommità" del, cioè sopra il, materiale elettricamente conduttivo formato sulle parti del substrato soggetto a trattamento con raggio laser come esemplificato nella figura 1F).
In un leadframe per dispositivi a semiconduttore come qui esemplificato, almeno una di dette prima e seconda configurazione di formazioni elettricamente conduttive può comprendere una schiera di formazioni elettricamente conduttive tra un'area di montaggio di die (per esempio, C) di detto substrato e la periferia di detto substrato.
In un leadframe per dispositivi a semiconduttore come qui esemplificato, detta schiera di formazioni elettricamente conduttive può comprendere formazioni elettricamente conduttive aventi una larghezza che aumenta allontanandosi da detta area di montaggio di die verso la periferia di detto substrato.
Un dispositivo a semiconduttore come qui esemplificato può comprendere:
uno (o più) leadframe come qui esemplificati,
uno (o più) chip o die a semiconduttore (per esempio, C) fissati a detto leadframe, lo almeno un chip o die a semiconduttore elettricamente accoppiato a formazioni elettricamente conduttive di detta prima configurazione di formazioni elettricamente conduttive nella prima superficie di detto substrato, detta seconda configurazione di formazioni elettricamente conduttive nella seconda superficie di detto substrato e detti vias elettricamente conduttivi.
Senza pregiudizio per i principi sottostanti, i dettagli e le forme di attuazione possono variare, anche significativamente, rispetto a ciò che è stato descritto solo a titolo di esempio, senza allontanarsi dalla estensione di protezione.
L'estensione di protezione è determinata dalle rivendicazioni allegate.

Claims (13)

  1. RIVENDICAZIONI 1. Procedimento per fabbricare leadframe per dispositivi a semiconduttore, il procedimento comprendendo: fornire un substrato laminare (10) di materiale di strutturazione diretta a laser, il substrato laminare comprendendo una prima (10a) e una seconda (10b) superficie opposte, applicare un trattamento con raggio laser (L) a detto substrato (10) per fornire una prima configurazione di formazioni elettricamente conduttive (10, 120) nella prima superficie (10a) di detto substrato (10), una seconda configurazione di formazioni elettricamente conduttive (14, 140) nella seconda superficie (10b) di detto substrato (10), e vias elettricamente conduttivi (16) attraverso detto substrato (10) tra la prima superficie (10a) di detto substrato (10) e la seconda superficie (10b) di detto substrato (10), i vias elettricamente conduttivi (16) accoppiati ad almeno una (10, 14) delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e detta seconda configurazione di formazioni elettricamente conduttive.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente applicare un trattamento con raggio laser (L) a detto substrato (10) per fornire vias elettricamente conduttivi (16) accoppiati ad almeno una (12) delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e ad almeno una (12) delle formazioni elettricamente conduttive in detta seconda configurazione di formazioni elettricamente conduttive.
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente formare (EE) materiale elettricamente conduttivo su detta prima configurazione di formazioni elettricamente conduttive (12, 120), detta seconda configurazione di formazioni elettricamente conduttive (14, 140) e detti vias elettricamente conduttivi (16) forniti applicando un trattamento con raggio laser (L) a detto substrato (10).
  4. 4. Procedimento secondo la rivendicazione 3, in cui detto formare (EE) materiale elettricamente conduttivo comprende accrescimento electroless e/o elettrolitico di materiale elettricamente conduttivo.
  5. 5. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente formare formazioni di contatto placcate (P; 12’, 1400) su detta prima configurazione di formazioni elettricamente conduttive (12, 120) e/o detta seconda configurazione di formazioni elettricamente conduttive (14, 140.
  6. 6. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente: fornire un substrato laminare a nastro (10) di materiale di strutturazione diretta a laser e applicare un trattamento con raggio laser (L) a detto substrato laminare a nastro (10) per fornire una pluralità di insiemi ciascuno comprendendo una prima configurazione di formazioni elettricamente conduttive (12, 120) nella prima superficie (10a) di detto substrato (10), una seconda configurazione di formazioni elettricamente conduttive (14, 140) nella seconda superficie (10b) di detto substrato (10), e vias elettricamente conduttivi (16) attraverso detto substrato (10) tra la prima superficie (10a) di detto substrato (10) e la seconda superficie (10b) di detto substrato (10), i vias elettricamente conduttivi (16) accoppiati ad almeno una (12, 14) delle formazioni elettricamente conduttive in detta prima configurazione di formazioni elettricamente conduttive e detta seconda configurazione di formazioni elettricamente conduttive, applicare una singolarizzazione (S) a detto substrato laminare a nastro (10) dopo l'applicazione del trattamento con raggio laser (L), detta singolarizzazione per separare gli insiemi in detta pluralità di insiemi.
  7. 7. Procedimento secondo la rivendicazione 6, comprendente fornire, preferibilmente mediante perforazione con raggio laser di detto substrato laminare a nastro (10), aperture di indicizzazione (18) lateralmente a detto substrato laminare a nastro (10), dette aperture di indicizzazione fornendo marcatori di riferimento nella applicazione della singolarizzazione (S) a detto substrato laminare a nastro (10).
  8. 8. Leadframe per dispositivi a semiconduttore, il leadframe comprendendo: un substrato laminare (10) di materiale di strutturazione diretta a laser, il substrato laminare comprendendo una prima (10a) e una seconda (10b) superficie opposte, e parti (12, 120, 14, 140, 16) di detto substrato (10) soggetto a trattamento con raggio laser (L) con il procedimento secondo una qualsiasi delle precedenti rivendicazioni.
  9. 9. Leadframe secondo la rivendicazione 8, comprendente un materiale elettricamente conduttivo, preferibilmente un metallo come rame, formato su dette parti (12, 120, 14, 140, 16) di detto substrato (10) soggetto a trattamento con raggio laser (L).
  10. 10. Leadframe secondo la rivendicazione 8 o la rivendicazione 9, comprendente formazioni di contatto placcate (P; 12’, 1400) su detta prima configurazione di formazioni elettricamente conduttive (12, 120) e/o detta seconda configurazione di formazioni elettricamente conduttive (14, 140).
  11. 11. Leadframe secondo una qualsiasi delle rivendicazioni 8 a 10, in cui almeno una di dette prima (12) e seconda (14) configurazione di formazioni elettricamente conduttive comprende una schiera di formazioni elettricamente conduttive tra un'area di montaggio di die (C) di detto substrato (10) e la periferia di detto substrato (10).
  12. 12. Leadframe secondo la rivendicazione 11, in cui detta schiera di formazioni elettricamente conduttive comprende formazioni elettricamente conduttive aventi una larghezza che aumenta allontanandosi da detta area di montaggio (C) e verso la periferia di detto substrato (10).
  13. 13. Dispositivo a semiconduttore comprendente: almeno un leadframe secondo una qualsiasi delle rivendicazioni 8 a 12, almeno un chip o die a semiconduttore (C) fissato a detto leadframe, lo almeno un chip o die a semiconduttore (C) elettricamente accoppiato a formazioni elettricamente conduttive di detta prima configurazione di formazioni elettricamente conduttive (12, 120) nella prima superficie (10a) di detto substrato (10), detta seconda configurazione di formazioni elettricamente conduttive (14, 140) nella seconda superficie (10b) di detto substrato (10) e detti vias elettricamente conduttivi (16).
IT102019000005156A 2019-04-05 2019-04-05 Procedimento per fabbricare leadframe per dispositivi a semiconduttore IT201900005156A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102019000005156A IT201900005156A1 (it) 2019-04-05 2019-04-05 Procedimento per fabbricare leadframe per dispositivi a semiconduttore
EP20166392.9A EP3719834A1 (en) 2019-04-05 2020-03-27 A method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semiconductor device
US16/837,565 US11462465B2 (en) 2019-04-05 2020-04-01 Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semiconductor device
CN202020478624.5U CN213546266U (zh) 2019-04-05 2020-04-03 用于半导体器件的引线框和半导体器件
CN202010260626.1A CN111799176A (zh) 2019-04-05 2020-04-03 制造用于半导体器件的引线框的方法、相应的引线框和半导体器件
US17/823,650 US20220406703A1 (en) 2019-04-05 2022-08-31 Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000005156A IT201900005156A1 (it) 2019-04-05 2019-04-05 Procedimento per fabbricare leadframe per dispositivi a semiconduttore

Publications (1)

Publication Number Publication Date
IT201900005156A1 true IT201900005156A1 (it) 2020-10-05

Family

ID=67002293

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000005156A IT201900005156A1 (it) 2019-04-05 2019-04-05 Procedimento per fabbricare leadframe per dispositivi a semiconduttore

Country Status (4)

Country Link
US (2) US11462465B2 (it)
EP (1) EP3719834A1 (it)
CN (2) CN111799176A (it)
IT (1) IT201900005156A1 (it)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11887959B2 (en) 2020-12-17 2024-01-30 Stmicroelectronics S.R.L. Chip-on-lead semiconductor device, and corresponding method of manufacturing chip-on-lead semiconductor devices
US11948806B2 (en) * 2020-12-17 2024-04-02 Stmicroelectronics S.R.L. Method of manufacturing multi-die semiconductor devices and corresponding multi-die semiconductor device
CN112885726B (zh) * 2021-01-19 2022-03-25 杭州梵特斯科技有限公司 一种智能功率芯片结构及其制造方法
IT202100001301A1 (it) 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
IT202100014198A1 (it) 2021-05-31 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014306A1 (it) 2021-06-01 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014906A1 (it) 2021-06-08 2022-12-08 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100017213A1 (it) 2021-06-30 2022-12-30 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20230035470A1 (en) 2021-07-30 2023-02-02 Stmicroelectronics S.R.L. Method of coupling semiconductor dice and corresponding semiconductor device
IT202100022607A1 (it) 2021-08-31 2023-03-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100028553A1 (it) 2021-11-10 2023-05-10 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200008891A1 (it) 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200008897A1 (it) 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200011561A1 (it) 2022-05-31 2023-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20240038650A1 (en) 2022-07-28 2024-02-01 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
EP4312250A1 (en) 2022-07-28 2024-01-31 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227371A1 (en) * 1985-12-11 1987-07-01 Kabushiki Kaisha Toshiba Ceramic substrates and methods of manufacturing same
US20070144769A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US20180342453A1 (en) * 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190006191A1 (en) * 2017-06-30 2019-01-03 Stmicroelectronics S.R.L. Semiconductor product and corresponding method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5325736B2 (ja) * 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227371A1 (en) * 1985-12-11 1987-07-01 Kabushiki Kaisha Toshiba Ceramic substrates and methods of manufacturing same
US20070144769A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US20180342453A1 (en) * 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190006191A1 (en) * 2017-06-30 2019-01-03 Stmicroelectronics S.R.L. Semiconductor product and corresponding method

Also Published As

Publication number Publication date
CN111799176A (zh) 2020-10-20
CN213546266U (zh) 2021-06-25
US11462465B2 (en) 2022-10-04
US20200321274A1 (en) 2020-10-08
US20220406703A1 (en) 2022-12-22
EP3719834A1 (en) 2020-10-07

Similar Documents

Publication Publication Date Title
IT201900005156A1 (it) Procedimento per fabbricare leadframe per dispositivi a semiconduttore
US6338984B2 (en) Resin-molded semiconductor device, method for manufacturing the same, and leadframe
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
US6740576B1 (en) Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
US20120021541A1 (en) Light emitting device and method of fabricating the same
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
TW200414480A (en) A semiconductor device and a method of manufacturing the same
US20100124802A1 (en) Method of manufacturing a semiconductor package using a carrier
CN101553920A (zh) 方型扁平无引线封装的方法和设备
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
US20050110127A1 (en) Semiconductor device
US6617200B2 (en) System and method for fabricating a semiconductor device
JPH10214921A (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US11437247B2 (en) Semiconductor package structure and method for manufacturing the same
CN219497789U (zh) 半导体器件
KR20230126708A (ko) 구성가능 리드 패키지
CN110383471B (zh) 用于制造用于集成电路封装的引线框架的方法
CN111799243A (zh) 芯片封装基板及其制作方法、芯片封装结构及封装方法
CN220510010U (zh) 半导体器件
CN217521997U (zh) 半导体器件
JPH0922962A (ja) キャビティ・ダウン・ボール・グリッド・アレイ