IT202100028553A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT202100028553A1
IT202100028553A1 IT102021000028553A IT202100028553A IT202100028553A1 IT 202100028553 A1 IT202100028553 A1 IT 202100028553A1 IT 102021000028553 A IT102021000028553 A IT 102021000028553A IT 202100028553 A IT202100028553 A IT 202100028553A IT 202100028553 A1 IT202100028553 A1 IT 202100028553A1
Authority
IT
Italy
Prior art keywords
encapsulation
electrically conductive
lds
frusto
die
Prior art date
Application number
IT102021000028553A
Other languages
English (en)
Inventor
Michele Derai
Pierangelo Magni
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000028553A priority Critical patent/IT202100028553A1/it
Priority to EP22204387.9A priority patent/EP4181177A1/en
Priority to US17/977,137 priority patent/US20230143539A1/en
Priority to CN202222987819.4U priority patent/CN219497789U/zh
Priority to CN202211400898.2A priority patent/CN116110807A/zh
Publication of IT202100028553A1 publication Critical patent/IT202100028553A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai dispositivi a semiconduttore.
I dispositivi a semiconduttore con package QFN (Quad-Flat No-leads) possono essere esempi di dispositivi in cui possono essere applicate vantaggiosamente le forme di attuazione.
Sfondo
La tecnologia di strutturazione diretta laser o LDS (Laser Direct Structuring - spesso indicata anche come tecnologia di interconnessione in rame diretta o DCI -Direct Copper Interconnect) ? stata di recente proposta in sostituzione del tradizionale wire bonding nelle connessioni elettriche da die a lead nei dispositivi a semiconduttore.
Nella tecnologia LDS come correntemente usata oggigiorno, dopo la strutturazione laser (attivazione) in un materiale LDS , la conduttivit? elettrica di formazioni come le vias e le linee o tracce ? facilitata mediante placcatura (per es., metallizzazione electro-less seguita da deposizione galvanica) per raggiungere uno spessore di metallizzazione di decine di micron di un materiale di metallo, come il rame.
Un problema che sorge quando si applica la strutturazione diretta laser nel fornire connessioni elettriche in dispositivi a semiconduttore come i dispositivi QFN consiste nel vincolo di rapporto di aspetto (?aspect ratio?) di quasi 1:1 relativo alla formazione (per es., elettroplaccatura) di vias tronco-coniche.
La designazione ?rapporto di aspetto? ? adottata correntemente per indicare il rapporto tra la larghezza e l?altezza di un?immagine o di un oggetto in generale.
I vincoli di rapporto di aspetto nella formazione delle vias influiscono sul punto di arrivo (?landing?) dei via su lead per i leadframe con passo fine (0,4 mm o meno) o per i package in cui lo spessore di stampaggio ? elevato (cosiddetti QFN ?slug-up?, per esempio). Un aumento del diametro della via pu? condurre indesideratamente a un disallineamento indesiderato rispetto ai lead e pu? avere come risultato cortocircuiti (?corti?) del metallo.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? di contribuire a occuparsi adeguatamente di un tale problema del rapporto di aspetto.
Secondo una o pi? forme di attuazione, tale scopo ? raggiunto grazie a un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione sono relative a un corrispondente dispositivo a semiconduttore.
I dispositivi a semiconduttore con un package QFN (Quad-Flat No-leads) possono essere esempi di dispositivi in cui possono essere applicate vantaggiosamente le forme di attuazione.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o pi? forme di attuazione forniscono un approccio nel produrre via through mold (TMV, ?Through Mold Via?) che affronta adeguatamente il problema del rapporto di aspetto discusso in precedenza.
Una o pi? forme di attuazione migliorano la fabbricabilit? e la miniaturizzazione dei package.
Per esempio, forme di attuazione come qui discusse migliorano la fabbricabilit? dei package QFN (Quad-Flat Noleads) a passo fine usando la tecnologia di strutturazione diretta laser (LDS).
Esempi come qui descritti prevedono di fornire vias through mold comprendenti un collare superiore, pi? grande di una porzione inferiore della via.
Esempi come qui descritti prevedono una lavorazione al laser di una via through mold in due fasi di ablazione, per formare dapprima un recesso di collare e quindi una via inferiore tronco-conica.
Esempi come qui descritti offrono uno o pi? dei seguenti vantaggi:
la formazione di un collare facilita la creazione di vias che non sono vincolate ad un rapporto di aspetto di 1:1, per es., la creazione di vias con un diametro minore dello spessore (dell?incapsulamento) della calotta (?cap?) di stampo;
un processo di stampaggio pi? semplice deriva dalla possibilit? di evitare calotte di stampo sottili;
si pu? implemere un processo di metallizzazione pi? semplice (per es., placcatura in Cu);
la riduzione di dimensioni del compound di stampaggio facilita l?ottenimento di vias con un rapporto di aspetto (globale) non pi? limitato a 1:1 (vale a dire, si possono produrre vias through mold ?snelle? aventi un?altezza superiore alla loro larghezza); e
non interviene alcuna fase di processo aggiuntiva rispetto a soluzioni di package tradizionali basate sulla tecnologia LDS.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno descritte ora, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
la Figura 1 ? una vista in sezione trasversale di un dispositivo a semiconduttore esemplificativo della possibile applicazione della tecnologia LDS alla fabbricazione di dispositivi a semiconduttore,
la Figura 2 ? una vista in sezione trasversale attraverso di un dispositivo a semiconduttore esemplifcaitvo della fabbricazione di dispositivi a semiconduttore secondo forme di attuazione della presente descrizione,
la Figura 3 ? una vista in pianta sostanzialmente lungo la linea III-III nella Figura 2 che descrive in ulteriore dettaglio una fabbricazione di dispositivi a semiconduttore secondo forme di attuazione della presente descrizione, e
le Figure da 4A a 4H sono esempi di una possibile sequenza di fasi nella fabbricazione di dispositivi a semiconduttore secondo forme di attuazione della presente descrizione.
I numeri e i simboli corrispondenti nelle differenti figure fanno riferimento generalmente a parti corrispondenti a meno che sia indicato altrimenti.
Le figure sono destinate a illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono disegnate necessariamente in scala.
I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente i confini di estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che vari aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente proprio alla stessa forma di attuazione.
Inoltre, particolari configurazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per comodit? e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
La Figura 1 ? rappresentativa di una possibile applicazione della tecnologia di strutturazione diretta laser (LDS) nel fornire un accoppiamento elettrico da die a lead in un dispositivo a semiconduttore.
La Figura 1 (e anche le Figure 2 e 3) si riferiscono per semplicit? a un singolo dispositivo. In effetti, dispositivi come illustrati nelle figure vengono correntemente fabbricati in un flusso di assemblaggio di pi? dispositivi a semiconduttore sono fabbricati simultaneamente e infine separati in dispositivi 10 individuali mediante una fase di singolazione (?singulation?) come rappresentato a titolo di esempio nella Figura 4H.
La Figura 1 si riferisce a un (singolo) dispositivo comprendente un leadframe avente uno o pi? die pad 12A (uno solo ? illustrato per semplicit?) sui quali rispettivi die o chip a semiconduttore 14 sono montati (per esempio, attaccati usando un materiale per attacco di die 140) con una schiera (?array?) di lead 12B intorno al die pad 12A e ai die o chip a semiconduttore 14.
Cos? come qui utlizzati, i termini chip e die sono considerati come sinonimi.
La designazione ?leadframe? (o ?lead frame?) ? usata correntemente (si veda, per esempio, l?USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un frame di metallo che fornisce supporto a un die o chip di un circuito integrato, cos? come lead elettrici per interconnettere il circuito integrato nel die o nel chip ad altri contatti o componenti elettrici.
Sostanzialmente, un leadframe comprende una schiera di formazioni elettricamente conduttive (o lead, per es., 12B) che da una posizione periferica si estendono verso l?interno nella direzione di un die o un chip a semiconduttore (per es., 14), formando cos? una schiera di formazioni elettricamente conduttive da un die pad (per es., 12A) configurato per avere almeno un die o un chip a semiconduttore attaccato su di esso. Ci? pu? essere mediante mezzi tradizionali, come un adesivo per attacco di die (una pellicola per attacco di die o DAF (?Die Attach Film?), 140 per esempio).
? previsto che un dispositivo come illustrato nella Figura 1 sia montato su un substrato S, come una scheda a circuito stampato (PCB, ?Printed Circuit Board?), usando un materiale per saldatura T, per esempio.
Per semplicit?, nella Figura 1 (e anche nelle Figure 2 e 3) ? illustrato un singolo die pad 12A avente un singolo chip 14 attaccato su di esso. In varie forme di attuazione, pi? chip 14 possono essere montati su un singolo die pad 12A o su pi? die pad.
La strutturazione diretta laser, LDS (spesso indicata anche come tecnologia di interconnessione in rame diretta o DCI) ? una tecnica di lavorazione basata su laser oggigiorno ampiamente utilizzata in vari settori dei mercati dell?elettronica di largo consumo e industriale, per esempio per l?integrazione di antenne ad alte prestazioni, in cui il progetto di un?antenna pu? essere formato direttamente su una parte di plastica stampata. In un esempio di processo, le parti stampate possono essere prodotte con resine disponibili in commercio che includono additivi adeguati al processo LDS; a tale scopo ? disponibile attualmente un?ampia gamma di resine, come le resine polimeriche come PC, PC/ABS, ABS, LCP.
Nella LDS, un fascio laser pu? essere usato per trasferire (?strutturare?) una configurazione (?pattern?) elettricamente conduttiva desiderata su uno stampaggio di plastica che pu? quindi essere sottoposto a metallizzazione per finalizzare una configurazione conduttiva desiderata.
La metallizazione pu? comportare una placcatura electroless seguita da una placcatura elettrolitica.
La placcatura electroless, nota anche come placcatura chimica, ? una classe di processi chimici industriali che crea rivestimenti di metallo su vari materiali mediante riduzione chimica autocatalitica dei cationi di metallo in un bagno liquido.
Nella placcatura elettrolitica, un campo elettrico tra un anodo e un pezzo di lavoro, che agisce come catodo, forza gli ioni di metallo caricati positivamente a spostarsi al catodo dove eccedono la loro carica e si depositano come metallo sulla superficie del pezzo di lavoro.
Documenti come US 2018/342453 A1, US2019/115287 A1, US 2020/203264 A1, US 2020/321274 A1, US 2021/050226 A1, US 2021/050299 A1, US 2021/183748 A1 o US 2021/305203 A1 (tutti assegnati in titolarit? alla stessa titolare della presente domanda) sono esempi della possibilit? di applicare la tecnologia LDS nella fabbricazione di dispositivi a semiconduttore.
Per esempio, la tecnologia LDS facilita la sostituzione di fili, clip o ribbon con linee/vias creati mediante lavorazione a fascio laser di un materiale LDS seguita da una metallizzazione (crescita di metallo, come rame, mediante un processo di placcatura, per esempio).
Ancora con riferimento alla Figura 1, un incapsulamento 16 di materiale LDS pu? essere stampato sul leadframe 12A, 12B avente il die o il chip a semiconduttore 14 montato su di esso.
Formazioni di accoppiamento da die a lead elettricamente conduttive possono essere fornite (in maniera nota di per s?: si vedano le domande di titolarit? comune citate in precedenza, per esempio) nel materiale LDS 16 (una volta consolidato, per es., mediante termoindurimento).
Come illustrato nella Figura 1, queste formazioni di accoppiamento da die a lead comprendono:
prime vias 181 che si estendono attraverso l?incapsulamento LDS 16 tra la superficie superiore (anteriore) 16A dell?incapsulamento LDS 16 (opposta al leadframe 12A, 12B) e pad elettricamente conduttivi (non visibili per motivi di scala) sulla superficie superiore o anteriore del chip o del die 14,
seconde vias 182 che si estendono attraverso l?incapsulamento LDS 16 tra la superficie superiore (anteriore) 16A dell?incapsulamento LDS 16 e corrispondenti lead 12B nel leadframe, e
linee o tracce elettricamente conduttive 183 che si estendono alla superficie anteriore o superiore 16A dell?incapsulamento LDS 16 e accoppiano elettricamente prime vias 181 selezionate con seconde vias 182 selezionate per fornire una configurazione di connessione elettrica da die a lead desiderata tra il chip o il die 14 e i lead 12B.
Fornire le formazioni da die a lead elettricamente conduttive 181, 182 e 183 comporta sostanzialmente di strutturare queste formazioni nel materiale LDS 16, per esempio, praticando col laser fori (ciechi) nelle posizioni desiderate per le vias 181, 182, e di far crescere un materiale elettricamente conduttivo (un metallo come il rame, per esempio) nelle posizioni precedentemente attivate (strutturate) mediante energia di fascio laser.
Come illustrato nella Figura 1, ulteriore materiale di incapsulamento 20 (questo pu? essere un materiale non-LDS, per es., una resina epossidica standard) pu? essere stampato sulle formazioni da die a lead 181, 182 e 183 per completare il package del dispositivo.
Ulteriori dettagli sulla lavorazione discussa in precedenza possono essere desunti dalle domande di titolarit? comune alle quali si ? fatto riferimento in precedenza, per esempio.
In breve, usando la tecnologia LDS, si creano vias through mold (TMV) 181, 182 e tracce 183 per interconnettere elettricamente uno o pi? die a semiconduttore 14 a un leadframe (lead 12B), sostituendo cos? il wire bonding tradizionale usato a tale scopo.
Con la tecnologia LDS, l?interconnessione ? creata usando una strutturazione laser (per creare le vias e le linee o tracce), usando una placcatura di metallo per riempire le formazioni strutturate al laser con un metallo, come rame.
Al fine di avere un adeguato riempimento delle vias da parte del metallo (per es., rame), le regole di realizzazione della placcatura consentono soltanto un rapporto di aspetto (diametro rispetto alla profondit?) circa pari a 1:1 per through mold vias cieche,
Come illustrato nella Figura 1, la superficie (anteriore o superiore) del die 14 ? di solito a un livello pi? alto rispetto al leadframe (al die pad 14A e ai lead 12B): di conseguenza, l?incapsulamento 16 (strato di compound di per stampaggio) ? pi? spesso in corrispondenza del leadframe rispetto alla superficie del die.
Essendo vincolate a un rapporto di aspetto di circa 1:1, vias come le vias 182 formate in corrispondenza dei lead 12B possono avere estremit? prossimali (opposte ai lead 12B) che sono indesideratamente grandi in confronto ai lead: per esempio, queste estremit? prossimali (vale a dire, le estremit? superiori delle vias 182 nella Figura 1) possono avere un diametro maggiore della larghezza dei lead.
Il progetto del package ? influenzato negativamente da questo fatto, principalmente quando si desidera un passo fine (una spaziatura stretta) per i lead 12B.
Per esempio, ipotizzando un rapporto di aspetto di 1:1 per il progetto delle vias, il diametro (pi? grande) di vias tronco-coniche come le vias 182 previste per essere connesse ai lead 12B pu? essere scelto considerando lo spessore del materiale per attacco di die (140 nella Figura 1) pi? lo spessore del chip a semiconduttore (14 nella Figura 1) e lo spessore (minimo) dell?incapsulamento LDS 16 (per esempio, si dovrebbero tenere preferibilmente circa 30 micron sopra il die 14).
Questo pu? avere come risultato un vincolo indesiderato nella misura in cui soltanto die 14 sottili (in un intervallo di spessore da 70 a 150 micron, ipotizzando uno spessore del materiale per attacco di die da 15 a 25 micron) possono evitare il rischio di avere un diametro (superiore) della via troppo grande, con la possibilit? che le vias ?cadano fuori? dai lead (aventi una larghezza da 200 a 300 micron).
In dispositivi tradizionali come illustrati nella Figura 1, il fatto di aumentare lo spessore dell?incapsulamento LDS 16 pu? avere come risultato un diametro dlle vias pi? grande con possibili disadattamenti da via a lead: vias con dimensioni di diametro vicine a quelle della larghezza dei lead lasciano soltanto un margine scarso per tenere le vias all?interno dei lead senza ?uscire? dai lead.
Le domande di brevetto italiano 102021000020537 e 102021000020540 (entrambe assegnate in titolarit? alla stessa titolare della presente domanda e non ancora disponibili al pubblico al momento del deposito della presente domanda) descrivono la possibilit? di estendere l?uso della lavorazione LDS dal produrre formazioni di accoppiamento da die a lead come discusse in precedenza al produrre formazioni di accoppiamento da die a die.
Problemi simili ai problemi discussi in precedenza con riferimento alla formazione delle vias in formazioni di accoppiamento da die a lead possono pertanto insorgere quando si formano vias in formazioni di accoppiamento da die a die.
Sebbene descritto per semplicit? con riferimento alla formazione di vias in formazioni di accoppiamento da die a lead, gli esempi qui presentati possono essere applicati vantaggiosamente alla formazione di vias in formazioni di accoppiamento da die a die. Analogamente, tali esempi possono essere applicati vantaggiosamente ai via in formazioni di accoppiamento a livello da metallizzazione a metallizzazione come discusso in US 2021/183748 A1 (gi? citato).
Di conseguenza, le presenti forme di attuazione non devono essere considerate come limitate alla formazione di vias in formazioni di accoppiamento da die a lead.
In tutte le Figure 2, 3 e da 4A a 4H parti o gli elementi simili a parti o a elementi gi? discussi con riferimento alla Figura 1 sono indicati con simboli di riferimento simili. Una descrizione dettagliata corrispondente di queste parti o di questi elementi e del modo in cui possono essere prodotti non sar? ripetuta per brevit?.
Negli esempi a cui si riferiscono le Figure 2, 3 e da 4A a 4H, vias through mold (TMV) come le vias 182 includono due sezioni 182A e 182B formate in due strati o porzioni sovrapposte 161 e 162 del materiale per incapsulamento LDS 16.
Negli esempi a cui si riferiscono le Figure 2, 3 e da 4A a 4H, una prima sezione o porzione delle vias 182 comprende una porzione di collare 182A allargata, formata nella, e attraverso la, prima porzione (esterna) o il primo strato (esterno) 161 dell?incapsulamento di materiale LDS 16.
La prima porzione (esterna) o il primo strato (esterno) 161 del materiale LDS 16 ? stampata (stampato) ?sopra? la seconda porzione (interna) o il secondo strato (interno) 162.
La prima porzione (esterna) 161 si estende cos? da un piano intermedio 1612 (ideale) dell?incapsulamento LDS 16 fino a una superficie anteriore o superiore 1613 dell?(intero) incapsulamento LDS 16.
Una seconda sezione o porzione 182B dei via 182 comprende una via tronco-conica (per il resto convenzionale) formata attraverso la seconda porzione (interna) o il secondo strato (interno) 162 dell?incapsulamento di materiale LDS 16 che si estende dal piano intermedio 1612 dell?incapsulamento LDS 16 verso il leadframe 12A, 12B.
La seconda porzione 162 dell?incapsulamento LDS 16 ? cos? adiacente al substrato 12A, 12B e confina con la prima porzione 161 in corrispondenza del piano intermedio 1612 dell?incapsulamento.
Come nel caso della Figura 1, negli esempi come presentato nelle Figure 2 e 3, le vias 181 possono essere formate (in maniera nota agli esperti del settore) attraverso la prima porzione o il primo strato 161 dell?incapsulamento di materiale LDS 16 stampato sulla seconda porzione o sul secondo strato 162.
Le vias 181 si estendono cos? dalla superficie anteriore o superiore 1613 dell?(intero) incapsulamento LDS ai die pad (non visibili per motivi di scala) nella superficie anteriore o superiore del die 14.
Come illustrato, la superficie anteriore o superiore del die 14 si trova (almeno approssimativamente) in corrispdeozna o nelle vicinanze del piano intermedio 1612. Cos? come qui utilizzata, l?espressione ?approssimativamente? si riferisce a una caratteristica tecnica entro la tolleranza tecnica del procedimento usato per fabbricarla e/o misurarla.
Linee o tracce elettricamente conduttive 183 possono essere formate (in maniera parimenti nota agli esperti del settore) alla superficie anteriore o superiore 1613 dell?(intero) incapsulamento LDS 16 per accoppiare elettricamente i via 181 ai (collari 182A dei) via 182.
Esempi come presentati nelle Figure 2 e 3 usano il collare 182A per ridurre al (solo) spessore del secondo strato 162 lo spessore del compound per stampaggio LDS 16 attraverso il quale sono formate le sezioni tronco-coniche 182B delle vias 182.
I collari 182A formati nella prima porzione o nel primo strato 161 dell?incapsulamento 16 possono essere pi? grandi (del diametro maggiore) dele vias 182B formate nella seconda porzione o nel secondo strato 162 dell?incapsulamento 16.
Le dimensioni dei collari 182A sono ampiamente indipendenti dalle dimensioni dei lead 12B. Le dimensioni dei collari possono essere (molto) pi? grandi del diametro delle vias tronco-coniche 182B (come misurato nel piano 1612).
Come visibile, per es., nella Figura 3, i collari 182A possono essere formati come intagli a parallelepipedo ?intagliati? (con ablazione laser, per esempio) nello strato di incapsulamento 161.
Ci? facilita (anche) lo scorrimento del metallo di placcatura (per es., Cu) nei collari 182A per raggiungere (e riempire) le porzioni delle vias tronco-coniche 182B.
Le vias 182 con il collare 182A possono presentare (nel complesso) una forma ?cilindrica? snella (in contrasto con una forma tronco-conica generale delle vias 182 tradizionali come illustrate nella Figura 1).
Questo facilita l?ottenimento di un diametro inferiore pi? grande delle vias 182 (in corrispondenza dei lead 12B), evitando nel contempo le limitazioni relative a un rapporto di aspetto di 1:1.
Le Figure da 4A a 4H sono esempi di una possibile sequenza di fasi nella fabbricazione di dispositivi a semiconduttore 10 in base ai criteri discussi con riferimento alle Figure 2 e 3.
Una tale sequenza comporta una lavorazione laser di vias through mold in due fasi di ablazione, per formare dapprima un recesso di collare (per es., una sezione di collare 182A) e quindi una via inferiore tronco-conica (per es., una sezione tronco-conica 182B), vale a dire formando dapprima la sezione di collare allargata 182A e formando quindi la sezione tronco-conica 182B successivamente alla formazione della sezione di collare 182A allargata.
Per il resto, si apprezzer? che la sequenza delle Figure da 4A a 4H ? puramente esemplificativa, nella misura in cui:
una o pi? fasi illustrate possono essere omesse, effettuate in maniera differente (con altri strumenti, per esempio) e/o sostituite da altre fasi;
si possono aggiungere fasi aggiuntive;
una o pi? fasi possono essere realizzate in una sequenza differente dalla sequenza illustrata.
Inoltre, a meno che il contesto indichi differentemente, le singole fasi illustrate nelle Figure da 4A a 4H possono essere effettuate in maniera nota agli esperti del settore, il che rende superfluo fornire una descrizione pi? dettagliata di queste singole fasi.
La sequenza di fasi delle Figure da 4A a 4H si riferisce alla pratica corrente di fabbricare dispositivi a semiconduttore in un flusso di assemblaggio di pi? dispositivi a semiconduttore fabbricati simultaneamente e separati all fine in singoli dispositivi 10 mediante una fase di singolazione (come rappresentato a titolo di esempio nella Figura 4H).
La Figura 4A ? un esempio del provvedere un leadframe (standard, per es., di metallo) comprendente die pad 12A cos? come porzioni di lead previste per fornire schiere di lead 12B intorno ai die pad 12A.
A tale riguardo, si nota che la designazione QFN (Quad-Flat No-leads), applicata correntemente a dispositivi come il dispositivo 10 qui illustrato, si riferisce principalmente al fatto che, pur comprendendo lead come i lead 12B, questi dispositivi non hanno lead che sporgono radialmente dal package.
La Figura 4B ? un esempio di die o chip a semiconduttore 14 che vengono attaccati ai die pad 12A. Ci? pu? avvenire, come tradizionale nella tecnica, mediante un materiale per attacco di die 140.
Come indicato, pi? die o chip a semiconduttore 14 possono essere disposti sulla superficie (anteriore o superiore) di ciascun die pad 12A: per semplicit?, qui ? illustrato un solo chip o die 14.
La Figura 4C ? un esempio di un incapsulamento 16 di un materiale per strutturazione diretta laser (LDS) che stampato sulla struttura della Figura 4B.
La fase della Figura 4C pu? essere implementata in maniera di per s? nota (per es., mediante stampaggio a compressione del composto per stampaggio LDS comprendente additivi che lo rendono adatto per un?attivazione laser come tradizionale nella lavorazione LDS).
La Figura 4C ? pertanto un esempio di un incapsulamento del substrato (leadframe) 12A, 12B con il chip a semiconduttore 14 disposto su di esso in un incapsulamento 16 di un materiale per strutturazione diretta laser (LDS).
Sebbene applicato nella maggior parte dei casi come una singola massa di materiale LDS , l?incapsulamento 16 pu? essere considerato comprendere:
una porzione o strato interno (indicato con 162) avente i chip o i die 14 annegati (?embedded?) in esso e che si estende sino al piano (ideale) 1612 sostanzialmente a filo con la superficie anteriore o superiore dei chip o dei die 14, e
una porzione o strato esterno (indicato con 161) stampata (stampato) ?sopra? lo strato interno 162 (e i chip o i die 14), con la porzione esterna o lo strato esterno 161 che si estende dal piano 1612 alla superficie anteriore o superiore 1613 dell?(intero) incapsulamento LDS 16.
Le Figure 4D e 4E sono esempi dell?applicazione di energia di fascio laser LB ad aree selezionate del materiale LDS dell?incapsulamento 16 (Figura 4D) seguita da una metallizzazione P (per es., crescita electroless ed elettrolitica di un materiale conduttivo, come il rame ? Figura 4E) per formare:
prime vias 181 che si estendono attraverso il primo strato 161 dell?incapsulamento LDS 16 tra pad elettricamente conduttivi (non visibili per motivi di scala) provvisti sulla superficie anteriore o superiore dei chip o dei die 14 (che si trova sostanzialmente nel piano 1612) e la superficie superiore (anteriore) 1613 dell?intero incapsulamento (opposta al leadframe 12A, 12B), seconde vias 182A, 182B (182 nel complesso) che si estendono attraverso l?incapsulamento LDS 16 tra la superficie superiore (anteriore) 1613 dell?incapsulamento LDS 16 e corrispondenti lead 12B nel leadframe, passando attraverso il piano (ideale) 1612, e
linee o tracce elettricamente conduttive 183 che si estendono alla superficie anteriore o superiore 1613 dell?incapsulamento LDS 16 e che accoppiano elettricamente prime vias 181 selezionate con seconde vias 182 selezionate (porzione di collare 182A) per fornire una configurazione di connessione elettrica da die a lead desiderata tra i chip o i die 14 e i lead 12B.
Nella Figura 4D, numeri di riferimento con l?apice (cio?, 181?, 182A?, 182B? e 183?) sono usati per indicare il risultato dell?applicazione dell?energia di fascio laser (come rappresentato a titolo di esempio dal riferimento LB 4D) al materiale per incapsulamento LDS 16.
Nella Figura 4E, numeri di riferimento corrispondenti e senza apice (cio?, 181, 182A, 182B e 183) sono usati per indicare il risultato di una fase di metallizzazione (come rappresentato a titolo di esempio dal riferimento P nella Figura 4E) delle posizioni 181?, 182A?, 182B? e 183? che facilita la conduttivit? elettrica delle vias 181, 182 e delle linee o tracce 183.
Come illustrato, applicare una lavorazione LDS all?incapsulamento 16 di materiale LDS comprende:
applicare energia di fascio laser LB al materiale LDS 16 per fornire in esso regioni ablate al laser per i collari 182A? cos? come per le vias 181?, 182B? e le linee o tracce 183?, e
fare crescere (mediante placcatura P, per esempio) un materiale elettricamente conduttivo nelle regioni ablate/attivate al laser 181?, 182A?, 182B? e 183?.
Come illustrato nelle Figure 4D e 4E, fornire le vias 182 comprende fornire le due loro parti o porzioni ? cio?, la sezione di collare 182A e la sezione tronco-conica 182B - formate nei due strati 161 e 162 sovrapposti dell?incapsulamento LDS 16.
In termini di flusso di processo, le cavit? per le sezioni di collare 182A? possono essere formate prima -mediante ablazione laser, per esempio - attraverso lo strato esterno 161 dell?incapsulamento di materiale LDS stampato ?sopra? lo strato interno 162.
Si pu? quindi formare una sezione tronco-conica (per es., forata al laser come 182B?) in corrispondenza della parte inferiore della sezione di collare 182A?, con la sezione tronco-conica 182B? che si estende attraverso lo strato interno 162 dell?incapsulamento 16 di materiale LDS dal piano ideale 1612 (sostanzialmente a filo con la superficie anteriore o superiore del chip o del die 14) a un rispettivo lead 12B.
Un materiale di metallo (per es., rame) pu? quindi essere fatto crescere nelle sezioni 182A? e 182B? per facilitare la conduttivit? elettrica delle vias 182 (collare 182A pi? la via tronco-conica 182B) che si estendono attraverso il materiale di stampo 16 (strati 161 e 162) dalla superficie anteriore o superiore 1613 dell?(intero) incapsulamento LDS 16 ai lead 12B passando attraverso il piano intermedio 1612 (ideale).
Le Figure 4D e 4E sono cos? esempi del provvedere una configurazione di bonding elettrico (vias 181, 182A, 182B pi? linee o tracce 183) tra il chip o i chip a semiconduttore 14 e e lead 12B selezionati nella schiera di lead elettricamente conduttivi.
La Figura 4F ? un esempio della deposizione di uno strato di passivazione 22 sulla superficie anteriore o superiore 1613 dell?incapsulamento 16. In questa fase si possono disporre componenti passivi (non visibili per semplicit?) sulle linee o tracce metallizzate 183.
La Figura 4G ? un esempio di placcatura in stagno 24 applicata alla superficie posteriore o inferiore per facilitare il montaggio su un substrato (si veda S nella Figura 2), per es., mediante un materiale per saldatura T.
La Figura 4H ? un esempio di una singolazione (per es., mediante una lama rotante B) per fornire dispositivi a semiconduttore 10 individuali.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (15)

RIVENDICAZIONI
1. Procedimento, comprendente:
disporre almeno un die a semiconduttore (14) su un substrato (12A, 12B),
stampare un incapsulamento di materiale per strutturazione diretta laser, LDS (16; 161, 162) sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), l?incapsulamento (16) avendo una superficie esterna (1613) opposta al substrato (12A, 12B) e comprendendo una prima porzione (161) dell?incapsulamento (16) tra la superficie esterna (1613) e un piano intermedio (1612) dell?incapsulamento (16) nonch? una seconda porzione (162) dell?incapsulamento (16) adiacente al substrato (12A, 12B) e confinante con la prima porzione (161) dell?incapsulamento (16) in corrispondenza di detto piano intermedio (1612), e
fornire almeno una via elettricamente conduttiva (182) che si estende attraverso l?incapsulamento di materiale LDS (16; 161, 162), in cui l?almeno una via elettricamente conduttiva (182) comprende:
una sezione di collare (182A) allargata che si estende attraverso la prima porzione (161) dell?incapsulamento (16) dalla superficie esterna (1613) al piano intermedio (1612) dell?incapsulamento (16), la sezione di collare (182A) allargata avendo un?area in sezione trasversale in corrispondenza del piano intermedio (1612) dell?incapsulamento (16), e
una sezione tronco-conica (182B) che si estende attraverso la seconda porzione (162) dell?incapsulamento (16; 161, 162) da una prima estremit? avente un primo diametro in corrispondenza del piano (1612) dell?incapsulamento (16; 161, 162) a una seconda estremit? avente un secondo diametro lontano dal piano intermedio (1612) dell?incapsulamento (16; 161, 162), in cui, in corrispondenza del piano intermedio (1612) dell?incapsulamento (16), la prima estremit? della sezione tronco-conica (182B) ha un?area minore dell?area in sezione trasversale della sezione di collare (182A) allargata e il secondo diametro della sezione tronco-conica (182B) ? minore del primo diametro della sezione tronco-conica (182B).
2. Procedimento secondo la rivendicazione 1, comprendente fornire l?almeno una via elettricamente conduttiva (182) che si estende attraverso l?incapsulamento di materiale LDS (16; 161, 162) formando la sezione di collare (182A) allargata e formando quindi la sezione tronco-conica (182B) successivamente alla formazione della sezione di collare (182A) allargata.
3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui la sezione tronco-conica (182B) dell?almeno una via elettricamente conduttiva (182) ha un rapporto di aspetto approssimativamente uguale a 1:1.
4. Procedimento secondo una qualsiasi delle rivendicazioni da 1 a 3, comprendente disporre sul substrato (12A, 12B) almeno un die a semiconduttore (14) avente una superficie anteriore opposta al substrato (12A, 12B) in cui la superficie anteriore dell?almeno un die a semiconduttore (14) si trova almeno approssimativamente in corrispondenza del piano intermedio (1612) dell?incapsulamento (16; 161, 162) di materiale LDS (16; 161, 162) stampato sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B).
5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui l?almeno un die a semiconduttore (14) ? disposto in un die pad (12A) di un leadframe comprendente una schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A), in cui il procedimento comprende fornire detta almeno una via elettricamente conduttiva (182) che si estende attraverso la prima (161) e la seconda (162) porzione dell?incapsulamento (16; 161, 162) di materiale LDS dalla superficie esterna (1613) dell?incapsulamento (16; 162, 162) ad almeno un lead nella schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A).
6. Procedimento secondo la rivendicazione 4 e la rivendicazione 5, in cui il procedimento comprende formare:
almeno una via tronco-conica, elettricamente conduttiva (181) che si estende attraverso la prima porzione (161) dell?incapsulamento (16; 161, 162) di materiale LDS dalla superficie esterna (1613) dell?incapsulamento (16; 161, 162) a una superficie anteriore dell?almeno un die a semiconduttore (14), e almeno una formazione lineare, elettricamente conduttiva (183) che si estende alla superficie esterna (1613) dell?incapsulamento (16; 161, 162) di materiale LDS e che accoppia detta almeno una via tronco-conica, elettricamente conduttiva (181) e la sezione di collare (182A) allargata dell?almeno una via elettricamente conduttiva (182) per fornire un accoppiamento elettrico dell?almeno un die a semiconduttore (14) con l?almeno un lead nella schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A).
7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
applicare energia di fascio laser (LB) ad almeno una posizione selezionata (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162) di materiale LDS, e fare crescere (P) un materiale metallico, preferibilmente rame, su detta almeno una posizione selezionata (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162) di materiale LDS a cui ? stata applicata energia di fascio laser (LB).
8. Procedimento secondo la rivendicazione 7, in cui detto fare crescere un materiale metallico (P) comprende: una crescita electroless di materiale di metallico su detta almeno una posizione selezionata (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162) di materiale LDS a cui ? stata applicata energia di fascio laser (LB), e una crescita elettrolitica di materiale metallico sul materiale metallico di crescito electroless su detta almeno una posizione selezionata (181?, 182A?, 182B?; 183?) a cui ? stata applicata energia di fascio laser (LB).
9. Dispositivo (10), comprendente:
almeno un die a semiconduttore (14) disposto su un substrato (12A, 12B),
un incapsulamento di materiale per strutturazione diretta laser, LDS (16; 161, 162) stampato sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), l?incapsulamento (16) avendo una superficie esterna (1613) opposta al substrato (12A, 12B) e comprendendo una prima porzione (161) dell?incapsulamento (16) tra la superficie esterna (1613) e un piano intermedio (1612) dell?incapsulamento (16) nonch? una seconda porzione (162) dell?incapsulamento (16) adiacente al substrato (12A, 12B) e confinante con la prima porzione (161) dell?incapsulamento (16) in corrispondenza di detto piano intermedio (1612), e
almeno una via elettricamente conduttiva (182) che si estende attraverso l?incapsulamento di materiale LDS (16; 161, 162), in cui l?almeno una via elettricamente conduttiva (182) comprende:
una sezione di collare (182A) allargata che si estende attraverso la prima porzione (161) dell?incapsulamento (16) dalla superficie esterna (1613) al piano intermedio (1612) dell?incapsulamento (16), la sezione di collare (182A) allargata avendo un?area di sezione trasversale in corrispondenza del piano intermedio (1612) dell?incapsulamento (16), e
una sezione tronco-conica (182B) che si estende attraverso la seconda porzione (162) dell?incapsulamento (16; 161, 162), in cui la sezione tronco-conica (182B) ha una prima estremit? con un primo diametro in corrispondenza del piano intermedio (1612) dell?incapsulamento (16; 161, 162) e una seconda estremit? con un secondo diametro lontano dal piano intermedio (1612) dell?incapsulamento (16; 161, 162), in cui la prima estremit? della sezione tronco-conica (182B) ha in corrispondenza del piano intermedio (1612) dell?incapsulamento (16) un?area minore dell?area dn sezione trasversale della sezione di collare (182A) allargata e il secondo diametro della sezione tronco-conica (182B) ? minore del primo diametro della sezione tronco-conica (182B).
10. Dispositivo (10) secondo la rivendicazione 9, in cui la sezione tronco-conica (182B) dell?almeno una via elettricamente conduttiva (182) ha un rapporto di aspetto approssimativamente uguale a 1:1.
11. Dispositivo (10) secondo la rivendicazione 9 o la rivendicazione 10, in cui l?almeno un die a semiconduttore (14) ha una superficie anteriore opposta al substrato (12A, 12B) in cui la superficie anteriore dell?almeno un die a semiconduttore (14) si trova almeno approssimativamente in corrispondenza del piano intermedio (1612) dell?incapsulamento (16; 161, 162) di materiale LDS (16; 161, 162) stampato sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B).
12. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 9 a 11, in cui l?almeno un die a semiconduttore (14) ? disposto in un die pad (12A) di un leadframe comprendente una schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A), in cui l?almeno una via elettricamente conduttiva (182) si estende attraverso la prima (161) e la seconda (162) porzione dell?incapsulamento (16; 161, 162) di materiale LDS dalla superficie esterna (1613) dell?incapsulamento (16; 162, 162) ad almeno un lead nella schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A).
13. Dispositivo (10) secondo le rivendicazioni 11 e 12, comprendente:
almeno una via tronco-conica, elettricamente conduttivo (181) che si estende attraverso la prima porzione (161) dell?incapsulamento (16; 161, 162) di materiale LDS dalla superficie esterna (1613) dell?incapsulamento (16; 161, 162) a una superficie anteriore dell?almeno un die a semiconduttore (14), e almeno una formazione lineare, elettricamente conduttiva (183) che si estende alla superficie esterna (1613) dell?incapsulamento (16; 161, 162) di materiale LDS e che accoppia detto almeno una via tronco-conica, elettricamente conduttiva (181) e la sezione di collare (182A) allargata dell?almeno una via elettricamente conduttiva (182) per fornire un accoppiamento elettrico dell?almeno un die a semiconduttore (14) con l?almeno un lead nella schiera di lead elettricamente conduttivi (12B) intorno al die pad (12A).
14. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 9 a 13, comprendente:
almeno una posizione selezionata, ablata al laser (181?, 182A?, 182B?; 183?) nell?incapsulamento (16; 161, 162) di materiale LDS, e
un materiale metallico, preferibilmente rame, cresciuto su detta almeno una posizione selezionata ablata al laser (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162) di materiale LDS.
15. Dispositivo (10) secondo la rivendicazione 14, in cui il materiale metallico cresciuto su detta almeno una posizione selezionata ablata al laser (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162) di materiale LDS comprende:
materiale metallico di crescita electroless su detta almeno una posizione selezionata ablata al laser (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162), e materiale metallico di crescita elettrolitica sul materiale metallico di crescita electroless su detta almeno una posizione selezionata ablata al laser (181?, 182A?, 182B?; 183?) dell?incapsulamento (16; 161, 162).
IT102021000028553A 2021-11-10 2021-11-10 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT202100028553A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000028553A IT202100028553A1 (it) 2021-11-10 2021-11-10 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
EP22204387.9A EP4181177A1 (en) 2021-11-10 2022-10-28 Method of manufacturing semiconductor devices and corresponding semiconductor device
US17/977,137 US20230143539A1 (en) 2021-11-10 2022-10-31 Method of manufacturing semiconductor devices and corresponding semiconductor device
CN202222987819.4U CN219497789U (zh) 2021-11-10 2022-11-09 半导体器件
CN202211400898.2A CN116110807A (zh) 2021-11-10 2022-11-09 半导体器件的制造方法和对应的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000028553A IT202100028553A1 (it) 2021-11-10 2021-11-10 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT202100028553A1 true IT202100028553A1 (it) 2023-05-10

Family

ID=79269845

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000028553A IT202100028553A1 (it) 2021-11-10 2021-11-10 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (4)

Country Link
US (1) US20230143539A1 (it)
EP (1) EP4181177A1 (it)
CN (2) CN116110807A (it)
IT (1) IT202100028553A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190115287A1 (en) 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210183748A1 (en) 2019-12-17 2021-06-17 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210305203A1 (en) 2019-01-22 2021-09-30 Stmicroelectronics S.R.L. Semiconductor device and corresponding method of manufacture

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190115287A1 (en) 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210305203A1 (en) 2019-01-22 2021-09-30 Stmicroelectronics S.R.L. Semiconductor device and corresponding method of manufacture
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210183748A1 (en) 2019-12-17 2021-06-17 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Also Published As

Publication number Publication date
CN219497789U (zh) 2023-08-08
US20230143539A1 (en) 2023-05-11
CN116110807A (zh) 2023-05-12
EP4181177A1 (en) 2023-05-17

Similar Documents

Publication Publication Date Title
IT201900005156A1 (it) Procedimento per fabbricare leadframe per dispositivi a semiconduttore
IT201800020998A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN102244057B (zh) 半导体封装及其制造方法
US10186467B2 (en) Semiconductor package device and method of manufacturing the same
DE112014003622B4 (de) Dreidimensionale System-in-Package-Metallleiterplattenstruktur für zuerst eingehauste und später geätzte normale Chips und Verfahren zu deren Verarbeitung
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
US10643940B2 (en) Electronic device with die being sunk in substrate
CN105140198A (zh) 半导体衬底、半导体封装结构及其制造方法
US20220230948A1 (en) Embedded semiconductor packages and methods thereof
KR20110058675A (ko) 발광 다이오드 및 그 제작방법
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
IT202100028553A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11437247B2 (en) Semiconductor package structure and method for manufacturing the same
CN104465575A (zh) 半导体封装及其制造方法
CN211125635U (zh) 半导体设备和电子设备
DE102011053856A1 (de) Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung
CN218867105U (zh) 电极和电子器件
CN209133501U (zh) 减成法预包封引线框架结构
TWI624008B (zh) 引線架面陣列封裝技術
CN102931165B (zh) 封装基板的制造方法
CN220510010U (zh) 半导体器件
CN109509734A (zh) 减成法预包封引线框架结构及其制造方法
CN217983268U (zh) 半导体器件
US20230360928A1 (en) Method for manufacturing semiconductor devices and corresponding semiconductor device