DE102018128846A1 - Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung - Google Patents

Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung Download PDF

Info

Publication number
DE102018128846A1
DE102018128846A1 DE102018128846.8A DE102018128846A DE102018128846A1 DE 102018128846 A1 DE102018128846 A1 DE 102018128846A1 DE 102018128846 A DE102018128846 A DE 102018128846A DE 102018128846 A1 DE102018128846 A1 DE 102018128846A1
Authority
DE
Germany
Prior art keywords
semiconductor
line
terminal
semiconductor device
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018128846.8A
Other languages
English (en)
Inventor
Cher Hau Danny Koh
Norliza Morban
Yong Chern Poh
Khay Chwan Saw
Si Hao Vincent Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102018128846A1 publication Critical patent/DE102018128846A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine erste gepackte Halbleitervorrichtung ist vorgesehen. Die erste gepackte Halbleitervorrichtung beinhaltet einen ersten Halbleiterdie mit einem ersten Anschluss, einer ersten elektrisch leitfähigen Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und einer ersten elektrisch isolierenden Formmasse, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formmasse freilegt. In der Außenfläche der ersten Formmasse ist eine Leiterbahn ausgebildet. Das Bilden der Leiterbahn beinhaltet das Aktivieren eines Abschnitts der Außenfläche der ersten Formmasse für einen stromlosen Plattierungsprozess und das Durchführen des stromlosen Plattierungsprozesses, um ein elektrisch leitfähiges Material nur innerhalb des aktivierten Abschnitts der Außenfläche der ersten Formmasse zu bilden.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Anmeldung bezieht sich auf Halbleitervorrichtungen und insbesondere auf Techniken zum elektrischen Verbinden einer oder mehrerer gehäuster Halbleitervorrichtungen miteinander.
  • HINTERGRUND
  • Vorrichtungen für integrierte Schaltungen, wie beispielsweise Halbleiterchips, werden üblicherweise mit einem Leiterrahmen und einem Verkapselungsmaterial, wie beispielsweise einer Formmasse, verpackt. So können beispielsweise ein oder mehrere Halbleiterchips physikalisch befestigt und elektrisch mit einem Leiterrahmen oder Leadframe verbunden werden, z.B. durch leitfähige Bonddrähte. Das Verkapselungsmaterial wird um den Halbleiterchip und die elektrischen Verbindungen herum gebildet. Das Verkapselungsmittel schützt den Halbleiterchip und die elektrischen Verbindungen vor schädlichen Umgebungsbedingungen wie Feuchtigkeit, Temperatur, Fremdkörpern usw. Die Leitungen des Leadframes sind von außen zugänglich und ragen in einigen Fällen aus dem Verkapselungsmaterial heraus. Diese äußeren Abschnitte der Leitungen verfügen über externe elektrische Anschlüsse, die es ermöglichen, die verpackte Vorrichtung beispielsweise mit einer Leiterplatte elektrisch zu verbinden.
  • Viele Halbleiter-Verarbeitungstechnologien verwenden Leadframe-Streifen, um eine Vielzahl von Halbleitervorrichtungen gleichzeitig zu verpacken. Ein Leadframe-Streifen beinhaltet eine Anzahl von Einheits-Leadframes, die kontinuierlich auf einem Flächenleiter wiederholt werden, wobei Öffnungen im Flächenleiter die Merkmale der Einheits-Leadframes definieren. Jeder Einheits-Leadframe stellt die Leitungskonstruktion für eine einzelne verpackte Vorrichtung dar. Ein oder mehrere Halbleiterdies können an jedem Leiterrahmen der Einheit befestigt und elektrisch verbunden werden. Die Einheits-Leadframes werden voneinander getrennt, um einzelne verpackte Vorrichtungen zu bilden. Das Verkapselungsmaterial kann auf dem Leiterrahmen geformt werden, bevor oder nachdem die Leiterrahmen der Einheit vereinzelt werden.
  • Ein wichtiger Designaspekt für viele Halbleiteranwendungen ist die Raumeffizienz. In vielen Fällen ist der verfügbare Platz für eine gepackte Halbleitervorrichtung stark eingeschränkt. Zu den Techniken zur Optimierung der Raumeffizienz gehören Chip-Stapel-Lösungen. Diese Techniken haben jedoch verschiedene Nachteile. So ist beispielsweise das direkte Stapeln von Chips innerhalb eines Gehäuses durch die verfügbare Fläche des Die-Pads und die Größe der Halbleiterdies begrenzt. Eine weitere Herausforderung bei diesen Gehäuseformen ist die ausreichende Kühlung, da nur einer der beiden Chips in direktem Kontakt mit dem Kühlkörperteil des Gehäuses (d.h. dem Die-Pad) steht. Eine weitere Lösung besteht darin, zwei unterschiedlich gepackte Halbleiterbauelemente übereinander zu stapeln. Bei gestapelten verpackten Vorrichtungen stellt die elektrische Verbindung zwischen den beiden Vorrichtungen eine besondere Herausforderung dar. Die elektrische Verbindung zwischen den beiden Vorrichtungen kann über einen sogenannten Interposer erfolgen. Dieser Interposer verursacht jedoch zusätzliche Kosten, Komplexität und erhöht die Gesamtdicke des Designs.
  • ZUSAMMENFASSUNG
  • Ein Verfahren zur Herstellung eines Halbleitergehäuses wird offenbart. Gemäß einer Ausführungsform des Verfahrens wird eine erste gepackte Halbleitervorrichtung bereitgestellt. Die erste gepackte Halbleitervorrichtung beinhaltet einen ersten Halbleiterdie mit einem ersten Anschluss, einer ersten elektrisch leitfähigen Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und einer ersten elektrisch isolierenden Formmasse, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formmasse freilegt. In der Au-ßenfläche der ersten Formmasse ist eine Leiterbahn ausgebildet. Das Bilden der Leiterbahn beinhaltet das Aktivieren eines Abschnitts der Außenfläche der ersten Formmasse für einen stromlosen Plattierungsprozess und das Durchführen des stromlosen Plattierungsprozesses, um ein elektrisch leitfähiges Material nur innerhalb des aktivierten Abschnitts der Außenfläche der ersten Formmasse zu bilden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens ist eine erste gepackte Halbleitervorrichtung vorgesehen. Die erste gepackte Halbleitervorrichtung beinhaltet einen ersten Halbleiterdie mit einem ersten Anschluss, einer ersten elektrisch leitfähigen Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und einer ersten elektrisch isolierenden Formmasse, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formmasse freilegt. In der Außenfläche der ersten Formmasse ist eine Leiterbahn ausgebildet. Die erste elektrisch isolierende Formmasse beinhaltet eine mehrschichtige Außenverbindung, die beinhaltet: eine Metallionen enthaltende Schicht, eine hydrophile Schicht, die auf der Metallionen enthaltenden Schicht angeordnet ist, und eine hydrophobe Schicht, die auf der hydrophilen Schicht angeordnet ist.
  • Eine elektronische Schaltung wird offenbart. Die elektronische Schaltung beinhaltet eine erste gepackte Halbleitervorrichtung mit einem ersten Halbleiterdie, der einen ersten Anschluss, eine erste elektrisch leitfähige Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und eine erste elektrisch isolierende Formverbindung aufweist, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formverbindung freilegt. In der Außenfläche der ersten Formmasse ist eine Leiterbahn ausgebildet.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile erkennen, wenn er die folgende ausführliche Beschreibung liest und die beigefügten Zeichnungen betrachtet.
  • Figurenliste
  • Die Elemente der Zeichnungen müssen nicht unbedingt relativ zueinander skaliert sein. Wie Referenzziffern bezeichnen sie entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschlie-ßen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich beschrieben.
    • 1, die die 1A und 1B beinhaltet, veranschaulicht eine gepackte Halbleitervorrichtung gemäß einer Ausführungsform. 1A zeigt eine Seitenansicht der gepackten Halbleitervorrichtung und 1B eine Draufsicht der gepackten Halbleitervorrichtung.
    • 2, die die 2A und 2B beinhaltet, veranschaulicht das Bilden einer Leiterbahn in der Formmasse der gehäusten Halbleitervorrichtung. 2A stellt eine Unterseite der gehäusten Halbleitervorrichtung vor dem Bilden der Leiterbahn dar und 2B stellt eine Unterseite der gehäusten Halbleitervorrichtung nach dem Bilden der Leiterbahn dar.
    • 3 zeigt eine Nahaufnahme einer mehrschichtigen Außenformmasse, die für eine Laserstrukturierungs- und Stromlosbeschichtungstechnik gemäß einer Ausführungsform konfiguriert ist.
    • 4 zeigt ein Muster der hydrophoben Schicht mit einem Laser gemäß einer Ausführungsform.
    • 5 zeigt das Entfernen eines Teils der hydrophilen Schicht, der durch die gemusterte hydrophobe Schicht gemäß einer Ausführungsform freigelegt wird.
    • 6 zeigt die Durchführung eines stromlosen Plattierungsprozesses zum Bilden einer Leiterbahn in einem vertieften Abschnitt der mehrschichtigen Außenformmasse gemäß einer Ausführungsform.
    • 7 zeigt eine Seitenansicht einer multichipgepackten Halbleitervorrichtung gemäß einer Ausführungsform.
    • 8 zeigt erste und zweite Schaltungsanordnungen, die Leiterrahmen, Halbleiterdies und elektrisch leitfähige Bonddrähte gemäß einer Ausführungsform beinhalten.
    • 9 zeigt eine Seitenansicht der multichipgepackten Halbleitervorrichtung mit Leiterbahnen in der Formmasse, die die Leiter der ersten und zweiten Schaltungsanordnung gemäß einer Ausführungsform elektrisch verbinden.
    • 10, die die 10A und 10B beinhaltet, zeigt ein Verfahren zum Bilden eines Mehrfachpaketstapels mit Leiterbahnen, die eine elektrische Verbindung zwischen den verschiedenen Paketen des Mehrfachpaketstapels herstellen. 10A stellt eine erste gepackte Halbleitervorrichtung mit in der Formmasse gebildeten Leiterbahnen dar und 10B stellt einen zweiten gepackten Halbleiter dar, der an der ersten gepackten Halbleitervorrichtung befestigt und elektrisch mit den Leiterbahnen verbunden ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die hierin beschriebenen Ausführungsformen beinhalten ein Verfahren zum Bilden einer Leiterbahn im Formkörper einer gehäusten Halbleitervorrichtung. Gemäß dieser Technik wird eine gepackte Halbleitervorrichtung mit einer elektrisch isolierenden Formmasse bereitgestellt. Die Formmasse kapselt mindestens einen Halbleiterdie und die zugehörigen elektrischen Verbindungen (z.B. Drahtbonds) zwischen dem Halbleiterdie und einer ersten Leitung. In der elektrisch isolierenden Formmasse wird eine Leiterbahn gebildet.
  • Durch die Bildung der Leiterbahn im Formkörper einer gehäusten Halbleitervorrichtung nach den derzeit offenbarten Techniken wird eine Vielzahl von vorteilhaften platzsparenden Gehäusedesigns ermöglicht. So können beispielsweise die Leiterbahnen verwendet werden, um ein kompaktes Gehäusedesign bereitzustellen, bei dem zwei gegenüberliegende Schaltungsbaugruppen in einem einzigen Gehäuse zusammengeführt werden. In diesem Paket können separate Leadframes, die identisch sein können, an der Ober- und Unterseite des Pakets vorgesehen werden. Die Die-Pads für die gegenüberliegenden Halbleiterdies können an der Ober- und Unterseite des Gehäuses freigelegt werden. Somit kann jeder Halbleiterchip unabhängig voneinander über separate Kühlkörper gekühlt werden. Die Leiterbahnen können so geformt werden, dass eine vertikale elektrische Verbindung zwischen den nach oben und unten gerichteten Leitungen an der Außenseite des Gehäuses hergestellt wird. In einer weiteren vorteilhaften Ausführungsform werden zwei diskrete verpackte Vorrichtungen direkt aneinander geklebt. Eines der Pakete beinhaltet die Leiterbahnen, um eine elektrische Verbindung zwischen den Leitungen beider Vorrichtungen herzustellen. Die Leiterbahnen erübrigen vorteilhaft den Einsatz eines Zwischenträgers und reduzieren so die Dicke und Kosten des Gehäuses.
  • Die Bildung der Leiterbahn im Formkörper einer gehäusten Halbleitervorrichtung wird durch einen Laserstrukturierungsprozess ermöglicht, der die Formmasse für einen stromlosen Plattierungsprozess aktiviert. Gemäß dieser Technik beinhaltet die elektrisch isolierende Formmasse der verpackten Vorrichtung eine mehrschichtige äußere Verbindung, die speziell auf einen Laserstrukturierungsprozess zugeschnitten ist. Die mehrschichtige äußere Verbindung beinhaltet eine Metallionen enthaltende Schicht, eine hydrophile Schicht, die auf der Metallionen enthaltenden Schicht angeordnet ist, und eine hydrophobe Schicht, die auf der hydrophilen Schicht angeordnet ist. Durch eine Folge von Laserstrukturierung und Ätzung kann ein strukturierter Teil der metallischen ionenhaltigen Schicht der äußeren Umgebung ausgesetzt werden. Nach dieser Sequenz wird im strukturierten Abschnitt der mehrschichtigen äußeren Verbindung mittels eines stromlosen Abscheidungsprozesses ein elektrischer Leiter gebildet. Auf diese Weise kann der elektrische Leiter selektiv im aktivierten Abschnitt der Formmasse gebildet werden, ohne auf anderen Oberflächen der Formmasse gebildet zu werden.
  • Unter Bezugnahme auf 1 wird eine gepackte Halbleitervorrichtung 100 gemäß einer Ausführungsform dargestellt. Die gepackte Halbleitervorrichtung 100 beinhaltet einen Halbleiterdie 102 mit elektrisch leitenden Anschlüssen 104, eine Vielzahl von elektrisch leitenden Anschlüssen 106, ein Die-Pad 108 und eine Vielzahl von elektrischen Verbindungen 110 zwischen den Anschlüssen 106 und den Anschlüssen 104 des Dies. Eine elektrisch isolierende Formmasse 112 umschließt den Halbleiterdie 102 und die elektrischen Verbindungen 110 und setzt Endabschnitte der Leitungen 106 frei. In 1 wird eine transparente Ansicht der Formmasse 112 verwendet, so dass die Innenkomponenten der gepackten Halbleitervorrichtung 100, d.h. der Halbleiterdie 102, die elektrischen Anschlüsse 110 usw., zu sehen sind.
  • Im Allgemeinen kann der Halbleiterdie 102 jede aktive oder passive elektronische Komponente sein. Beispiele für diese Vorrichtungen sind Leistungshalbleiterbauelemente wie Leistungs-MISFETs (Metal Isolator Semiconductor Field Effect Transistors), Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), HEMTs (High Electron Mobility Transistors), Leistungs-Bipolartransistoren oder Leistungsdioden wie z.B. PIN-Dioden oder Schottky-Dioden, etc. Weitere Beispiele für diese Vorrichtungen sind logische Vorrichtungen wie Mikrocontroller, z.B. Speicherschaltungen, Pegelschieber usw.
  • Die Anschlüsse 104 des Halbleiterchips 102 sind von außen zugänglich. Diese Anschlüsse 104 können die Eingangs-, Ausgangs- und Steueranschlüsse der Vorrichtung beinhalten. So können beispielsweise im Beispiel einer MOSFET-Vorrichtung die Anschlüsse 104 Gate-, Source- und Drain-Klemmen 104 beinhalten. Diese Anschlüsse 104 können eine Vielzahl von Formen und Konfigurationen aufweisen. Diese Anschlüsse 104 können aus elektrischen Leitern wie Cu, Ni, NiSn, Au, Ag, Pt, Pd, In, Sn und deren Legierungen gebildet werden.
  • Der Halbleiterdie 102 kann als sogenannte laterale Vorrichtung konfiguriert werden. In dieser Konfiguration hat der Halbleiterdie 102 seine Lastanschlüsse (z.B. Source- und Drainanschlüsse) auf einer einzigen Hauptfläche (z.B. wie dargestellt) angeordnet und ist konfiguriert, um in eine Richtung zu leiten, die parallel zur Hauptfläche des Halbleiterdies 102 verläuft. Alternativ kann der Halbleiterdie 102 als so genannte vertikale Vorrichtung konfiguriert werden. In dieser Konfiguration hat die Vorrichtung ihre Lastanschlüsse 104 auf gegenüberliegenden, Haupt- und Rückseiten angeordnet und ist konfiguriert, um in eine Richtung zu leiten, die senkrecht zu den Haupt- und Rückseiten steht.
  • Das Die-Pad 108 und die Leitungen 106 der gepackten Halbleitervorrichtung 100 können gemeinsam aus einem LeadFrame bereitgestellt werden. Das Die-Pad 108 dient als Chipträger, der den Halbleiterdie 102 physikalisch trägt und an ihr haftet. Die Haftung zwischen dem Halbleiterdie 102 und dem Die-Pad 108 kann durch eine Vielzahl von Techniken wie Lot, Klebeband, Klebstoff usw. gewährleistet werden. Die elektrisch leitfähigen Leitungen 106 sind physikalisch getrennt und elektrisch isoliert voneinander und von der Matrize 108. Der Leiterrahmen, der die Leiter 106 und das Matrizenpolster 108 beinhaltet, kann aus einer Vielzahl von elektrisch leitfähigen Materialien gebildet werden, einschließlich Kupfer, Aluminium und Legierungen davon.
  • Die elektrischen Verbindungen 110 zwischen den Anschlüssen 104, dem ersten Halbleiterdie 102 und den leitfähigen Leitungen 106 können durch elektrisch leitfähige Bonddrähte hergestellt werden. Diese Bonddrähte können mit dem Halbleiterdie 102 und den Leitungen 106 beispielsweise über ein Lötmaterial verbunden und elektrisch verbunden werden. Generell kann jede aus einer Vielzahl von elektrischen Verbindungstechniken verwendet werden, um diese elektrischen Verbindungen 110 herzustellen, einschließlich z.B. leitfähige Bänder, Leiterplatten, Leiterbahnen usw.
  • Im Allgemeinen kann die elektrisch isolierende Formmasse 112 eine Vielzahl von elektrisch isolierenden Materialien beinhalten, die für die Halbleiterfertigung geeignet sind. Beispiele für diese Materialien sind duroplastische Materialien oder thermoplastische Materialien, die speziell mit nicht-aktivem Metall formuliert sind. Die nicht-aktiven Metallionen können z.B. mit dem nachfolgend erläuterten Laseraktivierungsverfahren aktiviert werden. Thermoplastische Materialien können ein oder mehrere Materialien beinhalten, die aus der Gruppe von Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS), Polyamidimid (PAI) und Polyethylenterephthalat (PET) ausgewählt sind. Thermoplastische Materialien können ein oder mehrere Materialien beinhalten, die aus der Gruppe von Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS), Polyamidimid (PAI) und Polyethylenterephthalat (PET) ausgewählt sind. Thermoplastische Materialien schmelzen durch Druck- und Wärmeeinwirkung beim Formen oder Laminieren und härten (reversibel) nach Abkühlung und Druckentlastung aus.
  • Die Formmasse 112 kapselt den ersten Halbleiterdie 102 und die elektrischen Verbindungen 110 zwischen dem ersten Halbleiterdie 102 und den Leitungen 106 ein. Das heißt, die Formmasse 112 umschließt den ersten Halbleiterdie 102 und die elektrischen Anschlüsse 110 so, dass diese Gegenstände vor der äußeren Umgebung geschützt sind. Endabschnitte der Leitungen 106 sind von der Außenfläche 114 der Formmasse 112 freiliegend. Das heißt, die Endabschnitte der Leitungen 106 sind von außen zugänglich für eine elektrische Verbindung von außerhalb der ersten gepackten Halbleitervorrichtung 100, z.B. von einer externen Leiterplatte. Zusätzlich ist eine Unterseite des Die-Pads 108 an der Außenfläche 114 der Formmasse 112 freigelegt. Auf diese Weise kann das Die-Pad 108 als elektrischer Anschluss sowie als Kühlkörper dienen, der konfiguriert ist, um die von dem ersten Halbleiterdie 102 erzeugte Wärme an eine externe Vorrichtung zu übertragen, z.B. einen in einer externen Leiterplatte vorgesehenen Kühlkörper.
  • Unter Bezugnahme auf 2 wird in der Außenfläche 114 der Formmasse 112 gemäß einer Ausführungsform eine Leiterbahn 116 gebildet. In diesen Figuren ist die Formmasse 112 opak, so dass die inneren Komponenten der ersten gepackten Halbleitervorrichtung 100 nicht sichtbar sind.
  • Unter Bezugnahme auf 2A ist eine Unterseite der gepackten Halbleitervorrichtung 100 dargestellt. Die Unterseite beinhaltet die Endabschnitte der Leitungen 106, die von der Formmasse 112 freigelegt sind. In dieser Abbildung ist die Formmasse 112 opak, so dass die inneren Komponenten der ersten gepackten Halbleitervorrichtung 100 nicht sichtbar sind.
  • Unter Bezugnahme auf 2B wird in der Außenfläche 114 der Formmasse 112 gemäß einer Ausführungsform eine Leiterbahn 116 gebildet. Die Leiterbahn 116 beinhaltet ein elektrisch leitfähiges Material, das eine niederohmige elektrische Verbindung herstellen kann. In der dargestellten Ausführungsform ist die Leiterbahn 116 ausgebildet, um eine der Leitungen 106 direkt zu kontaktieren. Somit kann, aber nicht notwendigerweise, die Leiterbahn 116 eine elektrische Verbindung mit einem der Anschlüsse 104 des Halbleiterchips 102 über eine Leitung 106 herstellen, die elektrisch mit dem Halbleiterchip 102 verbunden ist. Alternativ kann die Leiterbahn 116 eine elektrische Verbindung mit einer nicht zugeordneten Leitung bilden, d.h. einer Leitung, die vom Halbleiterchip 102 getrennt ist. Nach noch einer weiteren Ausführungsform ist die Leiterbahn 116 von allen Leitungen 106 vollständig galvanisch getrennt.
  • Unter Bezugnahme auf 3 wird gemäß einer Ausführungsform eine Nahaufnahme des Formmassenquerschnitts 112 dargestellt. Diese Formmasse 112 ist speziell für einen Laserstrukturierungs- und Stromlosplattierungsprozess formuliert. Die Formmasse 112 beinhaltet eine mehrschichtige äußere Verbindung 118, die auf der Basisformmasse 120 gebildet ist. Die Basisformmasse 120 kann jedes der vorgenannten Formmassen 112 Materialien beinhalten, die einem Transfer- oder Spritzgussverfahren förderlich sind, z.B. duroplastische Materialien oder thermoplastische Materialien.
  • Die mehrschichtige äußere Verbindung 118 beinhaltet eine Metallionen enthaltende Schicht 122, die auf der Basisformmasse 120 angeordnet ist. Die Metallionen enthaltende Schicht 122 ist eine Schicht aus Formmaterial, z.B. Kunststoff, die Metallionen beinhaltet, die für einen stromlosen Abscheidungsprozess geeignet sind. So enthält beispielsweise die metallische Ionenschicht 122 in einer Ausführungsform Palladiumionen (Pd2+).
  • Die mehrschichtige äußere Verbindung 118 beinhaltet zusätzlich eine hydrophile Schicht 124, die auf der Metallionen enthaltenden Schicht 122 angeordnet ist. Eine hydrophile Schicht 124 bezieht sich auf eine Schicht, die durch eine Flüssigkeit, wie beispielsweise ein nasschemisches Ätzmittel, auflösbar ist. Exemplarische Materialien für die hydrophile Schicht 124 sind Materialien aus der R-COOH-Carbonylgruppe.
  • Die mehrschichtige äußere Verbindung 118 beinhaltet zusätzlich eine hydrophobe Schicht 126, die auf derjenigen angeordnet ist, die auf der hydrophilen Schicht 124 angeordnet ist. Eine hydrophobe Schicht 126 bezieht sich auf eine Schicht, die beständig ist gegen Auflösung oder Verschlechterung durch eine Flüssigkeit, wie beispielsweise ein nasschemisches Ätzmittel. Exemplarische Materialien für die hydrophobe Schicht 126 sind Materialien aus der Kohlenwasserstoffgruppe (CH4).
  • Unter Bezugnahme auf 4 wird die hydrophobe Schicht 126 strukturiert. Das heißt, ein Teil der hydrophoben Schicht 126 wird in einer vordefinierten Geometrie entfernt. Auf diese Weise wird ein darunterliegender Teil der hydrophilen Schicht 124 von der hydrophoben Schicht 126 in der gemusterten Form der hydrophoben Schicht 126 freigelegt. Gemäß einer Ausführungsform erfolgt diese Strukturierung mit einem Laser. Der Laserprozess wird so durchgeführt, dass der Abschnitt der hydrophoben Schicht 126 vollständig entfernt wird, ohne die hydrophile Schicht 124 wesentlich zu entfernen.
  • Unter Bezugnahme auf 5 wird ein Teil der hydrophilen Schicht 124, der durch die gemusterte hydrophobe Schicht 126 freigelegt wird, entfernt, um einen gemusterten Bereich der Metallionen enthaltenden Schicht 122 freizulegen. Dieser Entfernungsschritt kann unter Verwendung einer nasschemischen Ätztechnik durchgeführt werden, wobei die hydrophobe Schicht 126 als Ätzmaske wirkt und die Ätzung gegenüber dem Material der Metallionen enthaltenden Schicht 122 selektiv ist. Exemplarische chemische Ätzmaterialien sind Natriumhydroxid (NaOH) oder Kaliumhydroxid (KOH).
  • Durch die mit Bezug auf die 4 und 5 beschriebenen Schritte des Laserstrukturierens und Ätzens wird in der Außenfläche 114 der Formmasse 112 ein vertiefter Kanal 128 gebildet. Ein vertiefter Kanal 128 bezieht sich auf eine lokale Vertiefung in der Formmasse 112, die sich unterhalb der angrenzenden ebenen Flächen in der Formmasse 112 befindet. Der vertiefte Kanal 128 stellt die Metallionen enthaltende Schicht 122 frei und stellt somit einen aktivierten Teil der Formmasse 112 dar, der für ein stromloses Plattierungsverfahren geeignet ist. Die Seitenwände dieses vertieften Kanals 128 können, müssen aber nicht unbedingt parallel zueinander sein.
  • Unter Bezugnahme auf 6 wird ein stromloser Plattierungsprozess durchgeführt. Wie hierin angewandt, bezieht sich ein stromloser Plattierungsprozess auf einen Prozess, der eine Plattierungslösung mit einem chemischen Reaktionsmittel verwendet, das mit Metallionen in der Plattierungslösung reagiert, um eine Metallbeschichtung zu bilden. Zum Vergleich: Ein stromloses Metallplattierungsverfahren unterscheidet sich von einer Galvanisierungstechnik, die eine Stromquelle nutzt, um Metallionen an den Gegenstand anzuziehen. Im Allgemeinen kann einer von einer Vielzahl von stromlosen Beschichtungsprozessen gebildet werden, um eine leitende Metallspur im aktivierten Abschnitt der Formverbindung 112 bereitzustellen, d.h. im freiliegenden Abschnitt der Metallionen enthaltenden Schicht 122. Diese leitfähigen Materialien können eine Vielzahl von Metallen beinhalten, wie beispielsweise Nickel, Palladium, Gold, Silber, Kupfer und deren Legierungen. Gemäß einer Ausführungsform ist der stromlose Plattierungsprozess ein Nickel-Phosphor-(NiP)-Prozess, und insbesondere kann er ein Nickel-Molybdän-Phosphor-(NiMoP)-Plattierungsprozess sein. Bei diesem Verfahren wird die gepackte Halbleitervorrichtung 100 in eine stromlose Plattierungslösung eingetaucht. Im Allgemeinen kann die Plattierungslösung jedes autokatalytische Reduktionsmittel sein, das chemisch mit einem Metallion reagiert. Beispiele sind hydratisiertes Natriumhypophosphit (NaPO2H2-H2O). Im Falle eines stromlosen Nickel-Molybdän-Phosphor-(NiMoP)-Plattierungsverfahrens kann die Plattierungslösung eine Mischung aus Natriumhypophosphit und einer Lösung beinhalten, die Nickelsulfat, Molybdän, Borsäure und Zitronensäure enthält, wie beispielsweise eine M20-Lösung, die von BASF® hergestellt wird. Durch die chemische Reaktion zwischen der Metallionen enthaltenden Schicht 122 und der stromlosen Beschichtungslösung bildet sich im vertieften Kanal 128 ein leitfähiges Metall, z.B. Nickel-Phosphor. Unterdessen bildet sich das leitfähige Metall auf der Formmasse 112 außerhalb des vertieften Kanals 128 nicht, da diese Bereiche der Formmasse 112 chemisch inaktiv sind.
  • Vorteilhafterweise ermöglicht die Laserstrukturiertechnik eine Vielzahl von Geometrien und Konfigurationen für die Leiterbahn 116. Die Anzahl, Ausrichtung und Geometrie der Leiterbahn 116 (oder Spuren) kann stark variieren. Darüber hinaus kann die Leiterbahn 116 auf mehreren Seiten der Formmasse 112 ausgebildet sein. Die einzigen Einschränkungen für die Geometrie und Konfiguration der Leiterbahn 116 sind diejenigen, die durch den oben beschriebenen Laserstrukturierungsprozess auferlegt werden. Das heißt, die Leiterbahn 116 kann in jeder Form gebildet werden, die durch die Laserstrukturierungs- und Ätzsequenz möglich ist. Verschiedene Beispiele für die in einer Multi-Chip-Anordnung verwendete Leiterbahn 116 werden im Folgenden anhand der 7-10 näher beschrieben.
  • Unter Bezugnahme auf 7 ist eine gepackte Halbleitervorrichtung 200 dargestellt. Die gepackte Halbleitervorrichtung 200 beinhaltet erste und zweite Halbleiterdies 202, 203. Jede der ersten und zweiten Halbleiterdies 202, 203 kann als die Halbleiterdies 102 konfiguriert werden, die zuvor mit Bezug auf 1 besprochen wurden. Die gepackte Halbleitervorrichtung 200 beinhaltet erste und zweite Leiterrahmen, wobei jeder der ersten und zweiten Leiterrahmen ein Die-Pad 208 und eine Vielzahl von elektrisch leitfähigen Leitern 206 enthält. Diese Leadframes können als Leadframes konfiguriert werden, die zuvor mit Bezug auf 1 besprochen wurden. Der erste Leiterrahmen ist auf einer Unterseite der gehäusten Halbleitervorrichtung 200 so angeordnet, dass eine Unterseite des Die-Pads 208 und die Enden der Leitungen 206 des ersten Leiterrahmens an der Unterseite 234 der Formmasse 212 freigelegt sind. Der zweite Leiterrahmen ist auf einer Oberseite der gehäusten Halbleitervorrichtung 200 so angeordnet, dass eine Unterseite des Die-Pads 208 und die Enden der Leitungen 206 des zweiten Leiterrahmens an der Oberseite 236 der Formmasse 212 freigelegt sind. Ein erster Anschluss des ersten Halbleiterchips 102 ist elektrisch mit einer Leitung 206 aus dem ersten Leiterrahmen verbunden, z.B. in ähnlicher Weise wie zuvor mit Bezug auf 1 beschrieben. Ein zweiter Anschluss des zweiten Halbleiterchips 102 ist elektrisch mit einer Leitung 206 aus dem zweiten Leiterrahmen verbunden, z.B. in ähnlicher Weise wie zuvor unter Bezugnahme auf 1 beschrieben.
  • In der gepackten Halbleitervorrichtung 200 von 7 sind die ersten und zweiten Halbleiterdies 202, 203 vertikal voneinander beabstandet. Das heißt, die einander zugewandten oberen Oberflächen der ersten und zweiten Halbleiterdies 202, 203 berühren sich überhaupt nicht. Stattdessen ist die Formmasse 212 zwischen den oberen Oberflächen der ersten und zweiten Halbleiterdies 202, 203 vorgesehen.
  • Unter Bezugnahme auf 8 wird ein Prozessschritt in einem Verfahren zum Bilden der gepackten Halbleitervorrichtung 200 aus 7 dargestellt. Nach diesem Verfahren sind erste und zweite Schaltungsbaugruppen 218, 220 vorgesehen. Die erste Schaltungsanordnung beinhaltet einen ersten Leiterrahmen 222 mit dem ersten Die-Pad 208 und einer ersten Vielzahl 207 der elektrisch leitenden Leitungen 206. Eine Vielzahl der elektrischen Verbindungen 210 ist zwischen dem ersten Halbleiterchip 202 und einigen der Leitungen 206 in der ersten Vielzahl 207 vorgesehen. Insbesondere ist eine erste Leitung 206a in der ersten Vielzahl 207 über eine der elektrischen Verbindungen 210 elektrisch mit dem ersten Anschluss des ersten Halbleiterdies 202 verbunden. Die zweite Schaltungsanordnung beinhaltet einen zweiten Leiterrahmen 224 mit einem zweiten Die-Pad 208 und einer zweiten Vielzahl 209 der elektrisch leitenden Leitungen 206. Eine Vielzahl der elektrischen Verbindungen 210 ist zwischen dem zweiten Halbleiterdie 203 und einigen der Leitungen 206 in der zweiten Vielzahl 209 vorgesehen. Insbesondere ist eine zweite Leitung 206b in der zweiten Vielzahl 209 über eine der elektrischen Verbindungen 210 elektrisch mit dem zweiten Anschluss des zweiten Halbleiterdies 203 verbunden.
  • Nachdem die ersten und zweiten Schaltungsanordnungen 218, 220 in der vorstehend beschriebenen Weise vorgesehen sind, ist die zweite Schaltungsanordnung 220 über der ersten Schaltungsanordnung 210 so angeordnet, dass der zweite Halbleiterdie 203 gerichtet und vertikal von den ersten Halbleiterdies 202 beabstandet ist. Das heißt, die erste und zweite Schaltungsanordnung 218, 220 sind vertikal übereinander gestapelt, wobei die Unterseite des ersten Leiterrahmens 222 von der Unterseite des zweiten Leiterrahmens 224 weg zeigt. Mit anderen Worten, die ersten und zweiten Halbleiterdies 202, 203 sind zwischen den Unterseiten des ersten und zweiten Leadframes 222, 224 sandwichartig angeordnet. Darüber hinaus wird die zweite Schaltungsanordnung in einer solchen Position gehalten, dass der zweite Halbleiterdie 203 die ersten Halbleiterdies 202 nicht berührt. Gemäß einer Ausführungsform wird die erste Schaltungsanordnung 218 unter Verwendung eines vorgeformten Leiterrahmens bereitgestellt, der einen Ring aus einer elektrisch isolierenden Formmasse 212 beinhaltet, der um den Umfang des ersten Leiterrahmens 222 herum ausgebildet ist. Dieser Ring aus elektrisch isolierender Formmasse 212 bietet einen Stützmechanismus für den zweiten Leiterrahmen 224, auf dem er ruhen kann, wenn er über dem ersten Leiterrahmen 222 platziert wird, während ein Abstand zwischen den ersten und zweiten Halbleiterdies 202, 203 aufrechterhalten wird.
  • Unter Bezugnahme auf 9 wird, nachdem die erste und zweite Schaltungsanordnung wie vorstehend beschrieben übereinander angeordnet sind, die Formmasse 212 über den ersten und zweiten Halbleiterdies 202, 203 gebildet. Die Formmasse 212 kann nach einer Vielzahl von Techniken geformt werden. Gemäß einer Ausführungsform wird eine Formpresstechnik verwendet, um die Formmasse 212 auf diese Weise zu bilden. Die Formmasse 212 ist so ausgebildet, dass die ersten und zweiten Halbleiterdies 202, 203 und die zugehörigen elektrischen Verbindungen 210 zu den Leitern 206 von der Formmasse 212 gekapselt sind. Unterdessen werden Abschnitte des ersten und zweiten Leiterrahmens 222, 224 an der Außenfläche der Formmasse 212 freigelegt, z.B. in der zuvor mit Bezug auf 7 beschriebenen Weise. Darüber hinaus ist die Formmasse 212 so ausgebildet, dass sie die mehrschichtige Außenmasse 118 beinhaltet, wie zuvor unter Bezugnahme auf 3 beschrieben.
  • Nachdem die Formmasse 212 gebildet wurde, wird eine Laserstrukturierungstechnik in der zuvor mit Bezug auf die 4-6 beschriebenen Weise durchgeführt. Dadurch wird eine Vielzahl von Leiterbahnen 216 gebildet. In dieser Ausführungsform sind die Leiterbahnen 216 so ausgebildet, dass sie sich entlang einer Seitenwand der Formmasse 212 erstrecken, die sich zwischen den gegenüberliegenden Ober- und Unterseiten 236, 234 der Formmasse 212 erstreckt, die Leitungen 206 aus der ersten Vielzahl und die Leitungen 206 aus der zweiten Vielzahl. Die Leiterbahnen 116 bilden direkte elektrische Verbindungen zwischen den Leitungen 206 aus der ersten Vielzahl 207, die dem ersten Leiterrahmen 222 zugeordnet ist, und den Leitungen 206 aus der zweiten Vielzahl 209, die dem zweiten Leiterrahmen 224 zugeordnet ist.
  • Gemäß der dargestellten Ausführungsform bildet eine der Leiterbahnen 216 eine direkte elektrische Verbindung zwischen der zweiten Leitung 206b in der zweiten Vielzahl 209, die elektrisch mit dem zweiten Anschluss des zweiten Halbleiterdies 203 verbunden ist, und einer der zweiten Leitungen 206 in der ersten Vielzahl, die elektrisch von dem zweiten Halbleiterdie 202 getrennt ist. Auf diese Weise kann an der Unterseite 214 der Formmasse 212 ein elektrischer Zugang zu den Anschlüssen des zweiten Halbleiterdie 203 vorgesehen werden. Somit kann an der Unterseite 234 der Formmasse 212 ein elektrischer Zugang zu allen Anschlüssen der ersten und zweiten Halbleiterdies 202, 203 vorgesehen werden.
  • Gemäß einer weiteren Ausführungsform (nicht dargestellt) bildet eine der Leiterbahnen 216 eine direkte elektrische Verbindung zwischen der zweiten Leitung 206b in der zweiten Vielzahl 209, die elektrisch mit dem zweiten Anschluss des zweiten Halbleiterdie 203 verbunden ist, und der ersten Leitung 206a in der ersten Vielzahl 207, die elektrisch mit dem ersten Anschluss des ersten Halbleiterdie 202 verbunden ist. Auf diese Weise wird die Leiterbahn 216 verwendet, um eine direkte elektrische Verbindung zwischen den Anschlüssen der ersten und zweiten Halbleiterdies 202, 203 herzustellen.
  • Unter Bezugnahme auf 10 sind erste und zweite gepackte Halbleitervorrichtungen 300, 301 vorgesehen. Jede der ersten und zweiten gepackten Halbleitervorrichtungen 300, 301 kann eine beliebige der Konfigurationen der gepackten Halbleitervorrichtung 100 aufweisen, die mit Bezug auf 1 oder die mit Bezug auf 7-9 beschriebene Gehäusekonfiguration beschrieben wurden. In der dargestellten Ausführungsform ist die erste gepackte Halbleitervorrichtung 300 ein sogenanntes QF-Gehäuse (Quad Flat) mit extern zugänglichen Leitungen auf der Unterseite des Gehäuses, die koplanar mit der Formmasse sind. Darüber hinaus ist die zweite gepackte Halbleitervorrichtung 301, das so genannte SMD-Gehäuse, mit extern zugänglichen Leitungen, die von einer Seite der Formmasse weg ragen. Gemäß einer weiteren Ausführungsform (nicht dargestellt) kann die erste gepackte Halbleitervorrichtung 300 im Wesentlichen ähnlich oder identisch mit der gepackten Halbleitervorrichtung 200 sein, die unter Bezugnahme auf 7-9 beschrieben wird, wobei die Leitungen auf der Ober- und Unterseite der Verpackung angeordnet sind und mehrere Halbleiterdies in der Verpackung eingekapselt sind.
  • Leiterbahnen 316 sind in der Formmasse 312 der ersten gepackten Halbleitervorrichtung 300 ausgebildet. Diese Leiterbahnen 316 können mit dem Laserstrukturierungs- und Stromlosbeschichtungsverfahren gebildet werden, wie zuvor mit Bezug auf die 3-6 beschrieben. Die Leiterbahnen 316 sind so ausgebildet, dass sie sich von einigen der Leitungen 306 der ersten gepackten Halbleitervorrichtung 300 bis zur Die-Befestigungsstelle 340 erstrecken. Diese Leiterbahnen 316 können „nicht zugeordnete“ Leitungen 306 kontaktieren, d.h. Leitungen 306, die von dem (den) Halbleiterdie(s) getrennt sind, der in der ersten gepackten Halbleitervorrichtung 300 verpackt ist. Alternativ können diese Leiterbahnen 316 Kontaktleitungen 306 kontaktieren, die mit den Anschlüssen des oder der Halbleiterdie(s) verbunden sind, die in der ersten gepackten Halbleitervorrichtung 300 verpackt ist (sind).
  • Die zweite gepackte Halbleitervorrichtung 301 ist an der ersten gepackten Halbleitervorrichtung 300 befestigt, so dass die Außenfläche der Formverbindung 312 von der ersten gepackten Halbleitervorrichtung 300 bündig mit der Formverbindung 314 von der zweiten gepackten Halbleitervorrichtung 301 verbunden ist. Insbesondere ist eine Unterseite (nicht dargestellt) der Formmasse 314 aus der zweiten gepackten Halbleitervorrichtung 301 bündig mit der Diebefestigungsstelle 340 auf der Formmasse 312 aus der ersten gepackten Halbleitervorrichtung 300.
  • Die Befestigung der zweiten gepackten Halbleitervorrichtung 301 an der ersten gepackten Halbleitervorrichtung 300 kann mittels einer Löttechnik erfolgen. So kann beispielsweise ein Lotmaterial auf die Formmasse 312 der ersten gepackten Halbleitervorrichtung 300 gesiebt werden, um ein metallisiertes Pad in der Diebefestigungsstelle 340 zu bilden. Anschließend wird eine Pick-and-Place-Technik verwendet, um die zweite gepackte Halbleitervorrichtung 300 auf dem metallisierten Pad 340 zu platzieren. Anschließend wird ein Reflow-Prozess durchgeführt, um das Lot zu schmelzen und die Haftung zwischen der ersten und zweiten gepackten Halbleitervorrichtung 300, 301 zu vervollständigen.
  • Vorteilhafterweise ermöglichen die Leiterbahnen 316 ein kompaktes, gestapeltes Gehäusedesign, wobei die ersten und zweiten gepackten Halbleitervorrichtungen 300, 301 bündig gegeneinander angeordnet sind. Für den elektrischen Zugriff auf die zweite gepackte Halbleitervorrichtung 301 ist kein Interposer erforderlich. Stattdessen ermöglichen die Leiterbahnen 316 den elektrischen Zugriff auf die Leitungen 306 der zweiten gepackten Halbleitervorrichtung 301 von den Leitungen 306 der ersten gepackten Halbleitervorrichtung 300. Somit können die Anschlüsse des Halbleiterdie (oder der -dies) in der zweiten gepackten Halbleitervorrichtung 301 elektrisch von einer Leiterplatte aus zugänglich gemacht werden, die direkt mit den Anschlüssen 306 der ersten gepackten Halbleitervorrichtung 300 über die „nicht zugeordneten“ Anschlüsse 306 der ersten gepackten Halbleitervorrichtung 300 in Kontakt steht. Weiterhin können die Anschlüsse des oder der Halbleiterdies(s) in der zweiten gepackten Halbleitervorrichtung 301 direkt elektrisch mit den Anschlüssen des oder der Halbleiterdie(s) in der ersten gepackten Halbleitervorrichtung 300 über die angeschlossenen Leitungen 306 der ersten gepackten Halbleitervorrichtung 300 verbunden werden.
  • Die in 10 dargestellte gestapelte Gehäusekonfiguration stellt nur eine von einer Vielzahl von möglichen Konfigurationen dar, die durch die hierin beschriebenen Leiterbahnen 316 ermöglicht werden. So kann beispielsweise eine oder beide Seiten der ersten gepackten Halbleitervorrichtung 300 mehrere der zweiten gepackten Halbleitervorrichtungen 301 aufnehmen. Im Falle mehrerer der zweiten gepackten Halbleitervorrichtungen 301, die an einer einzelnen ersten gepackten Halbleitervorrichtung 300 befestigt sind, können die Leiterbahnen 316 verwendet werden, um diese mehreren zweiten gepackten Halbleitervorrichtungen 301 miteinander sowie mit den Leitungen 306 der ersten gepackten Halbleitervorrichtung 300 zu verbinden. In den hierin beschriebenen Ausführungsformen wird eine gepackte Halbleitervorrichtung 100 als exemplarische gepackte Vorrichtung verwendet, die für die Bildung von Leiterbahnen 116 im Formkörper (d.h. dem Abschnitt der Vorrichtung, der die elektrisch isolierende Formmasse 112 beinhaltet) gemäß den hierin beschriebenen Aktivierungs- und Stromlosbeschichtungstechniken geeignet ist. Das offenbarte Gehäusedesign stellt nur ein Beispiel für eine Vielzahl von verpackten Vorrichtungen dar, die für diese Technik geeignet sind. Generell sind die Leiterbahnstrukturen und die entsprechenden Verfahren zur Bildung der Leiterbahnen auf eine Vielzahl von Verpackungsdesigns und -materialien anwendbar. Diese Verpackungen können so genannte Open Air Cavity Style Packages sein, bei denen die Halbleiterdies und die zugehörigen elektrischen Verbindungen innerhalb eines Open Air Cavity vorgesehen sind, der von einer elektrisch isolierenden Formmasse und einem Schutzdeckel umschlossen ist. Alternativ können diese Pakete auch so genannte geformte Pakete (z.B. wie abgebildet) sein, wobei die Formmasse direkt um die Halbleiterdies und die zugehörigen elektrischen Verbindungen herum gebildet wird. Diese Verpackungen können so genannte bedrahtete Verpackungen sein, wobei die elektrisch leitfähigen Leitungen von der Außenfläche der Formmasse wegragen, um das Einführen der Leitung in eine Aufnahme, z.B. eine Buchse einer Leiterplatte, zu ermöglichen. Alternativ können diese Verpackungen auch so genannte bleifreie Verpackungen sein (z.B. wie dargestellt), bei denen die freiliegenden Oberflächen der Leitungen koplanar mit der Formmasse sind. Zu den exemplarischen Gehäusetypen, die für die Leiterbahnstrukturen und die entsprechenden Verfahren zur Bildung der Leiterbahnen geeignet sind, gehören die DIP-Gehäuse (Dual In-Line Package), TO-Gehäuse (Transistor Outline), QFP-Gehäuse (Quad-Flat-Package), Surface Mount Style-Gehäuse usw., um nur einige zu nennen.
  • Der hier verwendete Begriff „elektrisch verbunden“ beschreibt eine dauerhafte niederohmige, d.h. niederwiderständige Verbindung zwischen elektrisch verbundenen Elementen, z.B. eine Drahtverbindung zwischen den betroffenen Elementen. Im Gegensatz dazu betrachtet der Begriff „elektrisch gekoppelt“ eine Verbindung, bei der nicht unbedingt eine niederohmige Verbindung und/oder nicht unbedingt eine dauerhafte Verbindung zwischen den gekoppelten Elementen besteht. So können beispielsweise aktive Elemente, wie Transistoren, sowie passive Elemente, wie Induktivitäten, Kondensatoren, Dioden, Widerstände usw., zwei Elemente elektrisch miteinander verbinden.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „niedriger“, „über“, „oberhalb“, „ober“ und dergleichen werden zur besseren Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Gerätes sowie andere Ausrichtungen als die in den Abbildungen dargestellten umfassen. Darüber hinaus werden Begriffe wie „erste“, „zweite“ und dergleichen auch zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind ebenfalls nicht als Einschränkung gedacht. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“, und dergleichen offene Begriffe, die auf das Vorhandensein angegebener Elemente oder Merkmale hinweisen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“ „eine“ und „der/die das“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Kontext nichts anderes bestimmt.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird es von denjenigen mit gewöhnlichen Fähigkeiten in der Kunst geschätzt, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen die spezifischen Ausführungsformen ersetzen können, die gezeigt und beschrieben werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken. Daher ist vorgesehen, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt wird.

Claims (23)

  1. Verfahren zum Bilden einer Halbleiterpackung, wobei das Verfahren umfasst: Bereitstellen einer ersten gepackten Halbleitervorrichtung, wobei die erste gepackte Halbleitervorrichtung einen ersten Halbleiterdie umfasst, der einen ersten Anschluss, eine erste elektrisch leitfähige Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und eine erste elektrisch isolierende Formverbindung umfasst, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formverbindung freilegt; und Bilden einer leitenden Spur oder Bahn in der Außenfläche der ersten Formmasse, wobei das Bilden der leitenden Spur umfasst: Aktivieren eines Abschnitts der Außenfläche der ersten Formverbindung für ein stromloses Plattierungsverfahren; und Durchführen des stromlosen Plattierungsverfahrens, um ein elektrisch leitfähiges Material nur innerhalb des aktivierten Abschnitts der Außenfläche der ersten Formmasse zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Aktivieren eines Abschnitts der Außenfläche der ersten Formmasse das Bilden eines vertieften Kanals in der Außenfläche der Formmasse umfasst, und wobei das Durchführen des stromlosen Plattierungsverfahrens das Abscheiden des elektrisch leitfähigen Materials in dem vertieften Kanal umfasst.
  3. Verfahren nach Anspruch 2, worin die erste elektrisch isolierende Formverbindung eine mehrschichtige äußere Verbindung umfasst, die umfasst: eine Metallionen enthaltende Schicht, eine hydrophile Schicht, die auf der Metallionen enthaltenden Schicht angeordnet ist, und eine hydrophobe Schicht, die auf der hydrophilen Schicht angeordnet ist.
  4. Verfahren nach Anspruch 3, worin das Bilden des vertieften Kanals das Strukturieren der hydrophoben Schicht unter Verwendung eines Lasers und das Entfernen eines Abschnitts der hydrophilen Schicht, der durch die strukturierte hydrophobe Schicht freigelegt wird, umfasst, um einen strukturierten Bereich der Metallionen enthaltenden Schicht freizulegen, und worin das Durchführen des stromlosen Plattierungsverfahrens das Freilegen des strukturierten Bereichs der Metallionen enthaltenden Schicht gegenüber einem Reduktionsmittel umfasst, so dass sich das elektrisch leitfähige Material in dem vertieften Kanal bildet.
  5. Verfahren nach Anspruch 1, worin die erste gepackte Halbleitervorrichtung vorgesehen ist, um einen zweiten Halbleiterdie mit einem zweiten Anschluss und einer zweiten elektrisch leitfähigen Leitung aufzunehmen, wobei der zweite Anschluss elektrisch mit der zweiten Leitung verbunden ist, worin die erste Formverbindung des zweiten Halbleiterdies verkapselt und einen Endabschnitt der zweiten Leitung an der Außenfläche der ersten Formverbindung freilegt, worin der zweite Halbleiterdie vertikal von dem ersten Halbleiterdie beabstandet ist und diesem zugewandt ist.
  6. Verfahren nach Anspruch 5, wobei das Bereitstellen der ersten gepackten Halbleitervorrichtung umfasst: Bereitstellen einer ersten Schaltungsanordnung, die einen ersten Leiterrahmen umfasst, wobei der erste Leiterrahmen ein erstes Die-Pad und eine erste Vielzahl von elektrisch leitfähigen Leitungen umfasst, wobei die erste Leitung in die erste Vielzahl aufgenommen ist, wobei der erste Halbleiterdie auf dem ersten Die-Pad montiert ist, und eine erste Vielzahl von elektrischen Verbindungen zwischen dem ersten Halbleiterdie und der ersten Vielzahl von elektrisch leitfähigen Leitungen; Bereitstellen einer zweiten Schaltungsanordnung, die einen zweiten Leiterrahmen umfasst, wobei der zweite Leiterrahmen ein zweites Die-Pad und eine zweite Vielzahl von elektrisch leitfähigen Leitungen umfasst, wobei die zweite Leitung in die zweite Vielzahl einbezogen ist, wobei der zweite Halbleiterdie auf dem zweiten Die-Pad montiert ist, und eine zweite Vielzahl von elektrischen Verbindungen zwischen den zweiten Halbleiterdies und der zweiten Vielzahl von elektrisch leitfähigen Leitungen; Anordnen der zweiten Schaltungsanordnung über der ersten Schaltungsanordnung, so dass der zweite Halbleiterdie dem ersten Halbleiterdie zugewandt ist und vertikal von ihr beabstandet ist; und Bilden der ersten Formmasse über den ersten und zweiten Halbleiterdies nach dem Anordnen der zweiten Schaltungsanordnung über der ersten Schaltungsanordnung, so dass die ersten und zweiten Halbleiterdies und die jeweiligen elektrischen Verbindungen zwischen den ersten und zweiten Halbleiterdies und der ersten und zweiten Vielzahl von Leitungen durch die erste Formmasse verkapselt werden und so, dass Endabschnitte der Leitungen in der ersten und zweiten Vielzahl an der Außenfläche der ersten Formmasse freigelegt werden.
  7. Verfahren nach Anspruch 6, worin nach dem Bilden der ersten Formmasse die Endabschnitte der Leitungen in der ersten und zweiten Vielzahl an gegenüberliegenden Ober- und Unterseiten der ersten Formmasse freiliegen, worin die leitende Bahn entlang einer Seitenwand der ersten Formmasse gebildet wird, die sich zwischen den gegenüberliegenden Ober- und Unterseiten erstreckt, und worin die leitende Bahn eine direkte elektrische Verbindung zwischen einer Leitung aus der ersten Vielzahl und einer Leitung aus der zweiten Vielzahl bildet.
  8. Verfahren nach Anspruch 7, wobei die Leiterbahn eine direkte elektrische Verbindung zwischen der ersten Leitung, die elektrisch mit dem ersten Anschluss des ersten Halbleiterdies verbunden ist, und der zweiten Leitung, die elektrisch mit dem zweiten Anschluss des zweiten Halbleiterdies verbunden ist, bildet.
  9. Verfahren nach Anspruch 7, wobei die Leiterbahn eine direkte elektrische Verbindung zwischen der ersten Leitung, die elektrisch mit dem ersten Anschluss des ersten Halbleiterdies verbunden ist, und einer dritten der Leitungen in der zweiten Vielzahl bildet, wobei die dritte Leitung elektrisch von der ersten Leitung getrennt ist.
  10. Verfahren nach Anspruch 3, ferner umfassend: Bereitstellen einer zweiten gepackten Halbleitervorrichtung, wobei die zweite gepackte Halbleitervorrichtung einen zweiten Halbleiterdie mit einem zweiten Anschluss, einer zweiten elektrisch leitfähigen Leitung, die elektrisch mit dem zweiten Anschluss verbunden ist, und einer zweiten elektrisch isolierenden Formverbindung umfasst, die den zweiten Halbleiterdie verkapselt und einen Abschnitt der zweiten Leitung an einer Außenfläche der zweiten Formverbindung freilegt; und Anbringen der zweiten gepackten Halbleitervorrichtung an der ersten gepackten Halbleitervorrichtung, so dass die Außenfläche der zweiten Formverbindung bündig mit der Außenfläche der ersten Formverbindung abschließt.
  11. Verfahren nach Anspruch 10, worin die zweite gepackte Halbleitervorrichtung eine zweite Vielzahl von elektrisch leitfähigen Leitern umfasst, die von der zweiten Formverbindung freiliegen, und worin die zweite Leitung in der zweiten Vielzahl enthalten ist, und worin das Bilden der leitfähigen Bahn in der Außenfläche das Bilden einer direkten elektrischen Verbindung zwischen der ersten Leitung und einer der Leitungen in der zweiten Vielzahl umfasst.
  12. Verfahren zum Bilden einer Halbleiterpackung, wobei das Verfahren umfasst: Bereitstellen einer ersten gepackten Halbleitervorrichtung, die einen ersten Halbleiterdie umfasst, der einen ersten Anschluss, eine erste elektrisch leitfähige Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und eine erste elektrisch isolierende Formverbindung umfasst, die den ersten Halbleiterdie verkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formverbindung freilegt; und Bilden einer leitenden Bahn in der Außenfläche der ersten Formmasse, wobei die erste elektrisch isolierende Formverbindung eine mehrschichtige Außenverbindung umfasst, die umfasst: eine Metallionen enthaltende Schicht, eine hydrophile Schicht, die auf der Metallionen enthaltenden Schicht angeordnet ist, und eine hydrophobe Schicht, die auf der hydrophilen Schicht angeordnet ist.
  13. Verfahren nach Anspruch 12, worin das Bilden der Leiterbahn das Strukturieren der hydrophoben Schicht unter Verwendung eines Lasers, das Entfernen eines Abschnitts der hydrophilen Schicht, der durch die strukturierte hydrophobe Schicht freigelegt wird, um einen strukturierten Bereich der Metallionen enthaltenden Schicht freizulegen, und das Durchführen eines stromlosen Plattierungsverfahrens umfasst, das ein elektrisch leitfähiges Material in dem vertieften Kanal abscheidet.
  14. Eine elektronische Schaltung, umfassend: eine erste gepackte Halbleitervorrichtung, die einen ersten Halbleiterdie umfasst, der einen ersten Anschluss, eine erste elektrisch leitfähige Leitung, die elektrisch mit dem ersten Anschluss verbunden ist, und eine erste elektrisch isolierende Formverbindung umfasst, die den ersten Halbleiterdie einkapselt und einen Endabschnitt der ersten Leitung an einer Außenfläche der ersten Formverbindung freilegt; und eine leitende Bahn, die in der Außenfläche der ersten Formmasse ausgebildet ist.
  15. Elektronische Schaltung nach Anspruch 14, worin die erste elektrisch isolierende Formverbindung eine mehrschichtige Außenverbindung umfasst, die umfasst: eine Metallionen enthaltende Schicht, eine hydrophile Schicht, die auf der Metallionen enthaltenden Schicht angeordnet ist, und eine hydrophobe Schicht, die auf der hydrophilen Schicht angeordnet ist.
  16. Elektronische Schaltung nach Anspruch 15, worin die leitende Bahn in einem vertieften Kanal ausgebildet ist, der in der hydrophilen Schicht und der hydrophoben Schicht ausgebildet ist und sich bis zur Metallionen enthaltenden Schicht erstreckt.
  17. Die elektronische Schaltung nach Anspruch 14, worin die erste gepackte Halbleitervorrichtung ferner einen zweiten Halbleiterdie mit einem zweiten Anschluss und einer zweiten elektrisch leitfähigen Leitung beinhaltet, wobei der zweite Anschluss elektrisch mit der zweiten Leitung verbunden ist, worin die erste Formverbindung den zweiten Halbleiterdie verkapselt und einen Endabschnitt der zweiten Leitung an der Au-ßenfläche der ersten Formverbindung freilegt, wobei der zweite Halbleiterdie vertikal von dem ersten Halbleiterdie beabstandet ist und diesem zugewandt ist.
  18. Die elektronische Schaltung nach Anspruch 17, worin die erste gepackte Halbleitervorrichtung umfasst: eine erste Schaltungsanordnung, die einen ersten Leiterrahmen umfasst, wobei der erste Leiterrahmen ein erstes Die-Pad und eine erste Vielzahl von elektrisch leitfähigen Leitungen umfasst, wobei die erste Leitung in die erste Vielzahl aufgenommen ist, wobei der erste Halbleiterdie auf dem ersten Die-Pad montiert ist, und eine erste Vielzahl von elektrischen Verbindungen zwischen dem ersten Halbleiterdie und der ersten Vielzahl von elektrisch leitfähigen Leitungen; eine zweite Schaltungsanordnung, die einen zweiten Leiterrahmen umfasst, wobei der zweite Leiterrahmen ein zweites Die-Pad und eine zweite Vielzahl von elektrisch leitfähigen Leitungen umfasst, wobei die zweite Leitung in die zweite Vielzahl einbezogen ist, wobei der zweite Halbleiterdie auf dem zweiten Die-Pad montiert ist, und eine zweite Vielzahl von elektrischen Verbindungen zwischen den zweiten Halbleiterdies und der zweiten Vielzahl von elektrisch leitfähigen Leitungen; wobei die ersten und zweiten Halbleiterdies und die jeweiligen elektrischen Verbindungen zwischen den ersten und zweiten Halbleiterdies und der ersten und zweiten Vielzahl von Leitungen durch die erste Formverbindung verkapselt sind, und wobei Endabschnitte der Leitungen in der ersten und zweiten Vielzahl an der Außenfläche der ersten Formverbindung freigelegt sind.
  19. Die elektronische Schaltung nach Anspruch 17, wobei die Endabschnitte der Leitungen in der ersten und zweiten Vielzahl an gegenüberliegenden Ober- und Unterseite der ersten Formmasse freiliegen, wobei die leitende Bahn entlang einer Seitenwand der ersten Formmasse gebildet ist, die sich zwischen den gegenüberliegenden Ober- und Unterseiten erstreckt, und wobei die leitende Bahn eine direkte elektrische Verbindung zwischen einer Leitung aus der ersten Vielzahl und einer Leitung aus der zweiten Vielzahl bildet.
  20. Die elektronische Schaltung nach Anspruch 19, wobei die Leiterbahn eine direkte elektrische Verbindung zwischen der ersten Leitung, die elektrisch mit dem ersten Anschluss des ersten Halbleiterdies verbunden ist, und der zweiten Leitung, die elektrisch mit dem zweiten Anschluss des zweiten Halbleiterdies verbunden ist, bildet.
  21. Die elektronische Schaltung nach Anspruch 19, wobei die Leiterbahn eine direkte elektrische Verbindung zwischen der ersten Leitung, die elektrisch mit dem ersten Anschluss des ersten Halbleiterdies verbunden ist, und einer dritten der Leitungen in der zweiten Vielzahl bildet, wobei die dritte Leitung elektrisch von der ersten Leitung getrennt ist.
  22. Die elektronische Schaltung nach Anspruch 14, ferner umfassend: eine zweite gepackte Halbleitervorrichtung, wobei die zweite gepackte Halbleitervorrichtung einen zweiten Halbleiterdie mit einem zweiten Anschluss, einer zweiten elektrisch leitfähigen Leitung, die elektrisch mit dem zweiten Anschluss verbunden ist, und einer zweiten elektrisch isolierenden Formverbindung umfasst, die den zweiten Halbleiterdie verkapselt und einen Abschnitt der zweiten Leitung an einer Außenfläche der zweiten Formverbindung freilegt, wobei die zweite gepackte Halbleitervorrichtung an der ersten gepackten Halbleitervorrichtung befestigt ist, so dass die Außenfläche der zweiten Formverbindung bündig mit der Außenfläche der ersten Formverbindung abschließt.
  23. Die elektronische Schaltung nach Anspruch 22, worin die zweite gepackte Halbleitervorrichtung eine zweite Vielzahl von elektrisch leitfähigen Leitern umfasst, die von der zweiten Formverbindung freiliegen, und worin die zweite Leitung in der zweiten Vielzahl enthalten ist, und worin das Bilden der leitfähigen Bahn oder Spur in der Außenfläche das Bilden einer direkten elektrischen Verbindung zwischen der ersten Leitung und einer der Leitungen in der zweiten Vielzahl umfasst.
DE102018128846.8A 2017-11-17 2018-11-16 Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung Pending DE102018128846A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/816,471 2017-11-17
US15/816,471 US10741466B2 (en) 2017-11-17 2017-11-17 Formation of conductive connection tracks in package mold body using electroless plating

Publications (1)

Publication Number Publication Date
DE102018128846A1 true DE102018128846A1 (de) 2019-05-23

Family

ID=66336634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018128846.8A Pending DE102018128846A1 (de) 2017-11-17 2018-11-16 Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung

Country Status (3)

Country Link
US (2) US10741466B2 (de)
CN (1) CN109801850A (de)
DE (1) DE102018128846A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605122B1 (ko) 2017-12-08 2023-11-24 인피니언 테크놀로지스 아게 공기 캐비티를 갖는 반도체 패키지
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11302613B2 (en) 2019-07-17 2022-04-12 Infineon Technologies Ag Double-sided cooled molded semiconductor package
US10886199B1 (en) * 2019-07-17 2021-01-05 Infineon Technologies Ag Molded semiconductor package with double-sided cooling
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
US20230170226A1 (en) * 2021-11-29 2023-06-01 Infineon Technologies Ag Semiconductor package with metal posts from structured leadframe

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US5729433A (en) 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10242360A (ja) 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
JP2004506309A (ja) * 1997-12-31 2004-02-26 エルパック（ユーエスエー）、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6534876B1 (en) 2000-06-30 2003-03-18 Amkor Technology, Inc. Flip-chip micromachine package
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6873039B2 (en) 2002-06-27 2005-03-29 Tessera, Inc. Methods of making microelectronic packages including electrically and/or thermally conductive element
US8169062B2 (en) 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US20040061213A1 (en) 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP3574450B1 (ja) 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
EP1860694A1 (de) 2005-03-16 2007-11-28 Yamaha Corporation Halbleiterbauelement, verfahren zur herstellung eines halbleiterbauelements und abdeckrahmen
KR20080023313A (ko) 2005-06-30 2008-03-13 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｍｅｍｓ 구성요소 제조 방법
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7494920B2 (en) 2005-10-14 2009-02-24 Honeywell International Inc. Method of fabricating a vertically mountable IC package
US7629675B2 (en) 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7723159B2 (en) 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7843046B2 (en) * 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies
US7868442B2 (en) 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
EP2207200A1 (de) * 2008-12-24 2010-07-14 Nxp B.V. Stapel von verkapselten IC-Chips mit seitlichen Leiterbahnen
WO2010080068A1 (en) 2009-01-12 2010-07-15 Ravi Kanth Kolan Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8026589B1 (en) * 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
WO2011004746A1 (ja) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110095417A1 (en) 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
US9230883B1 (en) 2010-01-20 2016-01-05 Amkor Technology, Inc. Trace stacking structure and method
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
CN101930958A (zh) 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8436620B2 (en) * 2010-09-02 2013-05-07 Texas Instruments Incorporated Voltage monitoring using bitstream signal processing
US8263435B2 (en) * 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
KR20120056624A (ko) * 2010-11-25 2012-06-04 하나 마이크론(주) 반도체 패키지
US8525344B2 (en) 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die
US8623702B2 (en) 2011-02-24 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming conductive THV and RDL on opposite sides of semiconductor die for RDL-to-RDL bonding
US20130050227A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8759956B2 (en) 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
KR20210029294A (ko) 2013-03-15 2021-03-15 셀가드 엘엘씨 리튬 이온 이차 전지용 다층 하이브리드 전지 분리기 및 이의 제조방법
JP2014220439A (ja) 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US20150187608A1 (en) 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9330994B2 (en) 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US20160005675A1 (en) 2014-07-07 2016-01-07 Infineon Technologies Ag Double sided cooling chip package and method of manufacturing the same
US9564409B2 (en) 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US9806043B2 (en) 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US10056319B2 (en) 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
CN108022899B (zh) * 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
US10217728B2 (en) 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
MY202342A (en) 2017-06-08 2024-04-24 Intel Corp Over-molded ic package with in-mold capacitor
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
IT201800002903A1 (it) 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20200185293A1 (en) 2018-12-07 2020-06-11 Infineon Technologies Ag Semiconductor Package Having a Laser-Activatable Mold Compound
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Also Published As

Publication number Publication date
US10741466B2 (en) 2020-08-11
US11296000B2 (en) 2022-04-05
US20190157173A1 (en) 2019-05-23
US20200350222A1 (en) 2020-11-05
CN109801850A (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE69028311T2 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102009055648A1 (de) Leistungshalbleitermodul
DE102008058835A1 (de) Elektronikbauelement
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102019119233B4 (de) Selektive Beschichtung von Halbleitergehäuse­Leitungen: Gehauste Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102021122591A1 (de) Mehrlagiges verbindungsband

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication