JP2004506309A - モールドされた電子パッケージ、製作方法およびシールディング方法 - Google Patents

モールドされた電子パッケージ、製作方法およびシールディング方法 Download PDF

Info

Publication number
JP2004506309A
JP2004506309A JP2000527132A JP2000527132A JP2004506309A JP 2004506309 A JP2004506309 A JP 2004506309A JP 2000527132 A JP2000527132 A JP 2000527132A JP 2000527132 A JP2000527132 A JP 2000527132A JP 2004506309 A JP2004506309 A JP 2004506309A
Authority
JP
Japan
Prior art keywords
electronic device
molded
substrate
thick film
polymer thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000527132A
Other languages
English (en)
Inventor
グリーン、　ウィリアム、　ジェイ．
Original Assignee
エルパック（ユーエスエー）、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/002,013 external-priority patent/US6160714A/en
Application filed by エルパック（ユーエスエー）、インコーポレイテッド filed Critical エルパック（ユーエスエー）、インコーポレイテッド
Publication of JP2004506309A publication Critical patent/JP2004506309A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Abstract

モールドされたプラスチック（１）、厚膜（３）およびポリマー厚膜技術を使用してパッケージ化電子回路を作成し、パッケージの回路および構成部品（２）のシールディングを達成する方法の改良。本発明では、パッケージの少なくとも１つの電子デバイス（２）がモールドされた基板（１）中のモールドされたポケット（１）に支持され、回路トレースが基板および電子デバイスの表面に追加され、回路トレースの作成と構成部品との相互接続とが同時に実施される。任意選択で、パッケージ化された回路トレースと構成部品の平坦な表面の上にシールディングを簡単に印刷することができる。

Description

【０００１】
（技術分野）
本発明は、電子デバイスまたは電子デバイスサブアセンブリを自体のポケットに受け入れ、これらを保持する能力を有し、これらのデバイスまたはサブアセンブリを相互接続に適当な位置に配置するモールドされたプラスチック製の支持ベースを備えたパッケージ化電子回路（以下「モールドされた電子パッケージ」と称する）の構築に関する。電子デバイスまたはサブアセンブリへの接続は基板上に回路トレースを配して複雑に形成される。このことは、コストと空間の両方の節約となるので既存の技術に優る利点である。これは通常、表面で実施される。ポリマー厚膜（Ｐｏｌｙｍｅｒ　Ｔｈｉｃｋ　Ｆｉｌｍ）を用いたプリンティングによる回路トレースの形成ならびに電子デバイスへの接続はポリマー厚膜プリンティング技術によって達成され、基板はプラスチックモールドされた技術を用いて形成される。電子デバイスは、半導体、集積回路、電気機械デバイス、その他の能動部品、厚膜抵抗器や厚膜コンデンサなどの受動部品、後に定義するその他のデバイスなどである。モールドされた基板は新しいものではなく、ポリマー厚膜技術および厚膜技術の使用も新しいものではないが、自体に組み込まれたポケットを有するモールドされた基板とポリマー厚膜技術を用いてポケット内の電子デバイスを相互接続することとの組合せは新規であり、トレース領域の上方の表面領域をその他の回路トレースおよび電子デバイス用に確保することができるという、ずっと以前から感じられていた必要性を満足するものである。後に論じるように成層回路板によって相互接続するその他の手段によってこのことを達成することが試みられてきたが、本発明の発明者らは、最近使用可能になったばかりの新しいポリマー厚膜および新しいモールドされたプラスチック樹脂の出現によって初めて、基板材料のポケットの中の電子デバイスを接続することを達成することができた。ポケットによって、電子デバイスをトレース上にではなく基板によって支持することができ、これによって、この新しいポリマー厚膜技術を使用して以前には存在しなかった電子デバイスを接続することができるようになる。得られる回路のコストを含むかまたは低下させながら、回路板のサイズをさらに小さくしてこれまでになく小さな製品を製造するというずっと以前から感じられていた必要性に、従来技術の方法は解決策を与えて呉れなかった。
【０００２】
（背景技術）
従来のプリント回路板は、支持基板および銅箔の回路トレースを含むものである。トレースは通常、薄く被着させた銅の表面上に画定されたパターンを化学エッチングすることによって形成される。基板の表裏両面に回路トレースを配することもある。２面または両面設計は通常、その穴壁の周囲に銅を付着させたバイア（穴）を通して相互接続される。厚膜技術として知られる関連技術が存在する。この技術では支持基板が、金属、ガラスフリットおよびその他の添加剤を含むインクを用いてトレースをその上に印刷するアルミナ（Ａｌ２Ｏ３）の平たい薄片を含むものである。適当な温度で焼くとインクは溶融して、構成部品をそれにはんだ付けすることができる導電性トレースが形成される。厚膜技術の重要な特徴は、キルン内での加熱（焼成）後に特定の電気抵抗率を有する印刷されたインクによって導電性トレースを相互接続することができることである。
【０００３】
厚膜技術ほどには知られていないが、ポリマー樹脂および金属（通常は銀）を含むポリマーインクを使用してプリント回路板基板上に導電性トレースを作成することができる「ポリマー厚膜」技術として知られる技術が存在する。一般には熱を使用してインク中のポリマーを硬化させ、合理的に安定な回路トレースを形成する。厚膜プロセスと同様の方法で、カーボンを充てんしたインクを使用して特定の電気抵抗を有する回路トレースを相互接続することができる。ポリマー厚膜抵抗器として知られるカーボン印刷を、従来の銅箔トレースまたは印刷されたポリマー厚膜導電性回路トレース上に印刷することができる。
【０００４】
プリント回路板には無数のバリエーションが存在し、ポリマー厚膜プロセスにも多くのバリエーションが存在する。プリント回路板プロセスとポリマー厚膜プロセスとを組み合わせた１つの応用がモールドされた回路板である。この応用では、薄く被着させた材料シートを適当な回路板寸法に変換し、次いで全ての必要な穴、みぞ穴および形状を持たせるプロセスの代わりに、これらの特徴を回路板の内部にモールドするプロセスを使用する。回路トレースは、モールドされたプロセス中またはモールドされたプロセスの後に回路板に適用される。トレースを追加する１つの方法は、導電性ポリマー厚膜インクを用いてトレースを印刷する方法である。
【０００５】
かつて、ポリマー厚膜トレースを有するモールドされたボード（ポリマー厚膜インクの焼成によって導電性回路トレースを作成するもの）はいくつかの理由からあまり受け入れられなかった。印刷されたポリマー厚膜導電性トレースの抵抗は銅箔トレースよりも大きい。さらに、ほとんどのポリマー厚膜トレースには電子デバイスをハンダ付けすることができない。はんだ付け可能なポリマー厚膜インクに接続された電子デバイスは、はんだ付けプロセス後のモールドされた基板への付着性が良好ではなかった。いくつかの導電性ポリマー厚膜インクは、環境への影響が懸念され、この材料のリサイクルの可能性を制限する鉛を含む。さらに、ゆがむことなくはんだ付け温度に耐えるモールドされたプラスチックは、より高品質なエンジニアリンググレードの材料であった。しかしこれらは高価であり、これらを使用するとこのモールドされたプロセスのコスト面での利点がしばしば失われる。コネクタにはめ込むように設計されたポリマー厚膜トレースを有するモールドされたボード（ただしポケットを含まない）のいくつかの単純な応用が商業的に使用されてきたが、この種の製品の商業生産は一般に限定されたものに過ぎない。
【０００６】
接地面に接続され接地された回路板トレースの上に導電層を印刷することは、カバーされたトレースのシールディングを達成する周知の方法である。まず、回路トレースを絶縁層中に封止し、次いで導電層で上重ね印刷する。この従来の手法で、トレース自体をシールドすることはできても回路トレースに接続された構成部品をシールドすることはできない。
【０００７】
Ｌａｓｓｅｎの米国特許第４６０２３１８号には、基板上にフィラメントを付着させ、このフィラメントを封入して寸法安定性を達成することによって高密度電子回線網を達成することが記載されている。フィラメントは導電性であるか、またはさまざまな手段によって導電性を与えられる。これらの導電性トレースへのアクセスは、高エネルギービームを使用して通し穴を切り、フィラメントを露出させることによって得られる。Ｌａｓｓｅｎは、回路の製作にエポキシ樹脂シートおよびポリイミド樹脂シートを使用することを特許請求している。
【０００８】
Ｐａｒｋｅｒの米国特許第４９１２８４４号には、加熱したパンチを使用して基板中にみぞおよび穴を画定することが記載されている。次いでみぞにはんだを充てんして電子デバイスを接続する回路トレースを形成する。
【０００９】
Ｂｅａｍａｎの米国特許第５３７１６５４号には、アセンブリを隣接するように整列させることによって相互接続された、および、エラストマー材料など、ポリマー厚膜以外のある手段によって相互接続された、複数のアセンブリを有する３次元電子パッケージが記載されている。
【００１０】
Ｃａｐｏｔｅの米国特許第５３７６４０３号には、回路トレースの形成に使用することができるインク調合品が記載されている。しかしＣａｐｏｔｅはこのインクの使用を記載または請求していない。
【００１１】
Ｈｉｌｌｅｒの米国特許第５４２０７５５号では、標準的な回路板材料の中に切られた穴の中に構成部品が配置されている。しかしこの特許は、回路板内にモールドされたポケットを使用することを請求していない。構成部品は、標準的なはんだ接続を用いて接続される。構成部品は切られた穴の中に配置され、そのはんだ継手は、一般的な商用はんだ継手を使用して電子デバイスを接続するものと変わらない。
【００１２】
ＭｃＧｉｎｌｅｙの米国特許第５５９９５９５号および第５６８８１４６号には、回路トレースをモールドされたプラスチックに追加して印刷されたコネクタアセンブリを達成する方法が記載されている。ＭｃＧｉｎｌｅｙは現行技術を使用して、印刷された導電性ポリマー厚膜トレースをポリマー厚膜トレースの上面に接続する。ＭｃＧｉｎｌｅｙは、現行のポリマー厚膜方法を使用してコネクタの回路上に抵抗器を印刷する。
【００１３】
Ｍａｒｒｏｃｃｏの米国特許第５６４６２３１号、第５６４６２３２号および第５６５４３９２号には、プラスチックモールドされた回路板の形成に剛性ロッドポリマー（ｒｉｇｉｄ　ｒｏｄ　ｐｏｌｙｍｅｒ）を使用することが記載されている。これを実施する方法については何ら述べられておらず、基板中のモールドされたポケットあるいはポケット内に配置した電子デバイスの接続に関する請求もされていない。
【００１４】
Ｎａｋａｇａｗａの米国特許第４８０１４８９号ならびにＩｗａｓａおよびＭａｒｏｏｋａの米国特許第５０６６６９２号および第４９７０３５４号には、印刷された導電性インクを使用してプリント回路板上にシールディング特性を作り出す方法が記載されている。しかしこれらの特許はいずれも、プリント回路板上をシールディングするものである。本願発明においては、回路板ではなく、挿入された構成部品を含むモールドされた基板を含むものである。さらに本願発明では、回路トレースだけでなくパッケージ全体をシールドすることができる。このことは、トレースだけをシールドするプリントシールディングに優るところの重大な利点である。
【００１５】
Ｈｉｇｇｉｎｓの米国特許第５６３９９８９号には、回路トレースと基板上に実装された構成部品の両方をシールディングすることができる方法が記載されている。Ｈｉｇｇｉｎｓの特許では、トレースの上と構成部品の上の両方に絶縁層を適用し、次いでこの絶縁層の上に接地面に接続された導電層を適用する必要があろう。これを達成するのは厄介であり、また、表面が平らではないので、これらの層は、スプレー、浸漬、パッドプリンティング、または不規則な表面に均一な薄層を適用するその他のある方法によって適用しなければならない。本願発明では、回路および構成部品が平らな表面を形成し、スクリーンプリンティングまたはその他の一般的な商用プリンティングプロセスを用いて層を簡単に印刷することができる。
【００１６】
（発明の開示）
本願発明は、モールドされた基板、厚膜構成およびポリマー厚膜技術の利点を１つのパッケージに結合することにより、費用効果があり高度に機能的なパッケージ化された電子回路を提供する。基板は真空中で形成されたプラスチックであってもよく、回路トレースおよびモールドされた基板のポケット内に含まれる部品の双方のシールディングが行われてもよい。これらの特徴の全てが、電子パッケージ産業の原動力に指向する重要な発展であり、それはより小さく安価なパッケージ代替品を創造することである。これを行うために発明者は、挿入された電子デバイスを受容しそれらを基板に接着し個々の部品を相互に接続する付加的な回路と接続する、モールドした支持体を設計した。図１には、この概念の一つの変形が示されている。添付された電子デバイスは、抵抗、コンデンサ、ＬＥＤを含んでもよく、またはコネクタピンやオンオフスイッチまたはバイオエレクトロニクスの機能部品のようなエレクトロ−メカニカルデバイスを含むことができる。他の単純な機能的特徴はまた、ヒートシンク、表側の回路を裏側の回路に接続するピンまたは熱管孔（ボード内の穴や開口）のようなモールドデザイン中に併合することもできる。ポケット内の電子デバイスは、基板の基準面（２次元の水平面）上に装着するか、またはモールドされた基板表面の下または上のどちらか（３次元、垂直面、基板のｚ軸中）に装着してもよい。
【００１７】
それ自身の電子デバイスで完成される、より小さな回路であり通常セラミック基板上に形成されるサブアセンブリが、電子デバイスと同様の方法で装着されることもできる。これはセラミック回路（能動および／または受動要素で完成される）を含むことができた。それはまた、ボールグリッドアレイまたはチップスケールパッケージを含むことができた。多重チップモジュールも、モールドされた基板、ポケットに挿入されたチップおよびこの明細書に定義された装着技術を用いて、同様に構成することもできる。
【００１８】
伝統的な回路板パッケージは回路トレースを担持する基板で開始され、一方モールドされた電子パッケージではモールドされた基板は回路トレースおよび電気的デバイスの双方を担持し、部品間の相互接続は電気的デバイスと基板の双方にわたって回路トレースを形成することにより達成される。接続は電気デバイスに直接でも、またはその電気デバイスを被覆する不導体層内の管孔（小開口または穴）を経由してでも可能である。モールドされた電子パッケージでは接続はトレースにより直接にでも、またはトレースの延長であるハンダペーストや導電接着剤のような第２の材料によっても可能である。
【００１９】
この構成の利点は、以下の通りである。
【００２０】
１）電子デバイスはモールドされた基板によりポケット内に確実に保持されているので、その電子デバイスはもはや回路内に確実にとどめるためにポリマー厚膜フィルム導電インクの接着剤によって基板に固定する必要がない。こうしてこの装着の必要または電子デバイスの保持は、回路トレースを構成するために用いられるポリマー厚膜フィルム導電体の選択においてもはや重要でなくなっている。
【００２１】
２）溶融工程の超高温を必要としない、相互接続オプションが提供できるようになった。発明者等はそれ故、より安価な回路を可能にするモールドされた基板をそれから製作する、モールド材料の巾広い選択を有している。
【００２２】
３）電子デバイス、特に抵抗がボードの表面にマウントされずにむしろｚ軸内のボード内のポケットにパッケージされることができるので、その他の部品の装着のために貴重なスペースが提供できるようにされた。これはよりコンパクトな回路を設計しようとするときには、非常に価値のある特徴である。
【００２３】
４）担持するモールドされたプラスチック基板の形成のために幅広い材料が利用可能であるので、設計技術者は誘電率、絶縁破壊抵抗および損失係数のような異なった誘電特性の利点を得ることができる。これは、モールドされた電子パッケージのパッケージングが以上で論じた熱感度と接着特性の諸問題を解決したので可能になるのである。
【００２４】
５）抵抗のような電子デバイスがトレースの上ではなく、むしろモールドされたプラスチック基板のポケット内の回路トレースの下に実装されることができるので、現在ではトレースを交差させることを避けるために回路を多層にすることに頼ることなしに、回路の異なる部品にトレースを接続することができる。
【００２５】
６）トレースと電子デバイスとの間の接続ジョイントはもはや電子デバイス用の物理的な支持として機能しなくてもよく、それ故それがより小さくより限られたジョイントでありうるので、トレースの上に実装された可能な抵抗のネットワークよりさらに高いパッケージ密度で、回路トレースの下に抵抗のネットワークを設計することができる。
【００２６】
７）担持基板としてポリマー樹脂の選択が可能であり、望ましい実施形態ではポリイミドであり、ならびにエポキシ、フェノール、熱硬化ポリエステル、シンジオタクチックポリスチレン、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリフェニレンスルフィド、ポリアミド、液晶ポリマー、ポリフェニレンオキシド、ポリシクロテレタレートおよびポリフェニレンの剛体ロッドからなるポリマーおよびコポリマーである。ポリマー樹脂の幅広い選択により、リサイクルされうる回路の設計、製作および使用が現在では実施可能である。
【００２７】
８）現在のプリント回路板産業では不可欠の、鉛ハンダやエッチング用の酸の使用等の高価で環境に対し危険なプロセスを含むことなく、モールドされた電子パッケージ回路の製作が遂行できる。
【００２８】
９）このモールドされた電子パッケージプロセスの設立に必要な資本は、他のプリント回路板工場に対するよりもはるかに少ない。
【００２９】
１０）モールドされた基板はモールディング工程で決定される物理的な大きさを有するので、自動化された装置での印刷やベーキングのためにマガジン内に容易に積み重ねることができる。従来の回路板基板をこの方法で加工することは、最終の大きさと形状への経済的な変換を実行するためにそれらが大きなシートの形態で取り扱われなければならないので、実際的ではない。モールドされた電子パッケージの取扱いの自動化への適合性は、今日のプリント回路板産業で一般的であるような労働力の安価な場所を選択する代わりに、随意に選択した場所でそのユーザが工場を設立することができることを意味する。
【００３０】
１１）シリコンチップはポケットに配置されモールドされた電子パッケージボードに直接装着されることができるので、現在使用されている多くのキャリア代替案のひとつでそれらを最初に実装することはない。これはコストを削減し場所を節約するのみならず、欠陥チップをポケットから単に取り除き新しいチップを挿入してそのチップを装着する印刷工程を繰り返すことにより、欠陥チップの容易な再加工を可能にする。
【００３１】
１２）抵抗、サブアセンブリおよびその他の部品はボード上や回路トレース上ではなく、むしろボード内や回路トレースの下に配置することができるので、回路と部品の双方を誘電体内にシールし、そのパッケージをポリマー厚膜フィルムの誘電性シールディング層で被覆するために安価な印刷工程を用いることが今や可能になった。
【００３２】
１３）真空形成プラスチックから、極度に低価格の回路が製作される。このプロセスでは、安価なプラスチックのシートが、加熱真空下で３次元的に形成される。この安価なプロセスは、部品を挿入するポケットを形成しかつ同時に他の大きさへの要望を満たすために用いることができる。
【００３３】
本願発明の上記およびその他の目的、特徴および利点は、図面を参照した以下の本願発明の詳細な説明の考察により明らかになる。
【００３４】
（発明を実施するための最良の形態）
図１から８は、このアセンブリの部分をシールするハンダマスクの使用を示している。このハンダマスクは不導体の保護層として機能している。ハンダマスクでない他の印刷されたポリマーの誘電体が、この目的のために存在している。誘電体は回路の設計に重要な、誘電率、損失係数および電圧破壊特性のような特別な電気的特性を提供することができる。
【００３５】
厚膜フィルム、ポリマー厚膜フィルムおよびプラスチックモールディング技術の新規な結合は、本願発明のコスト低減とデザインの利点の基礎を構成する。モールドされた基板の特殊な役割は、この電気パッケージのために形態と支持を与えることである。この基板の誘電特性が回路の機能の一部になるとすると、モールドされたプラスチックの役割は正確な誘電特性を提供することにより性能を最適化することである。全ての場合において、基板は電気的絶縁を回路トレースの間にもたらす。厚膜フィルムの役割は、電気回路の内部に抵抗またはコンデンサのような受動機能を提供することである。厚膜フィルムの構成は、同様にトランジスター、ダイオード、集積回路およびその他の電子回路のパッケージングに用いられる同様のデバイスのような、能動電気デバイスおよび機能を含むサブアセンブリを提供することができる。この組み合わせにおけるポリマー厚膜フィルムの機能は、回路のトレースの相互接続を提供することである。これは、伝統的なプリント回路板のエッチングされた銅トレースによりなされた役割を充足する。ポリマー厚膜フィルム回路トレースは、普通は印刷により層形成される。回路トレースの印刷に採用可能な材料は、銀、銅、銀メッキ銅、炭素のような導電性の充填剤で満たされたインクを含み、適宜の電気的導電電流経路を生成するその他の任意の充填剤を含むことができた。ポリマー厚膜フィルム誘電体は同様に、印刷されたときには金属メッキをすることができ、かつこの方法により電気的導電経路を生成する感光性のトレースを提供する、非誘電材料であることができる。メッキ工程で堆積した金属は、導電性を提供するが、一方で印刷材料は選択的に金属メッキを受けつけるためのイメージを画定するだけである。
【００３６】
ポリマー厚膜フィルム材料は、多層構成の層の間に抵抗、キャパシタンスおよび誘電分極のようなその他の機能を回路内にもたらすこともできる。これらの機能は、全体構成の一部であることができるが、本願発明にとって新規なことではない。モールドされたフレーム内部に保持されるものは電子デバイスの相互接続であり、それが現存する技術への改良である。
【００３７】
ポリマー厚膜フィルム材料は、導電材料の固体層を絶縁性の誘電材料で絶縁された回路全体に印刷するために使用することができる。グラウンド面として知られるある回路の１つの面について固体層が必要なときは、同様にしてポリマー厚膜フィルム材料で印刷することができる。
【００３８】
回路と部品は共通の基準面を有するように構成されるので、この表面を絶縁層または誘電層でシールして、次にグラウンドされている導電層で全表面（またはその任意の一部分）を被覆することが可能である。この方法では回路のシールディングは完全なものである。部品と回路トレースの双方が同じシールディングエンベロープ中に封入される。部品がプリント回路板の表面にハンダ付けされているかまたは鉛のワイヤで装着されているときは、これは経済的に可能ではない。電子パッケージをシールディングすることは一段と重要になってきており、この技術は安価な印刷またはメッキの導電層での製作に最も適している。
【００３９】
この記述の全体を通して、電子デバイスは回路内で抵抗やコンデンサのような機能を提供する受動部品、またはトランジスター、ダイオード、集積回路、半導体、多重チップモジュールまたはシリコンチップのような能動部品として定義されている。電子デバイスは同様にプラスチックボールグリッドアレイ、チップスケールのパッケージまたは回路と部品のサブアセンブリであってもよい。電子デバイスはまた、同様にコネクタピン、オンオフスイッチやバイオエレクトロニクス部品のような電気機械的デバイスであってもよい。
【００４０】
この記述の全体を通して、インクの組成がポリマー材料に基づいているポリマー厚膜フィルムに対して、厚膜フィルムはインクの組成にセラミック材料を用いた電子回路を製作するためのプロセスとして定義されている。
【００４１】
この記述の全体を通して、モールドされた基板は、安価、一般のハンダ工程で経験される高温曝露への耐久力、引き続く加工全体を通して平坦性を維持するモールド平坦能力および殆どのポリマー厚膜フィルムインクとの強力な接着結合を形成すること等が相まっている点で好適な、ポリエーテルイミドのような、その目的に適した任意の利用可能なプラスチック樹脂によりモールドされた電子回路の支持体として定義されている。モールドされた基板を構成するために用いることができるその他のプラスチックは、エポキシ、フェノール、熱硬化ポリエステル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリフェニレンスルフィド、ポリアミドポリマーおよびコポリマー、液晶ポリマー、ポリフェニレンオキシド、ポリシクロテレタレート、シンジオタクチックポリスチレンおよび剛体ロッドポリフェニレンを含むが、これに限定されることはない。この記述の実施態様ではポケットおよびそれに挿入される電子デバイスについて特定の大きさが与えられている。これは例としておよび実際の組立に対し実際的で便利な大きさであるが、特定の大きさは例としてのみ与えられたもので、無限の数の大きさが採用可能である。
【００４２】
この記述の全体を通して、ポリマー厚膜フィルム導電インクは、スクリーン印刷、パッド印刷またはその他の任意の商業的な加工に必要な材料を形成するプロセスにより印刷され、その加工に際して電子回路において導電性のトレースとして機能するために印刷に対し十分に低い抵抗で電気を導通することのできる任意のインクとして、定義されている。これは通常印刷されたときにシートの抵抗値で１０分の１オームパースクェア未満である。ポリマー厚膜フィルム導電インクの例は、アサヒＬＳ５０４Ｊ銀、アサヒＬＳ５０６Ｊ銀、アサヒカッパーＣＵ−０５１およびグレース４００１銀がある。
【００４３】
この記述の全体を通して、溶融性ポリマー厚膜フィルム導電インクは、ハンダのリフローに似た方法で処理されて溶融しかつ固化し、次いで処理されて支持基板に対し接着性の結合を形成する、金属充填剤を含むインクとして定義されている。そのようなインクは、通常低い抵抗値を有し、導電トレースと電子デバイスとの間にハンダのジョイントを形成するためにハンダを受け入れることができる。溶解性導電インクの例は、ＳＶＴ ＥＵ １３２８、ケスターオーメット １２００およびケスターオーメット ２００５である。
【００４４】
この記述の全体を通して、導電接着剤は使用されたときに回路トレースと電子デバイスに加わり、処理に際して導電性のジョイントを形成する、金属のような導電性充填剤とポリマーの混合物として定義されている。
【００４５】
図１は、電子デバイス２を保持しているモールドされた基板１を示す。トレースはアサヒＬＳ５０４Ｊ銀インクのような回路トレースに対する導電性と部品に対する接着性の双方を提供する、印刷されたポリマー厚膜フィルム材料３により回路内に接続されている。基板は面（平面）として示されているが、同様に平面でなく（３次元の非平面）てもよい。ハンダマスク層４がパッケージをシールしている。このプロセスの利点は、銀インクは使用が簡単で少ない処理段階を有することである。不具合は、銀インクは銅箔より高い抵抗値を有し、いくつかのその他のアセンブリ工程で必要とされるかもしれないハンダを普通は受け付けないことである。導電性トレースと電子デバイスの間の装着点５は、導電インクが直接電子デバイス上に落ち込んでいる場所のことである。インクは部品に対し電子的接続を構成する接着結合を形成している。このインクは同様にハンダ付けを受け付け、それにより従来の銀インクに対し利点を有している、ＳＶＴ ＥＵ １３２８のような溶解性ポリマー厚膜フィルム導電インクであってもよい。
【００４６】
図２は、モールドされた基板１が電子デバイス２を保持する、この概念の変形を示す。回路内で接続されているようなトレースは、電子部品に対し導電性と電気的接続の双方を生成するために、銅７でメッキされたポリマー厚膜フィルム材料６により印刷されている。ハンダマスク４の層がパッケージをシールしている。トレースを電子デバイスに接続するためにハンダが必要でないことに留意されたい。メッキ工程は導電経路および接続の双方、または電子デバイスへの装着点５を提供する。ポリマー厚膜フィルム導電トレースは、アサヒＡＣＰ００７−２Ｐのような非導電性の感光性インクであってもよく、またはアサヒＣｕ０５１銅インク、アサヒＬＳ５０４Ｊ銀インク、アサヒ３０ＳＫカーボンインクまたは言及したこれらと同様の方法で機能する任意のメーカーによる任意のインクのような導電性インクであってもよい。これは、銅箔の導電性に近づいている。アサヒＡＣＰ００７−２Ｐの不具合は、印刷されたポリマー厚膜フィルムインク上に銅をメッキするための追加の工程段階があることである。
【００４７】
図３は、銅メッキ７が直接部品２上に存在していない、図２のこの概念の変形を示す。ここでの電流の主要なキャリアは、ポリマー厚膜フィルムインク６上にメッキされた銅メッキ７であるが、しかしながらここではポリマー厚膜フィルムインクは２つの役割を果たしている。それはメッキされるべきイメージを感光することと、導電性接着と同様の方法で電子デバイスに対し電気的導電結合を形成することである。装着点５は、図１でのようにポリマー厚膜フィルムインク６の間である。
【００４８】
図４は、導電インク６上の銅メッキ７がモールドされた基板１によって保持された部品２に接続しておらず、電子デバイスに隣接するトレースを担っているのみである、図２のこの概念の変形を示す。トレースから部品までの接続を構成するために、第２の材料８が用いられている。この第２の材料は、マルチコアのＷＳ １２ＡＡＳ８８のようなハンダ材料、またはマルチコアのＭ−４０３０ Ａｇ／ＴＰのような導電接着剤、またはサミットバレーテクノロジーＥＵ １３２８のような溶解性ポリマー厚膜フィルムインク、または言及したものと同様の方法で機能する任意のメーカーの任意の材料であってよい。この変形の利点は、この方法で接続されることができる電子デバイスの幅広い選択と、基板ベースの柔軟性、熱安定性または鉛濃度の削減等の特別な性能への要求に合致する製品を設計するための能力である。この回路は、ハンダマスクまたは誘電体層４により保護されている。装着点５は、銅メッキ７および部品２の双方を結合するハンダ（または導電接着剤）８と銅メッキ７の間の結合の組合せである。
【００４９】
図５は、ポリマー導電トレース３が結合しなければならない表面の表面化学が強調されるように、ハンダマスク４のようなポリマー誘電層がモールドされた基板１を被覆している、この概念の他の変形を示す。この層はモールドされた表面のみを被覆することができ、またはモールドされたプラスチックと電子デバイスの部分の双方を被覆することもできる。電子デバイス２が被覆された場合は、電子デバイスへの装着は回路の誘電体層４中の管孔を通して行われる。ＳＶＴ ＥＵ１３２８のような溶解性ポリマー厚膜フィルム導電インクが用いられ、表面装着電子デバイス９がインクがまだ湿っている間にインクトレース上に配置される。アセンブリは２１５℃のホットベーパーリフローオーブン内で２分間加熱して行われ、それにより表面装着電子デバイスが取り付けられ、挿入された電子デバイスのための装着点５が形成される。
【００５０】
図６は、ここでは印刷されたトレースが、銅メッキ７である非導電性のポリマー厚膜フィルムインク６であり、ポケットが他の側に残っている一方で、基板１の反対側のモールドされた管孔を通して電子デバイス２に接続されている、この概念の他の変形を示す。望ましくは、接続は導電性接着剤８で行われる。この装着点５は、ＳＶＴ ＥＵ１３２８のような溶解性ポリマー厚膜フィルムインク、マルチコアのＷＳ１２ＡＡＳ８８のような任意の適宜な市販のハンダペーストまたはアサヒ ＬＳ ５０４Ｊのような銀ポリマー厚膜フィルム導電インクの自然の導電性で形成されてもよい。この設計の利点は、パッケージの最上面を他の回路機能の形成のために開けていることである。
【００５１】
図７は、厚膜フィルム抵抗ネットワークやその他の電子デバイスのような、２つの電子デバイス２および１０を保持するモールドされた基板１を示す。トレースは、回路トレースへの導電性と電子デバイスへの接続の双方をもたらす、アサヒ ＬＳ ５０４Ｊ銀インクまたはＳＶＴ ＥＵ １３２８溶解性導電インクのようなポリマー厚膜フィルム材料を用いて回路を形成するために印刷される。一方の電子デバイス１０は基板１の表面よりわずかに上に持ち上げられ、第２のデバイス２は基板１の表面よりわずかに低くなっている。導電ポリマー厚膜フィルムインク３と電子デバイスの間の装着点５は、導電ポリマー厚膜フィルムインクが電子デバイス２および１０上に直接落ち込んでいる場所である。インクは電子デバイスに電気的接続を構成して結合している。デバイス２および９は基板１と同一平面ではないにも関わらず、装着はなお可能でこの状態が望ましくさえある状況が起こることもある。
【００５２】
図８は、基板１のポケット内に多層のサブアセンブリ１１が保持されているモールドされた基板１を示す。トレースは、回路トレースへの導電性と多層サブアセンブリ１１への接続５の双方を提供する、アサヒ ＬＳ ５０４Ｊ銀インクまたはＳＶＴ ＥＵ １３２８溶解性導電インクのようなポリマー厚膜フィルム材料３を用いて回路を形成するために印刷される。導電トレースとサブアセンブリとの間の装着点５は、導電インク３が直接多層サブアセンブリ上に落ち込んでいる場所である。多層の全ての層がこの点で装着されることができ、またはそれらは独立してそれ自身の構成に応じて接続されることもできる。２つ以上の電気デバイスまたは多層を構成するために各々の表面上に多層状の回路を有することができる、多層サブアセンブリを配置できる能力はこのパッケージの機能性を大きく拡大する。
【００５３】
本願発明の他の変形は、シリコンチップ、集積回路または半導体のような能動電子デバイスが図１〜８に示された任意のプロセスの回路に接続することができる変形である。
【００５４】
本願発明の他の変形は、他の部品が装着されたまたは装着することができるセラミック回路のようなサブアセンブリを用いることである。
【００５５】
本願発明の他の変形は、別個のプラスチックモールディング上に製作された電子デバイスが、厚膜フィルム部品またはサブアセンブリの代わりにモールドされた電子パッケージ中に挿入される場合である。
【００５６】
本願発明の他の変形は、ＦＲ４、ＦＲ２、ＣＥＭ１、ＣＥＭ３およびポリイミドラミネートのようなプリント回路板材料上に製作された電子デバイスが、厚膜フィルム電子デバイスまたはサブアセンブリの代わりにモールドされた電子パッケージ中に挿入される場合である。
【００５７】
本願発明の他の変形は、誘電性の材料が全パッケージまたはその一部をシールする為に使用される場合およびポリマー厚膜フィルム導電材料が回路トレースと挿入された部品をシールドするために使用される場合である。
【００５８】
実施形態１．基板が望ましくは一般にポリエーテルイミドと称される材料でモールドされるが、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリフェニレンスルフィド、ポリアミド、液晶ポリマー、ポリフェニレンオキシド、ポリシクロテレタレート、熱硬化エポキシ、熱硬化ポリエステル、熱硬化フェノール、シンジオタクチックポリスチレンまたは剛体ロッドポリフェニレンのような材料を含むがこれに限定されることはない材料でモールドされてもよい。このモールドされた基板は、縦０．５ｃｍ、横１．２５ｃｍ、深さ０．２５ｃｍのポケットを含んでいる。その上に抵抗アレイが印刷された、同様のまたはわずかに小さい大きさのセラミック基板がこのポケット中に配置される。アサヒ ＬＳ ５０４ Ｊのようなポリマー厚膜フィルム導電インクで回路トレースがモールドされた基板上に印刷され、１４０℃の箱形オーブンで３０分または同程度の硬化を与えるように設定された赤外線ベルトコンベア炉内で硬化される。回路トレースが電子デバイスの端子部上に直接終端し、この方法により装着が実行される。この装着は、基板上の回路の形成と同時である。
【００５９】
実施形態２．基板が実施形態１で記述されたような適宜の材料でモールドされ、実施形態１で記述されたようなモールドされたポケットに挿入された電子デバイスが取り付けられる。回路トレースがアサヒ ＡＣＰ−００７−２Ｐ銅ペーストのようなポリマー厚膜フィルム導電インクでモールドされた基板上に印刷され、１５０℃の箱形オーブンで３０分または同程度の硬化を生成するように設定された赤外線ベルトコンベア炉内で硬化される。回路トレースが電子デバイスの端子部上に直接終端する。アセンブリはエンソン ＣＵ−７０５のような無電解銅浴内に配置される。銅が電子デバイスとポリマー厚膜フィルムトレース上にメッキされるので、回路は電気的に導電性になり、同時に電子デバイスの装着が実行される。
【００６０】
実施形態３．基板が実施形態１で記述されたような材料でモールドされ、実施形態１で記述されたようなモールドされたポケットに挿入された電子デバイスが取り付けられる。回路トレースがアサヒ ＡＣＰ−０５１銅ペーストのようなポリマー厚膜フィルム導電インクで基板上に印刷され、１５０℃の箱形オーブンで３０分または同程度の硬化を生成するように設定された赤外線ベルトコンベア炉内で硬化される。回路トレースが電子デバイスの端子部上に直接終端され、この方法により電子デバイスの装着が実行される。この装着は、基板上の回路の形成と同時である。この回路はそのままでハンダ付けが可能で、他の電子デバイスはハンダ付けで装着されることができる。この回路は実施形態２のものと同様に導電性、ハンダ付け性およびまたはポケット内の電子デバイスへの装着の質を強調するために銅メッキされることができる。
【００６１】
実施形態４．基板が実施形態１で記述されたような適宜の材料でモールドされ、実施形態１のようなモールドされたポケットに電子デバイスが取り付けられる。回路トレースがアサヒ ＡＣＰ−００７−２Ｐ銅ペーストのようなポリマー厚膜フィルム導電インクでモールドされた基板上に印刷され、１５０℃の箱形オーブンで３０分または同程度の硬化を生成するように設定された赤外線ベルトコンベア炉内で硬化される。回路トレースが電子デバイスの端子部上に直接ではなくその隣に終端する。アセンブリはエンソン ＣＵ−７０５のような無電解銅浴内に配置される。銅がポリマー厚膜フィルムトレース上にメッキされるので、回路は電気的に導電性になる。電子デバイスの装着は、マルチコア ＷＳ １２ＡＡＳ８８のようなハンダペーストを適用しリフローすることにより実行される。
【００６２】
実施形態５．実施形態４の代替では、マルチコア Ｍ−４０３０Ａｇ／ＴＰのような導電接着剤またはＳＶＴ ＥＵ １３２８のような溶解性インクで装着される。導電接着剤の硬化プロセスでは、材料を塗布し、１４０℃の箱形オーブンで３０分ベークする。溶解性インクのリフロープロセスは２１５℃で２分間ホットベーパーリフロープロセスでの加熱または赤外線コンベアオーブン内でのインクの加熱またはハンダを溶融（リフロー）するための任意の市販されている熱転換プロセスからなる。
【００６３】
実施形態６．基板が実施形態１で記述されたような材料でモールドされ、実施形態１で記述されたようなモールドされたポケットに電子デバイスが取り付けられる。挿入された部品の端子部を露出させるための管孔を有するアセンブリが、アサヒ ＣＲ−２０Ｇインクのような絶縁体で重ねて印刷される。回路トレースが、ＳＶＴ ＥＵ １３２８のようなポリマー厚膜フィルム導電インクでモールドされた基板上に印刷される。抵抗のような表面実装部品が、インクが湿っている内に回路上に同様に配置される。アセンブリは１２０℃で５分間乾燥され、次いで２１５℃のホットベーパー炉で５分間リフローされる。回路トレースが電子デバイスの端子部上に直接終端し、この方法ではインクのリフローに際して装着が実行される。この装着は基板上の回路の形成と同時である。
【００６４】
実施形態７．基板が実施形態１で記述されたような材料でモールドされ、実施形態１で記述されたようなモールドされたポケットに挿入された電子デバイスが取り付けられる。アセンブリの全ての表面がアサヒ ＣＲ−２０Ｇ誘電体インクを用いて誘電印刷でシールされる。回路トレースがアサヒ ＡＣＰ−００７−２Ｐ銅インクを用いてボードの反対面又裏面上に印刷され、１５０℃の箱形オーブンで３０分または同程度の硬化を生成するように設定された赤外線ベルトコンベア炉内で硬化される。アセンブリは、プリントトレース上に銅を無電解で析出させるためエンソン ＣＵ−７０５のような無電解銅浴内に適宜の時間配置される。これには通常３０乃至４５分必要である。基板の反対側または裏面から部品の端子部へのアクセスを与えるために、管孔が基板内にモールドされる。マルチコア Ｍ−４０３０Ａｇ／ＴＰのような導電接着剤が、導電トレースとモールドされた基板内の管孔により露出された電子デバイスの端子部との間の電気的接続を実行するために積層される。
【００６５】
実施形態８．実施形態１−７では部品は装着がそれに対してなされる端子部を有しているが、それらはリード線（端子部からの金属線または金属延伸バー）を有していない。リード線で接続された部品として得られる実施形態１−７の任意の電子デバイスは、この実施形態ではポリマー厚膜フィルム材料および実施形態１−７で記述されたプロセスを用いて、そのデバイスのリード線を相互に接続することができるように、そのデバイスとリード線を支持するモールドされたポケット内にそれらを実装することにより組み立てられる。
【００６６】
実施形態９．基板が実施形態１で記述されたような材料でモールドされ、チップが取り付けられる。実施形態１から７のようなスマートカードを形成するために、そのチップに接続するポリマー厚膜フィルムで回路トレースが印刷される。
【００６７】
（産業上の利用性）
本発明は望ましい実施形態に関して記述されているが、当業者にとっては多くの修正、変形および改良が本発明の精神と範囲から逸脱することなく可能であろう。
【００６８】
電子パッケージ産業は、ポリマーとセラミックの熱膨張係数が非常に異なっており、熱変動によって接続ジョイント内でストレスが発生するために、セラミック部品がポリマーで製造された回路板材料に装着される場合に関心をもっている。この理由で、表面実装されたセラミックデバイスは通常１０ｍｍ以下である。しかしながら発明者等の研究所の試験は、縦１２．５ｍｍ横２５ｍｍのポリアミドのモールドされたポケット内に保持され、熱硬化接着により保護されたセラミックの挿入された部品またはサブアセンブリが、ひび割れ、はがれ、断線または抵抗変化を起こすことなく繰り返し熱サイクルに耐えることを証明した。これらの試験はほぼ−４０℃から、サイクルの回数が増すにつれ増大した最高温度までであった。最高温度は８０℃から始まり、最高温度が１８０℃に達したときに試験パターンのエラーの発生無く終了した。これらの試験は、本発明の記述のように製作された挿入部品は、現行の表面実装デバイスより信頼することができることの証拠を与える。
【００６９】
当業者の他の関心は、トレースがセラミック挿入物とポリマーポケットが出会う位置で区分線を超えなければならないので、プリントトレースが高い信頼性で製作されることができるかどうかである。発明者等の研究所での試験は、ギャップが約０．０２から０．０４ｍｍより大きい場合は、存在するギャップを超えて印刷することは困難であることを示した。現在までの研究所の試験は、鮮明な回路トレースのイメージのために必要な印刷面を提供するために、またトレースに相互接続のジョイントが遭遇すると予測されるような異なるストレス力を通過させる耐久性をトレースに与えるために、当該のギャップをポリマー材料で充填することが重要であることを示す。発明者等の試験は、０．０２ｍｍを超え、０．０４ｍｍ未満のギャップは絶縁充填材料で満たされることが必要であることを表す。発明者等の研究所の試験では熱硬化材料を用いたが、ある種の場合の結果は液体の光画像化が可能なハンダマスクに似た材料が望ましいことを表している。液体光画像可能材料は、重力と自然の表面張力を理由にして平らになるような方法で適用することができる。これは、そのギャップを充填してギャップの面を残りの平面と等しくすることを可能にする。それを通して印刷された相互の接続がなされる管孔の光イメージングは実際にはこのプロセスにより行われ、狭く許容誤差の厳しい印刷で小さな構造を構成する時にはこれは重要である。
【００７０】
発明者は現在までに、挿入する部品としてのセラミック挿入部品は０．５ｍｍ程度の厚みが望ましいことを見いだした。これは従来の回路板材料の約１／３の厚みであり、それ故ポケットはセラミックの約２倍の厚みのプラスチックにより支持されることになる。しかしながら、より薄いセラミックが使用可能で、特にプラスチック基板の厚みが同様により薄いときには利点を有することになる。
【図面の簡単な説明】
【図１】
モールドされたポケットに挿入され、印刷されたポリマー厚膜フィルム導電インクにより接続された電子デバイスの側面図である。このアセンブリは、ハンダマスク中でシールされている。
【図２】
モールドされたポケットに挿入され、導電性にするために銅メッキを施した印刷したポリマー厚膜フィルムインクにより接続された電子デバイスの側面図である。この電子デバイスは回路への装着の手段として、同様にメッキされている。アセンブリは、ハンダマスク中でシールされている。
【図３】
モールドされたポケットに挿入され、それ自身が導電性でその導電性および／またはハンダ付け性を強調するために銅のメッキを施した、印刷されたポリマー厚膜フィルムインクにより接続された電子デバイスの側面図である。この電子デバイスは銅メッキされていないが、印刷されたポリマー厚膜フィルムの導電性インクの接着性により接続されている。アセンブリは、ハンダマスク中でシールされている。
【図４】
モールドされたポケットに挿入され、導電性およびハンダづけできるようにするために銅のメッキを施した印刷されたポリマー厚膜フィルムインクに接続された電子デバイスの側面図である。この電子デバイスの接続は、ハンダのジョイントにより行われている。アセンブリは、ハンダマスク中でシールされている。
【図５】
モールドされたポケットに挿入され、印刷されたハンダマスクによりシールされた電子デバイスの側面図である。ハンダマスク内に開口（管孔として同様に知られている）が、それを通して印刷されたポリマー厚膜フィルムインクがその電子デバイスと接続される場所を提供する。
【図６】
モールドされたポケットに挿入され、導電性にするために銅メッキを施した印刷されたポリマー厚膜フィルムインクにより接続された電子デバイスの側面図である。この電子デバイスは印刷されたハンダマスクによりその最上面がシールされ、電子デバイスへの接続はボードの反対側からモールドされた管孔を通してなされている。この場合、導電接着剤が導電性のトレースと電子デバイスの端子場所の間の接続を形成している。
【図７】
基板内の２つの異なるモールドされたポケットに挿入された、２つの電子デバイスの側面図である。一方の電子デバイスは基板の水平面のわずかに上方に、他方はわずかに下方に取り付けられている。両者は、この回路の導電トレースを形成するために用いられたポリマー厚膜フィルム導電剤の印刷により接続されている。
【図８】
基板のモールドされたポケットに挿入された、サブアセンブリの側面図である。このサブアセンブリはいくつかの回路の層からなり、そのデザイン中に併合された他の電気デバイスを有することができた。全部のサブアセンブリは、基板とそのサブアセンブリ上に印刷されたポリマー厚膜フィルム導電性トレースにより接続されている。その導電性材料はまた異なるサブアセンブリの層に接続しているが、しかしながらこの相互接続はサブアセンブリ内でサブアセンブリの最上面にのみ製作されたポリマー厚膜フィルムが接続する複雑なものであった。

Claims (95)

  1. 反対側にある第１および第２の表面を有するモールドされた基板と、
    一方の前記表面上に配置された電子デバイス
    を備え、
    前記モールドされた基板が、前記反対側にある表面の一方にモールドされたポケットを有し、その表面の中において前記電子デバイスが前記ポケットの中で支持されている電子パッケージ構造において、
    前記電子デバイスが、前記モールドされた基板の前記表面およびモールドされたポケット内に含まれる電子デバイスの露出した表面上に印刷されたポリマー厚膜を介して接続されていることを特徴とする
    電子パッケージ構造。
  2. 前記モールドされた基板の前記印刷された表面とモールドされたポケット内に含まれる電子デバイスの前記露出した表面の端子位置とが実質的に同一平面にある、請求項１に記載の構造。
  3. 前記モールドされた基板の前記印刷された表面とモールドされたポケット内に含まれる電子デバイスの前記露出した表面の端子位置とが互いに対して非平面構成になっている、請求項１に記載の構造。
  4. バイアを通してデバイスがポリマー厚膜インクを用いてトレースに接続している該バイアを残して、前記電子デバイスの接触面が印刷された絶縁層で封止されている、請求項１に記載の構造。
  5. 前記電子デバイスが受動部品である、請求項１に記載の構造。
  6. 前記電子デバイスが能動部品である、請求項１に記載の構造。
  7. 前記電子デバイスが電気機械デバイスである、請求項１に記載の構造。
  8. 前記電子デバイスがコネクタピンである、請求項１に記載の構造。
  9. 前記電子デバイスがバイオエレクトロニクスの機能部品である、請求項１に記載の構造。
  10. 前記電子デバイスが厚膜構造である、請求項１に記載の構造。
  11. 前記電子デバイスがポリマー厚膜構造である、請求項１に記載の構造。
  12. 前記電子デバイスがボールグリッドアレイである、請求項１に記載の構造。
  13. 前記電子デバイスがチップスケールパッケージである、請求項１に記載の構造。
  14. 前記電子デバイスがマルチチップモジュールである、請求項１に記載の構造。
  15. 前記電子デバイスが集積回路である、請求項１に記載の構造。
  16. 前記電子デバイスが半導体である、請求項１に記載の構造。
  17. 前記電子デバイスがサブアセンブリである、請求項１に記載の構造。
  18. 反対側にある第１および第２の表面を有するモールドされた基板と、一方の前記表面上に配置された電子デバイスとを具備する電子パッケージ構造であって、
    前記モールドされた基板が、前記反対側にある表面の一方上にモールドされたポケットを有し、その表面の中において前記電子デバイスが前記ポケットの中で支持されており、そして
    ポリマー厚膜インクを使用して基板上に回路を印刷し、しかし前記電子デバイスへは回路を接続せず、そして
    第２のポリマー厚膜インクを使用して、第１のポリマー厚膜回路とモールドされたポケット内に含まれる前記電子デバイスの露出した表面とを接続している
    ことを特徴とする電子パッケージ構造。
  19. 電子デバイスの端子位置への接続が非導電性ポリマー厚膜インクを用いて実施され、続いてインクと端子位置の両方が銅めっきを受け入れて導電性となり同時に接続される、請求項１に記載の構造。
  20. 前記電子デバイスの端子位置が銅めっきを受け入れないが、印刷された導電性ポリマー厚膜インクの付着によって接続され、これによってポリマー厚膜インク自体が導電性で、かつその導電性またははんだ付け性を強化する銅めっきを受け入れる、請求項１に記載の構造。
  21. 前記電子デバイスが、銅めっきを受け入れて導電性かつはんだ付け可能となったポリマー厚膜インクに接続され、電子デバイスへの電子接続がはんだ継手で強化されている、請求項１に記載の構造。
  22. 第２の導電性ポリマー厚膜インクの代わりにはんだを使用する、請求項１８に記載の構造。
  23. 前記電子デバイスおよび基板が誘電絶縁印刷で封止され、誘電印刷内の開口またはバイアが、印刷された導電性ポリマー厚膜インクをその場所を通して電子デバイスに接続する場所となる、請求項１に記載の構造。
  24. 反対側にある第１および第２の表面を有するモールドされた基板と、一方の前記表面に配置された電子デバイスとを具備する電子パッケージ構造であって、
    前記モールドされた基板が、前記反対側にある表面の一方にモールドされたポケットを有し、その表面の中において前記電子デバイスが支持されており、そして
    ポリマー厚膜トレースが前記モールドされたポケットの反対側の表面に印刷されており、そして
    前記ポケットが、前記基板の前記反対側の表面に開いたバイアを有しており、そして
    前記電子デバイスの端子位置が前記ポケット内のバイアと整列しており、そして
    前記電子デバイスが、前記反対側の表面から前記モールドされたバイアを通して基板のポケットの底面に接続されており、そして
    導電性接着剤によって、基板の前記反対側の表面上の導電性トレースと電子デバイスの端子位置との間が接続されている
    ことを特徴とする電子パッケージ構造。
  25. 複数の電子デバイスが、モールドされた基板中の１つまたは複数のポケットの中に配置されており、回路の導電性トレースを形成するために使用する導電性ポリマー厚膜インクのプリンティングによって相互接続される、請求項１に記載の構造。
  26. モールドされた基板がポリエーテルイミド樹脂からモールドされる、請求項１に記載の構造。
  27. モールドされた基板がポリエチレンテレフタレート樹脂からモールドされる、請求項１に記載の構造。
  28. モールドされた基板がポリブチレンテレフタレート樹脂からモールドされる、請求項１に記載の構造。
  29. モールドされた基板がポリフェニレンスルフィド樹脂からモールドされる、請求項１に記載の構造。
  30. モールドされた基板がポリアミド樹脂からモールドされる、請求項１に記載の構造。
  31. モールドされた基板が液晶ポリマー樹脂からモールドされる、請求項１に記載の構造。
  32. モールドされた基板がポリフェニレンオキシド樹脂からモールドされる、請求項１に記載の構造。
  33. モールドされた基板がポリシクロテレタレート樹脂からモールドされる、請求項１に記載の構造。
  34. モールドされた基板が剛性ロッドポリフェニレン樹脂からモールドされる、請求項１に記載の構造。
  35. モールドされた基板がエポキシ樹脂からモールドされる、請求項１に記載の構造。
  36. モールドされた基板がフェノール樹脂からモールドされる、請求項１に記載の構造。
  37. モールドされた基板が熱硬化性ポリエステル樹脂からモールドされる、請求項１に記載の構造。
  38. モールドされた基板がシンジオタクチックポリスチレン樹脂からモールドされる、請求項１に記載の構造。
  39. ａ）プラスチック材料の基板をモールドする段階と、
    ｂ）前記基板のモールドの際に、電子デバイスを保持するポケットを前記基板中に形成する段階と、
    ｃ）１つの前記ポケットの中に電子デバイスを配置する段階と、
    ｄ）導電性ポリマー厚膜導電性インクを用いて前記モールドされた基板上に回路トレースを印刷する段階と、
    ｅ）前記インクを硬化させる段階
    を含み、
    ｆ）前記トレースが前記電子デバイスの端子位置の直上で終端し、
    ｇ）これによって電子デバイスの電気接続が前記基板上の回路の形成と同時に達成される
    ことを特徴とする電子パッケージアセンブリの製造方法。
  40. 前記モールドされた基板の前記ポリマー厚膜で印刷された表面とモールドされたポケット内に含まれる電子デバイスの露出した表面とが実質的に同一平面にある、請求項３９に記載の製造方法。
  41. 前記モールドされた基板の前記印刷された表面とモールドされたポケット内に含まれる電子デバイスの露出した表面とが互いに対して非平面構成になっている、請求項３９に記載の製造方法。
  42. バイアを通して電子デバイスがトレースに接続している該バイアを残して、前記電子デバイスの接触面が誘電絶縁印刷で封止されている、請求項３９に記載の製造方法。
  43. 前記電子デバイスが受動部品である、請求項３９に記載の製造方法。
  44. 前記電子デバイスが能動部品である、請求項３９に記載の製造方法。
  45. 前記電子デバイスが電気機械デバイスである、請求項３９に記載の製造方法。
  46. 前記電子デバイスがコネクタピンである、請求項３９に記載の製造方法。
  47. 前記電子デバイスがバイオエレクトロニクスの機能部品である、請求項３９に記載の製造方法。
  48. 前記電子デバイスが厚膜構造である、請求項３９に記載の製造方法。
  49. 前記電子デバイスがポリマー厚膜構造である、請求項３９に記載の製造方法。
  50. 前記電子デバイスがボールグリッドアレイである、請求項３９に記載の製造方法。
  51. 前記電子デバイスがチップスケールパッケージである、請求項３９に記載の製造方法。
  52. 前記電子デバイスがマルチチップモジュールである、請求項３９に記載の製造方法。
  53. 前記電子デバイスが集積回路である、請求項３９に記載の製造方法。
  54. 前記電子デバイスが半導体である、請求項３９に記載の製造方法。
  55. 前記電子デバイスがサブアセンブリである、請求項３９に記載の製造方法。
  56. 反対側にある第１および第２の表面を有するモールドされた基板と、一方の前記表面に配置された電子デバイスとを形成するステップを含む電子パッケージアセンブリの製造方法であって、
    前記モールドされた基板が、前記反対側にある表面の一方の上にモールドされたポケットを有し、その表面の中において前記電子デバイスが前記ポケットの中で支持されており、
    ポリマー厚膜インクを使用して基板上に回路を印刷し、しかし前記電子デバイスへは回路を接続せず、
    第２のポリマー厚膜インクを使用して、第１のポリマー厚膜回路とモールドされたポケット内に含まれる前記電子デバイスの露出した表面とを接続する
    ステップを含むことを特徴とする電子パッケージアセンブリの製造方法。
  57. 電子デバイスの接続が非導電性ポリマー厚膜インクを用いて実施され、続いて前記非導電性ポリマー厚膜が銅めっきを受け入れ、銅めっきされたときに導電性となり同時に電子デバイスを接続する、請求項３９に記載の製造方法。
  58. 電子デバイスが銅めっきを受け入れないが、印刷された導電性ポリマー厚膜インクの付着によって接続され、これによってポリマー厚膜インク自体が導電性で、かつその導電性またははんだ付け性を強化する銅めっきを受け入れる、請求項３９に記載の製造方法。
  59. 前記電子デバイスが、銅めっきを受け入れて導電性かつはんだ付け可能となったポリマー厚膜インクに接続され、電子デバイスへの電子接続がはんだ継手で強化される、請求項３９に記載の製造方法。
  60. 第２の導電性ポリマー厚膜インクの代わりにはんだを使用する、請求項１８に記載の製造方法。
  61. 前記電子デバイスおよび基板が誘電絶縁印刷で封止され、誘電絶縁印刷内の開口またはバイアが、印刷された導電性ポリマー厚膜インクをその場所を通して電子デバイスに接続する場所を提供する、請求項３９に記載の製造方法。
  62. 反対側にある第１および第２の表面を有するモールドされた基板と、一方の前記表面に配置された電子デバイスとを形成するステップを含む電子パッケージアセンブリの製造方法であって、
    前記モールドされた基板が、前記反対側にある表面の一方上にモールドされたポケットを有し、その表面の中において前記電子デバイスがその中に支持されており、
    ポリマー厚膜トレースが前記モールドされたポケットの反対側の表面に印刷されており、
    前記ポケットが、前記基板の前記反対側の表面に開いたバイアを有し、
    前記電子デバイスの端子位置が前記ポケット内のバイアと整列しており、
    前記電子デバイスが、反対側の第１の表面から前記モールドされたバイアを通して第１の表面中の基板のポケットの底面に接続されており、
    導電性接着剤によって、基板の反対側の第２の表面上の導電性トレースと電子デバイスの端子位置との間が接続されている、
    請求項３９に記載の電子パッケージアセンブリの製造方法。
  63. 複数の電子デバイスが、モールドされた基板中の１つまたは複数のポケットの中に配置され、回路の導電性トレースを形成するために使用される導電性ポリマー厚膜インクのプリンティングによって相互接続される、請求項３９に記載の製造方法。
  64. 前記電子デバイスが複数の層から成るサブアセンブリであり、前記複数の層が、サブアセンブリの異なる層を接続するポリマー厚膜で相互接続される、請求項３９に記載の製造方法。
  65. モールドされた基板がポリエーテルイミド樹脂からモールドされる、請求項３９に記載の製造方法。
  66. モールドされた基板がポリエチレンテレフタレート樹脂からモールドされる、請求項３９に記載の製造方法。
  67. モールドされた基板がポリブチレンテレフタレート樹脂からモールドされる、請求項３９に記載の製造方法。
  68. モールドされた基板がポリフェニレンスルフィド樹脂からモールドされる、請求項３９に記載の製造方法。
  69. モールドされた基板がポリアミド樹脂からモールドされる、請求項３９に記載の製造方法。
  70. モールドされた基板が液晶ポリマー樹脂からモールドされる、請求項３９に記載の製造方法。
  71. モールドされた基板がポリフェニレンオキシド樹脂からモールドされる、請求項３９に記載の製造方法。
  72. モールドされた基板がポリシクロテレタレート樹脂からモールドされる、請求項３９に記載の製造方法。
  73. モールドされた基板が剛性ロッドポリフェニレン樹脂からモールドされる、請求項３９に記載の製造方法。
  74. モールドされた基板がエポキシ樹脂からモールドされる、請求項３９に記載の製造方法。
  75. モールドされた基板がフェノール樹脂からモールドされる、請求項３９に記載の製造方法。
  76. モールドされた基板が熱硬化性ポリエステル樹脂からモールドされる、請求項３９に記載の製造方法。
  77. モールドされた基板がシンジオタクチックポリスチレン樹脂からモールドされる、請求項３９に記載の製造方法。
  78. 前記電子デバイスが有鉛部品である、請求項１に記載の構造。
  79. 前記電子デバイスが有鉛部品である、請求項３９に記載の製造方法。
  80. 電子デバイスが表面実装部品である、請求項１に記載の構造。
  81. 電子デバイスが表面実装部品である、請求項３９に記載の製造方法。
  82. 請求項１に基づいて組み立てられたチップを備える電子スマートカード。
  83. 請求項３９に記載の製造方法に基づいて組み立てられたチップを備える電子スマートカード。
  84. 前記電子デバイスが、印刷されたトレースの上に表面実装され、ポリマー厚膜を硬化させることによって接続される、請求項１に記載の構造。
  85. 前記電子デバイスが、印刷されたトレースの上に表面実装され、前記ポリマー厚膜に接続される、請求項３９に記載の製造方法。
  86. プラスチック基板が真空形成によって形成される、請求項１に記載の構造。
  87. プラスチック基板が真空形成法によって形成される、請求項３９に記載の製造方法。
  88. 回路の一部が導電層でシールドされる、請求項１に記載の構造。
  89. 回路の一部が導電層でシールドされる、請求項３９に記載の製造方法。
  90. ａ）誘電絶縁層が、回路トレースおよび接続された電気デバイスの上に印刷され、
    ｂ）シールディング層が誘電絶縁層の上に印刷され、かつ接地面に接続される、
    請求項１に記載の構造。
  91. ａ）誘電絶縁層が、回路トレースおよび接続された電気デバイスの上に印刷され、
    ｂ）シールディング層が誘電絶縁層の上に印刷され、かつ接地面に接続される、
    請求項３９に記載の製造方法。
  92. 前記電子デバイスがプリント回路板である、請求項１に記載の構造。
  93. 前記電子デバイスがシリコンチップである、請求項１に記載の構造。
  94. 前記電子デバイスがプリント回路板である、請求項３９に記載の製造方法。
  95. 前記電子デバイスがシリコンチップである、請求項３９に記載の製造方法。
JP2000527132A 1997-12-31 1998-12-31 モールドされた電子パッケージ、製作方法およびシールディング方法 Pending JP2004506309A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/002,013 US6160714A (en) 1997-12-31 1997-12-31 Molded electronic package and method of preparation
US21588698A 1998-12-19 1998-12-19
PCT/US1998/027906 WO1999034656A1 (en) 1997-12-31 1998-12-31 Molded electronic package, method of preparation and method of shielding

Publications (1)

Publication Number Publication Date
JP2004506309A true JP2004506309A (ja) 2004-02-26

Family

ID=26669793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000527132A Pending JP2004506309A (ja) 1997-12-31 1998-12-31 モールドされた電子パッケージ、製作方法およびシールディング方法

Country Status (2)

Country Link
US (1) US6219253B1 (ja)
JP (1) JP2004506309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110005881A (ko) * 2008-04-18 2011-01-19 잉크-로직스, 엘엘씨 인몰드된 저항 및 차폐 소자

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459380B2 (ja) * 1999-06-30 2003-10-20 日本特殊陶業株式会社 プリント配線板の製造方法及びマスク
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
CN1237623C (zh) * 2000-04-18 2006-01-18 伊英克公司 在衬底上成形晶体管的方法和含聚亚苯基聚酰亚胺的衬底
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
US7005727B2 (en) * 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
US6801437B2 (en) * 2003-01-21 2004-10-05 Lsi Logic Corporation Electronic organic substrate
EP1641329A4 (en) * 2003-06-30 2010-01-20 Ibiden Co Ltd CIRCUIT BOARD
US7009106B2 (en) * 2003-10-09 2006-03-07 Bosch Security Systems, Inc. Shielding assembly and method
DE102004061907A1 (de) * 2004-12-22 2006-07-13 Siemens Ag Halbleitermodul mit geringer thermischer Belastung
US7650694B2 (en) * 2005-06-30 2010-01-26 Intel Corporation Method for forming multilayer substrate
EP1760437A1 (en) 2005-09-06 2007-03-07 Sensirion AG A method for manufacturing detector devices
US8514545B2 (en) * 2007-04-20 2013-08-20 Ink-Logix, Llc In-molded capacitive switch
EP2224218B1 (en) * 2009-02-25 2018-11-28 Sensirion Automotive Solutions AG A sensor in a moulded package and a method for manufacturing the same
US20110116242A1 (en) * 2009-11-18 2011-05-19 Seagate Technology Llc Tamper evident pcba film
US8283800B2 (en) 2010-05-27 2012-10-09 Ford Global Technologies, Llc Vehicle control system with proximity switch and method thereof
US10571772B2 (en) 2011-01-11 2020-02-25 Ajjer, Llc Added feature electrooptical devices and automotive components
US8928336B2 (en) 2011-06-09 2015-01-06 Ford Global Technologies, Llc Proximity switch having sensitivity control and method therefor
US8975903B2 (en) 2011-06-09 2015-03-10 Ford Global Technologies, Llc Proximity switch having learned sensitivity and method therefor
US10004286B2 (en) 2011-08-08 2018-06-26 Ford Global Technologies, Llc Glove having conductive ink and method of interacting with proximity sensor
US9143126B2 (en) 2011-09-22 2015-09-22 Ford Global Technologies, Llc Proximity switch having lockout control for controlling movable panel
US8994228B2 (en) 2011-11-03 2015-03-31 Ford Global Technologies, Llc Proximity switch having wrong touch feedback
US10112556B2 (en) 2011-11-03 2018-10-30 Ford Global Technologies, Llc Proximity switch having wrong touch adaptive learning and method
US8878438B2 (en) 2011-11-04 2014-11-04 Ford Global Technologies, Llc Lamp and proximity switch assembly and method
US9559688B2 (en) 2012-04-11 2017-01-31 Ford Global Technologies, Llc Proximity switch assembly having pliable surface and depression
US9568527B2 (en) 2012-04-11 2017-02-14 Ford Global Technologies, Llc Proximity switch assembly and activation method having virtual button mode
US9219472B2 (en) 2012-04-11 2015-12-22 Ford Global Technologies, Llc Proximity switch assembly and activation method using rate monitoring
US9831870B2 (en) 2012-04-11 2017-11-28 Ford Global Technologies, Llc Proximity switch assembly and method of tuning same
US9287864B2 (en) 2012-04-11 2016-03-15 Ford Global Technologies, Llc Proximity switch assembly and calibration method therefor
US9531379B2 (en) 2012-04-11 2016-12-27 Ford Global Technologies, Llc Proximity switch assembly having groove between adjacent proximity sensors
US9944237B2 (en) 2012-04-11 2018-04-17 Ford Global Technologies, Llc Proximity switch assembly with signal drift rejection and method
US9197206B2 (en) 2012-04-11 2015-11-24 Ford Global Technologies, Llc Proximity switch having differential contact surface
US8933708B2 (en) 2012-04-11 2015-01-13 Ford Global Technologies, Llc Proximity switch assembly and activation method with exploration mode
US9065447B2 (en) 2012-04-11 2015-06-23 Ford Global Technologies, Llc Proximity switch assembly and method having adaptive time delay
US9520875B2 (en) 2012-04-11 2016-12-13 Ford Global Technologies, Llc Pliable proximity switch assembly and activation method
US9660644B2 (en) 2012-04-11 2017-05-23 Ford Global Technologies, Llc Proximity switch assembly and activation method
US9184745B2 (en) 2012-04-11 2015-11-10 Ford Global Technologies, Llc Proximity switch assembly and method of sensing user input based on signal rate of change
US9136840B2 (en) 2012-05-17 2015-09-15 Ford Global Technologies, Llc Proximity switch assembly having dynamic tuned threshold
US8981602B2 (en) 2012-05-29 2015-03-17 Ford Global Technologies, Llc Proximity switch assembly having non-switch contact and method
US9337832B2 (en) 2012-06-06 2016-05-10 Ford Global Technologies, Llc Proximity switch and method of adjusting sensitivity therefor
US9641172B2 (en) 2012-06-27 2017-05-02 Ford Global Technologies, Llc Proximity switch assembly having varying size electrode fingers
US8922340B2 (en) 2012-09-11 2014-12-30 Ford Global Technologies, Llc Proximity switch based door latch release
US8796575B2 (en) 2012-10-31 2014-08-05 Ford Global Technologies, Llc Proximity switch assembly having ground layer
US9311204B2 (en) 2013-03-13 2016-04-12 Ford Global Technologies, Llc Proximity interface development system having replicator and method
US10038443B2 (en) 2014-10-20 2018-07-31 Ford Global Technologies, Llc Directional proximity switch assembly
US9654103B2 (en) 2015-03-18 2017-05-16 Ford Global Technologies, Llc Proximity switch assembly having haptic feedback and method
US9548733B2 (en) 2015-05-20 2017-01-17 Ford Global Technologies, Llc Proximity sensor assembly having interleaved electrode configuration
US11282716B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3205408A (en) 1964-04-14 1965-09-07 Boehm Josef Components for printed circuits
US3192307A (en) 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
US4109296A (en) 1977-08-01 1978-08-22 Ncr Corporation Machine insertable circuit board electronic component
US4374457A (en) 1980-08-04 1983-02-22 Wiech Raymond E Jr Method of fabricating complex micro-circuit boards and substrates
US4602318A (en) 1981-04-14 1986-07-22 Kollmorgen Technologies Corporation Substrates to interconnect electronic components
JPS57193094A (en) 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
JPS60116191A (ja) 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
CA1261481A (en) 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US5646231A (en) 1988-02-17 1997-07-08 Maxdem, Incorporated Rigid-rod polymers
JPH01214100A (ja) 1988-02-21 1989-08-28 Asahi Chem Res Lab Ltd 電磁波シールド回路及びその製造方法
US4912844A (en) 1988-08-10 1990-04-03 Dimensional Circuits Corporation Methods of producing printed circuit boards
FI113937B (fi) 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
US4985601A (en) 1989-05-02 1991-01-15 Hagner George R Circuit boards with recessed traces
US4979076A (en) 1989-06-30 1990-12-18 Dibugnara Raymond Hybrid integrated circuit apparatus
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5173150A (en) 1990-04-23 1992-12-22 Mitsubishi Gas Chemical Co., Ltd. Process for producing printed circuit board
DE4026233A1 (de) 1990-08-18 1992-02-20 Peter Hiller Leiterplatte mit elektrischen bauelementen, insbesondere in smd-ausfuehrung
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
KR100339767B1 (ko) 1993-12-09 2002-11-30 메소드 일렉트로닉스 인코포레이티드 전기신호전달용전기커넥터및그제조방법
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5500789A (en) 1994-12-12 1996-03-19 Dell Usa, L.P. Printed circuit board EMI shielding apparatus and associated methods
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576755B2 (en) 2007-04-20 2017-02-21 T+Ink, Inc. In-molded resistive and shielding elements
KR20110005881A (ko) * 2008-04-18 2011-01-19 잉크-로직스, 엘엘씨 인몰드된 저항 및 차폐 소자
KR101700926B1 (ko) * 2008-04-18 2017-01-31 잉크-로직스, 엘엘씨 인몰드된 저항 및 차폐 소자

Also Published As

Publication number Publication date
US6219253B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
JP2004506309A (ja) モールドされた電子パッケージ、製作方法およびシールディング方法
US6519161B1 (en) Molded electronic package, method of preparation and method of shielding-II
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US7820916B2 (en) Composite ceramic substrate
US5920123A (en) Multichip module assembly having via contacts and method of making the same
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
KR100403062B1 (ko) 전도성 소자의 형성방법 및 3차원 회로의 형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨 패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의 형성방법 및 칩-온-플렉스 패키지의 형성방법
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
JP2002530900A (ja) 局所的に配線密度を強化した印刷回路組立体
EP0417992A2 (en) A stackable multilayer substrate for mounting integrated circuits
CN111668185A (zh) 电子装置模块以及该电子装置模块的制造方法
CN110140433B (zh) 电子模块以及电子模块的制造方法
JP2001077497A (ja) プリント基板及びその製造方法
JP7291292B2 (ja) アディティブ製造技術（ａｍｔ）反転パッドインタフェース
US5641995A (en) Attachment of ceramic chip carriers to printed circuit boards
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2007059588A (ja) 配線基板の製造方法および配線基板
JPH0685425A (ja) 電子部品搭載用基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
WO2014038125A1 (ja) 配線基板およびその製造方法
JPH01143389A (ja) ハイブリッド集積回路装置
JPS6153852B2 (ja)
EP0420604A1 (en) Selectively conductive adhesive device for simultaneous electrical and mechanical coupling