CN213546266U - 用于半导体器件的引线框和半导体器件 - Google Patents

用于半导体器件的引线框和半导体器件 Download PDF

Info

Publication number
CN213546266U
CN213546266U CN202020478624.5U CN202020478624U CN213546266U CN 213546266 U CN213546266 U CN 213546266U CN 202020478624 U CN202020478624 U CN 202020478624U CN 213546266 U CN213546266 U CN 213546266U
Authority
CN
China
Prior art keywords
conductive
pattern
substrate
formations
conductive structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020478624.5U
Other languages
English (en)
Inventor
P·马格尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN213546266U publication Critical patent/CN213546266U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本公开的各实施例涉及用于半导体器件的引线框和半导体器件。引线框包括：激光直接构造材料的层压衬底，层压衬底具有相对的第一表面和第二表面；在衬底的第一表面处的导电结构的第一图案，导电结构的第一图案通过激光束处理而被形成；在衬底的第二表面处的导电结构的第二图案，导电结构的第二图案通过激光束处理而被形成；和在衬底的第一表面和衬底的第二表面之间延伸穿过衬底的导电通孔，导电通孔耦合到导电结构的第一图案和导电结构的第二图案中的导电结构中的至少一个导电结构。根据本公开的实施例的优点在于，成本被降低并且工艺被简化。

Description

用于半导体器件的引线框和半导体器件
技术领域
本公开涉及用于半导体器件的引线框和半导体器件。
背景技术
当前可使用各种技术来制造用于各种类型的半导体器件的引线框/衬底，例如QFN(四方扁平无引线)、LGA(地栅阵列)、BGA(球栅阵列)半导体器件。
所谓的“无芯”引线框技术有助于按原样使用引线框，即无需胶带(tape)支持。
当前被称为MIS(模制互连解决方案)的解决方案是无芯引线框技术可以应用到的设备的示例。
本质上，MIS是一种引线框制造技术，类似于使用模塑料作为核心的BGA层压技术。
这种技术有助于实现精细的内部引线尖端间距(例如50/60微米)，这对于倒装芯片应用而言是非常理想的。
要注意的是，这样的布置在制造时可能表现出相对较低的成品率，其成本超过“标准”带状引线框的大约50-100％。
另外，某些常规解决方案可能表现出与例如可能的翘曲有关的缺点(例如，在金属载体和薄膜模具的情况下)。
对于MIS技术，在涉及热预算的组装步骤之后，可能会观察到明显的引线框翘曲，例如：
利用芯片贴膜(DAF)进行裸片贴附：100℃，几秒钟；
利用胶水/DAF进行裸片贴附在190℃下固化1.5小时；
引线键合(WB)：180-220℃，从几秒钟到几分钟；
(包装)模制：175℃，40至200秒；和
模制后固化：175℃，从4到12小时。
实用新型内容
本公开提供克服了前面讨论的缺点的一个或多个实施例。
根据本公开的第一方面，土工了一种用于半导体器件的引线框，其特征在于，引线框包括：激光直接构造材料的层压衬底，层压衬底具有相对的第一表面和第二表面；在衬底的第一表面处的导电结构的第一图案，导电结构的第一图案通过激光束处理而被形成；在衬底的第二表面处的导电结构的第二图案，导电结构的第二图案通过激光束处理而被形成；和在衬底的第一表面和衬底的第二表面之间延伸穿过衬底的导电通孔，导电通孔耦合到导电结构的第一图案和导电结构的第二图案中的导电结构中的至少一个导电结构。
在一些实施例中，引线框包括在导电结构的第一图案上、导电结构的第二图案上和导电通孔上的导电材料。
在一些实施例中，导电材料包括铜。
在一些实施例中，引线框包括在导电形成物的第一图案或导电形成物的第二图案中的至少一个图案之上的镀覆的接触形成物。
在一些实施例中，导电形成物的第一图案或第二图案中的至少一个图案包括在衬底的裸片安装区域与衬底的外围之间的导电形成物的阵列。
在一些实施例中，导电结构的阵列包括导电形成物，导电形成物具有远离裸片安装区域并且朝向衬底的外围而增加的宽度。
根据本公开的第二方面，提供了一种半导体器件，包括：引线框，包括：激光直接构造材料的层压衬底，层压衬底具有相对的第一表面和第二表面；在衬底的第一表面处的导电结构的第一图案，导电结构的第一图案通过激光束处理而被形成；在衬底的第二表面处的导电结构的第二图案，导电结构的第二图案通过激光束处理而被形成；和在衬底的第一表面和衬底的第二表面之间延伸穿过衬底的导电通孔，导电通孔耦合到导电结构的第一图案和在导电结构的第二图案中的导电结构中的至少一个导电结构；和至少一个半导体芯片或裸片，附接到引线框，至少一个半导体芯片或裸片在衬底的第一表面处电耦合到导电形成物的第一图案，在衬底的第二表面处电耦合到导电形成物的第二图案并且耦合到导电通孔。
在一些实施例中，半导体器件包括在导电结构的第一图案上、在导电结构的第二图案上以及导电通孔上的导电材料。
在一些实施例中，导电材料包括铜。
在一些实施例中，半导体器件包括在导电形成物的第一图案或导电形成物的第二图案中的至少一个图案之上的镀覆的接触形成物。
在一些实施例中，导电形成物的第一或第二图案中的至少一个图案包括在衬底的裸片安装区域与衬底的外围之间的导电形成物的阵列。
在一些实施例中，导电形成物的阵列包括导电形成物，导电形成物具有远离裸片安装区域并且朝向衬底的外围而增加的宽度。
根据本公开的实施例的优点在于，成本被降低并且工艺被简化。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
图1A至图1G是示出根据一些实施例的制造或生产引线框的方法的截面图。
图2是示出根据一些实施例的引线框的平面图。
图3是从与图2的视点相反的视点示出图2的引线框的平面图。
图4A和图4B是示出根据一些实施例的可以使用的衬底的可能类型的截面图；和
图5是示出根据一些实施例的引线框的平面图。
应当理解，为了清楚和易于表示，各个附图可能未按相同比例绘制。
具体实施方式
根据一个或多个实施例，可以通过诉诸具有所附权利要求中提出的特征的方法来克服这种缺陷。
一个或多个实施例可以涉及一种相应的引线框。
一个或多个实施例可以涉及一种相应的设备(例如集成电路)。
权利要求是本文提供的实施例的技术公开的组成部分。
一个或多个实施例可以提供以下一项或多项优点：
简化的工艺，有助于避免诸如金属(铜)层压、抗蚀剂层压、抗蚀剂曝光、金属蚀刻、抗蚀剂剥离等行为；
在集成电路制造厂(后端)中可能的实现；
减少原型的周期时间；和
降低成本。
一个或多个实施例可以使用激光直接构造(LDS)技术，以产生具有通过通孔和线的金属化来代替金属框架的能力的通孔和线。
在至少一个实施例中，提供一种制造用于半导体器件的引线框的方法，该方法包括：通过激光束处理在层压衬底的第一表面处形成导电结构的第一图案；通过激光束处理在衬底的第二表面处形成导电结构的第二图案，第二表面与第一表面相对；在衬底的第一表面和衬底的第二表面之间形成穿过衬底的导电通孔，该导电通孔耦合到导电结构的第一图案和导电结构的第二图案中的所述导电结构中的至少一个导电结构。
在至少一个实施例中，提供了一种用于半导体器件的引线框，其包括激光直接构造材料的层压衬底，该层压衬底具有相对的第一表面和第二表面。导电结构的第一图案设置在衬底的第一表面处，并且导电结构的第一图案通过激光束处理形成。导电结构的第二图案设置在衬底的第二表面处，并且导电结构的第二图案通过激光束处理形成。导电通孔在衬底的第一表面和衬底的第二表面之间延伸穿过衬底，并且导电通孔耦合到导电结构的第一图案和导电结构的第二图案中的所述导电结构中的至少一个导电结构。
在至少一个实施例中，提供了一种半导体器件，该半导体器件包括引线框和附接到该引线框的至少一个半导体芯片或裸片。引线框包括：激光直接构造材料的层压衬底，该层压衬底具有相对的第一表面和第二表面；和在衬底的第一表面处的导电结构的第一图案，该导电结构的第一图案通过激光束处理形成；在衬底的第二表面处的导电结构的第二图案，该导电结构的第二图案通过激光束处理形成；导电通孔在衬底的第一表面和衬底的第二表面之间延伸穿过衬底，该导电通孔耦合到导电结构的第一图案和导电结构的第二图案中的所述导电结构中的至少一个导电结构。至少一个半导体芯片或裸片电耦合到在衬底的第一表面处的导电形成物的第一图案，在衬底的第二表面处的导电形成物的第二图案和导电通孔。
在随后的描述中，示出了一个或多个具体细节，旨在提供对本描述实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者在其他方法、部件、材料等的情况下获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，因此实施例的某些方面将不要被遮盖。
在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示相对于该实施例描述的特定配置，结构或特性包括在至少一个实施例中。因此，可以在本说明书的一个或多个点中出现的诸如“在一实施例中”或“在一个实施例中”的短语不一定指一个和相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构型、结构或特性。
仅出于方便起见而提供本文中使用的参考，并且因此未定义保护的程度或实施例的范围。
当前使用名称“引线框”(或“引线框”)(例如参见美国专利商标局的USPC合并词汇表)来表示金属框架，其为集成电路芯片或裸片以及电引线将裸片或芯片中的集成电路互连到其他电子组件或触点。
激光直接成型(LDS)是一种基于激光的加工技术，目前广泛用于工业和消费电子市场的各个领域，例如用于高性能天线集成，其中天线设计可以直接形成在模制塑料零件上。
在示例性方法中，可以用可商购获得的树脂生产模制零件，所述树脂包括适合于LDS方法的添加剂；为此，目前可以使用多种树脂，例如聚合物树脂，例如聚碳酸酯(PC)，聚碳酸酯/丙烯腈丁二烯苯乙烯(PC/ABS)，丙烯腈丁二烯苯乙烯(ABS)，液晶聚合物(LCP)。
在LDS中，可以使用激光束在塑料模制件上转移所需的导电图案，然后将其进行金属化(例如，通过化学镀铜或其他金属)以最终确定所需的导电图案。
如本文所例示的一个或多个实施例涉及以下认识：LDS有助于在模塑料中提供诸如通孔和线的导电形成，而无需进一步的制造步骤并且在可获得的形状中具有高度的灵活性。
一个或多个实施例可以应用于各种类型的半导体器件，例如(作为非限制性示例)那些当前称为QFN或QFN-mr的半导体器件，它们是Quad Flat Pack No-lead和MultirowQuad Flat Pack No-lead的首字母缩写。
这样的设备可以包括具有所谓的路由引线的引线框，即，从轮廓位置向半导体芯片或裸片的方向向内延伸的导电结构(引线)。
一个或多个实施例可以促进在引线的内(近端)即引线的朝向半导体芯片的端部处实现减小的(精细)引线尖端间距。
图1A至图1G是示出根据一个或多个实施例的使用LDS技术制造或生产引线框(例如，对于上文讨论的各种类型的半导体器件中的任何半导体器件)的方法的截面图。
图1A是形成LDS材料的衬底或层10(例如，层压芯)的示例。
在实施例中可以有利地使用任何已知的LDS材料(例如，包括适合于LDS工艺的添加剂的诸如PC、PC/ABS、ABS、LCP的聚合物树脂)。
图1B是在图1A的衬底10的“底”或“后”表面处构造图1A 的衬底10(以10a表示)的动作的示例。
这样的结构化可以涉及通过LDS处理(即，如L处示意性示出的激光束加工)来形成导电结构或形成物12、120的第一图案。
图1C是在图1A和图1B的衬底10的“顶”或“前”表面处构造图1A和图1B的衬底10(以10b表示)的动作的示例。
这样的结构化(可能但并非必须在翻转衬底10之后执行)可以包括再次通过LDS处理(即，激光束加工L)来形成导电结构或形成物14、140的第二图案。
本领域技术人员将认识到，通过利用LDS激光束加工固有的灵活性，根据所需的实际上无限多种可能的图案中的任意一种来提供导电形成物12、120和14、140的第一图案和第二图案。
例如，图2和图3是对实际上具有不确定长度的带状材料执行图 1A至1F的动作以提供(同时)多个具有沿着带状材料的侧面延伸的纵向导电结构120、140的引线框的实施例的示例。
图1D是示例性地对衬底10进行激光处理(通过激光束L钻孔) 的示例，衬底10具有如前所述的前表面和后表面10a、10b，以打开在两个表面10a、10b之上的两个图案12、14的导电结构之间的期望位置处延伸的通孔16。
图1E是在那些实施例中可能应用于图1D的结构的类似处理(例如，激光钻孔)的示例，其中如图2和图3所示，图1A至1G的动作是在带状材料上进行的，以在沿带状材料的侧面延伸的纵向导电结构120、140或“轨道”中提供分度孔18(基本上以给定的间距开口)。
图1F是将导电材料(例如，诸如铜-Cu之类的金属)生长到通过如图1B至1E所示的对LDS材料进行激光加工而形成的结构化路径上的实施例的示例。
如图1F中的EE所示，化学/电解生长可用于该目的，即为了提高(例如通过铜的生长)通过激光加工在LDS材料中形成的迹线/孔的电导率。
无电处理(可选地在电解处理之前)可以促进较厚的金属生长。
同样，在那些不希望有高金属生长(例如铜)的实施例中，可以单独使用化学镀(即不进行电解镀)。
要注意的是，用激光加工LDS材料形成的导电结构(例如迹线) 可能具有一定厚度，因此导电率不足以用于某些应用，例如功率器件，例如：实际上，几微米的LDS材料可能在激光活化过程中(在钻孔的情况下可能会更多)进行烧蚀，处理后的材料表面可能具有活化的颗粒(例如铬)。
另外，尽管为了简化和易于理解而在附图中示例性地示出了凸版，但是LDS材料的经激光处理的表面部分可能不是凸版的而是凹进的。
因此，本领域技术人员将理解，从(仅)通过激光激活获得的“中间”结构过渡到所得的最终结构可以涉及如图1F所示的步骤，即形成例如电镀的导电结构。
图1G是(可选的)电镀动作PT的示例，其可以以其他常规方式施加，以便在底侧10a的引线上方和/或顶侧10b的引线尖端上方提供电镀的导电结构：参见，例如，图1G中的12'(例如，符合表面贴装焊接的材料)和1400(它们可能是用于导线/碳带键合等的焊盘或凸块)。
因此，从1A到1G的图是示例性引线框的制造顺序的示例，包括以下动作：带形模制(图1A)、底部激光构造(图1B)、顶部激光构造(图1C)、连接两个顶部/底部层的通孔生成(图1D)、在顶部/ 底部导轨上打开分度孔(或任何其他所需的特征)(图1E)、在通过激光结构获得的迹线、孔等上形成导电材料(图1F)，顶层/底层金属化(图1G)。
例如，在图1F所示的动作中，可以对通过激光结构化获得的所有迹线、孔(例如，见图1B至1E)进行化学镀-例如，小于10微米的厚度-或电镀-直至50微米厚-例如在大电流设备的情况下。
图2和图3是从顶或前侧10b(图2)和从底或后表面10a(图3) 在平面图中由图1A至1G所示的方法得到的装置或结构的示例。
如所讨论的，图2和图3是图1A至图1F的方法在带状材料上执行的结果的装置或结构的示例，该材料实际上具有不确定的长度，以提供多个最终要被“分离”的引线框(附着之前或之后)。
通过使用纵向导电结构120、140或“轨道”中的分度孔18，可以促进这种分割动作。
实际上，这种引线框导轨120、140可以包含有助于引线框变位和/或将单元定位到组装设备中的特征(例如孔18)。它们还可以包含识别代码(2D代码)和“基准”(例如十字形，L形等)，这有助于在包装切单过程中正确定位锯片的路径。
图4A和图4B是将结合先前附图所讨论的处理应用于“单厚度”衬底10和“双厚度”或“多厚度”衬底(例如具有台面状横截面) 的示例。与图2和3中例示的带状结构的纵向侧相比，中心轮廓呈直立。因此，本文例示的一个或多个实施例可以应用于基于铜双层或多层的器件结构。
图5是适于如本文示例性生产的引线框的示例。
为了简单起见，示例了单个引线框，示出了在顶部或前表面10b 上存在(中央)裸片安装区域，可以在该处附接半导体裸片或芯片(通过任何为此目的对于本领域技术人员而言已知的技术，如在说明书的介绍部分中以示例的方式讨论的)，如在C处的虚线所示。
如图5所示，导电形成物14的图案可以提供路由引线阵列，该路由引线阵列适于提供半导体裸片或芯片与从器件封装外部可接触的接触垫的电耦合。这种包装的可能轮廓(可以通过本领域技术人员为此目的已知的任何技术来提供，例如通过模制环氧模塑料)在图5 中用Pin表示。
半导体裸片或芯片的电耦合可以经由常规技术，诸如引线键合、柱形凸块等。
无论为此目的采用哪种选择，这种耦合都可以利用图5中1400 所示的接触形式。
图5还例示了可能存在的接触焊盘或凸起，如1400'所示，它们没有下降到顶表面或前表面10b处的任何导电形成物14，而是对应于穿过衬底10形成的通孔16下降到在底表面或后表面10a上的导电形成物12。
因此，本文所例示的一个或多个实施例采用激光直接结构化 (LDS)处理，以形成导电形式，例如各种类型的通孔和线，其中通孔和线的金属化适合于替换金属框架。
图5是“实际”示例的示例，其提供了引线框，该引线框包括在用于安装半导体芯片或裸片C的裸片安装区域与LDS材料的衬底10 的外围之间延伸的引线阵列。如图5所示，这些引线中的一根或多根可以具有大致呈喇叭形的形状，具有面向裸片安装区域C的狭窄的“近端”尖端，并且具有(以及面积/横截面面积)在朝向衬底10的外围远离芯片安装区域的“远端”方向上逐渐增加宽度。
如所指出的，引线框的最终分割(如图5中的箭头S所例示)可以在裸片或芯片C已经附着在其上的情况下进行，可能与如先前所讨论的那样已经电耦合并封装的裸片或芯片一起发生。
一个或多个实施例有助于提供一种在引线框的两侧上具有或不具有镀覆的导电结构(例如，裸片焊盘)的器件结构。
一个或多个实施例可以采用LDS结构化以创建具有通孔金属化的导电结构(例如通孔和线路)，并且通孔和线路适于替代诸如常规引线框的金属框架。
本文所举例说明的半导体器件引线框的制造方法可以包括：
提供激光直接构造材料的层压衬底(例如10)，该层压衬底包括相对的第一表面(例如，底面或背面10a)和第二表面(例如，顶面或正面10b)；和
将激光束处理(例如，L)应用到上述衬底，以在上述衬底的第一表面处提供导电形成物的第一图案(例如12、120)，在所述衬底的第二表面处提供导电形成物的第二图案(例如，14、140)，以及提供在上述衬底(10)的第一表面与上述衬底的第二表面之间穿过上述衬底的导电通孔(例如16)，导电通孔耦合到导电形成物的上述第一图案和导电形成物的上述第二图案中的导电形成物中的至少一个导电形成物(即，耦合至例如图1D至1G中的12、14，或者甚至仅耦合至一个，例如参见图5中的1400'，其中1400'在背侧的底部上仅被耦合至12)。
本文所例示的方法可以包括：对上述衬底应用激光束处理，以提供耦合到导电形成物的上述第一图案和导电形成物的上述第二图案中的导电形成物中的至少一个导电形成物的导电通孔(例如参见图 1D至1G中的16)。
本文所例示的方法可以包括在，通过对上述衬底应用激光束处理而提供的导电形成物的上述第一图案、导电形成物的上述第二图案和导电通孔上形成导电材料(例如，参见图1F中的EE)。
在本文举例说明的方法中，上述形成导电材料可以包括诸如像铜金属的导电材料的无电生长和/或电解生长(例如，无电加电解)。
本文所例示的方法可以包括在导电形成物的上述第一图案和/或导电形成物的上述第二图案之上形成(例如，参见图1G中的P；12'， 1400)镀覆的接触形成物(可选地，如图1G所示，这可以发生在如图1F中示例形成的导电材料上，即在其上)。
本文示例的方法可以包括：
提供激光直接构造材料的带状层压衬底(例如，参见图2和 3)，并对所述带状层压衬底进行激光束处理，以提供多个组件，每个组件包括在所述衬底的第一表面处的导电形成物的第一图案、在上述衬底的第二表面处的导电形成物的第二图案、并且在上述衬底的第一表面和上述衬底的第二表面之间穿过上述衬底的导电通孔，导电通孔耦合到导电形成物的上述第一图案和导电形成物的上述第二图案中的导电形成物中的至少一个导电形成物(即，参见图1D至1G中的 12、14，和图5中的1400'，其中1400'在背侧的底部上仅被耦合至12)；和
在施加激光束处理之后，对上述带状层压衬底应用分割(例如，图5中的S)，上述分割将上述多个组件中的组件分离。
本文所例示的方法可包括，可选地通过对所述带状层压衬底进行激光束钻孔，在所述带状层压衬底的侧面提供分度孔(例如18)，所述分度孔在将分割应用到上述带状层压衬底上时提供参考标记。
如本文示例的用于半导体器件的引线框可以包括：
激光直接构造材料的层压衬底，该层压衬底包括相对的第一表面和第二表面；和
如本文举例说明的，上述衬底的经受激光束处理的部分(例如12、120、14、140、16)。
如本文示例的用于半导体器件的引线框可以包括形成在上述衬底的经受激光束处理的所述部分上的导电材料，可选地诸如铜的金属。
如本文所举例说明的，用于半导体器件的引线框可以包括在导电形成物的上述第一图案和/或导电形成物的上述第二图案之上的镀覆的接触形成物(可选地，如图1G所示，这些接触形成物可以被提供在形成于衬底的经受激光束处理的部分上的导电材料上，即在其上)。
在本文所例示的用于半导体器件的引线框中，导电形成物的上述第一图案或上述第二图案中的至少一个图案包括在上述衬底的裸片安装区域(例如C)与上述衬底的外围之间的导电形成物的阵列。
在本文所例示的用于半导体器件的引线框中，上述导电结构的阵列可以包括导电形成物，该导电形成物具有远离上述裸片安装区域并且朝向上述衬底的所述外围而增加的宽度。
本文所例示的半导体器件可以包括：
本文所例示的一个(或多个)引线框；和
附接到所述引线框的一个(或多个)半导体芯片或裸片/裸片 (例如，C)，至少一个半导体芯片或裸片耦合到上述衬底的第一表面处的导电形成物的上述第一图案、上述衬底的第二表面处的导电形成物的上述第二图案中的导电形成物和上述导电通孔。
在不影响基本原理的情况下，细节和实施例可以相对于仅通过示例描述的内容进行甚至显着的变化，而不背离保护的范围。
可以将上述各种实施例组合以提供其他实施例。可以根据以上详细描述对实施例进行这些和其他改变。通常，在以下权利要求书中，所使用的术语不应解释为将权利要求书限制为说明书和权利要求书中公开的特定实施例，而是应解释为包括所有可能的实施例以及等同物的全部范围。索赔是有权的。因此，权利要求不受公开内容的限制。

Claims (12)

1.一种用于半导体器件的引线框，其特征在于，所述引线框包括：
激光直接构造材料的层压衬底，所述层压衬底具有相对的第一表面和第二表面；
在所述衬底的所述第一表面处的导电结构的第一图案，所述导电结构的所述第一图案通过激光束处理而被形成；
在所述衬底的所述第二表面处的导电结构的第二图案，所述导电结构的所述第二图案通过激光束处理而被形成；和
在所述衬底的所述第一表面和所述衬底的所述第二表面之间延伸穿过所述衬底的导电通孔，所述导电通孔耦合到导电结构的所述第一图案和导电结构的所述第二图案中的所述导电结构中的至少一个导电结构。
2.根据权利要求1所述的引线框，其特征在于，包括在所述导电结构的所述第一图案上、所述导电结构的所述第二图案上和所述导电通孔上的导电材料。
3.根据权利要求2所述的引线框，其特征在于，所述导电材料包括铜结构。
4.根据权利要求1所述的引线框，其特征在于，包括在导电形成物的所述第一图案或导电形成物的所述第二图案中的至少一个图案之上的镀覆的接触形成物。
5.根据权利要求1所述的引线框，其特征在于，导电形成物的所述第一图案或所述第二图案中的至少一个图案包括在所述衬底的裸片安装区域与所述衬底的外围之间的导电形成物的阵列。
6.根据权利要求5所述的引线框，其特征在于，所述导电结构的阵列包括导电形成物，所述导电形成物具有远离所述裸片安装区域并且朝向所述衬底的所述外围而增加的宽度。
7.一种半导体器件，其特征在于，包括：
引线框，包括：
激光直接构造材料的层压衬底，所述层压衬底具有相对的第一表面和第二表面；
在所述衬底的所述第一表面处的导电结构的第一图案，所述导电结构的所述第一图案通过激光束处理而被形成；
在所述衬底的所述第二表面处的导电结构的第二图案，所述导电结构的所述第二图案通过激光束处理而被形成；和
在所述衬底的所述第一表面和所述衬底的所述第二表面之间延伸穿过所述衬底的导电通孔，所述导电通孔耦合到导电结构的所述第一图案和在导电结构的所述第二图案中的所述导电结构中的至少一个导电结构；和
至少一个半导体芯片或裸片，附接到所述引线框，所述至少一个半导体芯片或裸片在所述衬底的所述第一表面处电耦合到导电形成物的所述第一图案，在所述衬底的所述第二表面处电耦合到导电形成物的所述第二图案并且耦合到所述导电通孔。
8.根据权利要求7所述的半导体器件，其特征在于，包括在所述导电结构的所述第一图案上、在所述导电结构的所述第二图案上以及所述导电通孔上的导电材料。
9.根据权利要求8所述的半导体器件，其特征在于，所述导电材料包括铜结构。
10.根据权利要求7所述的半导体器件，其特征在于，包括在导电形成物的所述第一图案或导电形成物的所述第二图案中的至少一个图案之上的镀覆的接触形成物。
11.根据权利要求7所述的半导体器件，其特征在于，导电形成物的所述第一或所述第二图案中的至少一个图案包括在所述衬底的裸片安装区域与所述衬底的外围之间的导电形成物的阵列。
12.根据权利要求11所述的半导体器件，其特征在于，所述导电形成物的阵列包括导电形成物，所述导电形成物具有远离所述裸片安装区域并且朝向所述衬底的所述外围而增加的宽度。
CN202020478624.5U 2019-04-05 2020-04-03 用于半导体器件的引线框和半导体器件 Active CN213546266U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000005156A IT201900005156A1 (it) 2019-04-05 2019-04-05 Procedimento per fabbricare leadframe per dispositivi a semiconduttore
IT102019000005156 2019-04-05

Publications (1)

Publication Number Publication Date
CN213546266U true CN213546266U (zh) 2021-06-25

Family

ID=67002293

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010260626.1A Pending CN111799176A (zh) 2019-04-05 2020-04-03 制造用于半导体器件的引线框的方法、相应的引线框和半导体器件
CN202020478624.5U Active CN213546266U (zh) 2019-04-05 2020-04-03 用于半导体器件的引线框和半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010260626.1A Pending CN111799176A (zh) 2019-04-05 2020-04-03 制造用于半导体器件的引线框的方法、相应的引线框和半导体器件

Country Status (4)

Country Link
US (2) US11462465B2 (zh)
EP (1) EP3719834A1 (zh)
CN (2) CN111799176A (zh)
IT (1) IT201900005156A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11887959B2 (en) 2020-12-17 2024-01-30 Stmicroelectronics S.R.L. Chip-on-lead semiconductor device, and corresponding method of manufacturing chip-on-lead semiconductor devices
US11948806B2 (en) 2020-12-17 2024-04-02 Stmicroelectronics S.R.L. Method of manufacturing multi-die semiconductor devices and corresponding multi-die semiconductor device
CN112885726B (zh) * 2021-01-19 2022-03-25 杭州梵特斯科技有限公司 一种智能功率芯片结构及其制造方法
IT202100001301A1 (it) 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
IT202100014198A1 (it) 2021-05-31 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014306A1 (it) 2021-06-01 2022-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100014906A1 (it) 2021-06-08 2022-12-08 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100017213A1 (it) 2021-06-30 2022-12-30 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20230035470A1 (en) 2021-07-30 2023-02-02 Stmicroelectronics S.R.L. Method of coupling semiconductor dice and corresponding semiconductor device
IT202100022607A1 (it) 2021-08-31 2023-03-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202100028553A1 (it) 2021-11-10 2023-05-10 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200008897A1 (it) 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200008891A1 (it) 2022-05-03 2023-11-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT202200011561A1 (it) 2022-05-31 2023-12-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20240038650A1 (en) 2022-07-28 2024-02-01 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
EP4312250A1 (en) 2022-07-28 2024-01-31 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136897A (ja) * 1985-12-11 1987-06-19 株式会社東芝 セラミツク回路基板の製造方法
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5325736B2 (ja) * 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
IT201700055987A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e corrispondente prodotto
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento

Also Published As

Publication number Publication date
EP3719834A1 (en) 2020-10-07
CN111799176A (zh) 2020-10-20
IT201900005156A1 (it) 2020-10-05
US20220406703A1 (en) 2022-12-22
US11462465B2 (en) 2022-10-04
US20200321274A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN213546266U (zh) 用于半导体器件的引线框和半导体器件
CN213583700U (zh) 半导体器件
US7169651B2 (en) Process and lead frame for making leadless semiconductor packages
US6746897B2 (en) Fabrication process of semiconductor package and semiconductor package
US6255740B1 (en) Semiconductor device having a lead portion with outer connecting terminals
US7205658B2 (en) Singulation method used in leadless packaging process
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
TW200414480A (en) A semiconductor device and a method of manufacturing the same
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
EP3886147A1 (en) Method of manufacturing semiconductor devices and corresponding device
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
CN219497789U (zh) 半导体器件
CN107342354B (zh) 一种ic封装工艺
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
KR100258606B1 (ko) Pcb 기판 형성방법 및 그를 이용한 bga 반도체 패키지 구조
CN110383471B (zh) 用于制造用于集成电路封装的引线框架的方法
CN215933531U (zh) 半导体器件
CN217521997U (zh) 半导体器件
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR101375185B1 (ko) 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법
KR20110115449A (ko) 다층의 반도체 패키지용 기본 프레임 제조방법
JP2003197842A (ja) 半導体装置、半導体装置の製造方法及び製造装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant