CN107342354B - 一种ic封装工艺 - Google Patents

一种ic封装工艺 Download PDF

Info

Publication number
CN107342354B
CN107342354B CN201710512394.2A CN201710512394A CN107342354B CN 107342354 B CN107342354 B CN 107342354B CN 201710512394 A CN201710512394 A CN 201710512394A CN 107342354 B CN107342354 B CN 107342354B
Authority
CN
China
Prior art keywords
copper
electrode
package
plating
see
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710512394.2A
Other languages
English (en)
Other versions
CN107342354A (zh
Inventor
何忠亮
丁华
郭秋卫
陈镇明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Dinghua Xintai Technology Co ltd
Original Assignee
ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd filed Critical ACCELERATED PRINTED CIRCUIT INDUSTRIAL Co Ltd
Priority to CN201710512394.2A priority Critical patent/CN107342354B/zh
Publication of CN107342354A publication Critical patent/CN107342354A/zh
Application granted granted Critical
Publication of CN107342354B publication Critical patent/CN107342354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Led Device Packages (AREA)

Abstract

本公开揭示了一种IC封装工艺,所述工艺生产的载板提高了IC封装密度、精度,在IC封装后基板与封装体可加热分离,简化了封装工艺,而且本公开在封装过程中不需贴高温胶纸,简化了封装工序,有利于节约成本和绿色生产。本公开还可应用在LED行业,如:EMC支架、CSP基板、灯丝灯及软灯条板的的制造和封装。

Description

一种IC封装工艺
技术领域
本公开属于电子技术领域,特别涉及一种IC封装工艺。
背景技术
方形扁平无引脚封装(Quad Flat No-lead Package,QFN)技术是一种重要 的集成电路封装工艺,具有表面贴装式封装,焊盘尺寸小、体积小、占有PCB 区域小、元件厚度薄、非常低的阻抗、自感,可满足高速或者微波的应用等优点。 由于底部中央的大面积裸露焊盘被焊接到PCB的散热焊盘上,使得QFN具有极佳 的电和热性能。但缺点在于QFN中部向四周连续布线,线宽受限于铜厚、且难以 设计孤岛电极,增加I/0数会带来的生产成本和可靠性问题,限制了芯片和PCB 板的设计自由度。相比较而言球栅阵列芯片封装技术(BallGrid Array.BGA) 可增加I/O数和间距,在设计上较QFN更为灵活,但工艺检修困难,对PCB板工 艺要求更高,不适用于可靠性要求高的器件的封装及产业效率的提高。
受蚀刻能力的限制,在LED EMC支架与倒装基板的生产精度和密度都会有所 限制。而LED被要求高度集成,低的光成本及高可靠性,EMC支架及倒装CSP基 板的加工能力受到较大的挑战。
发明内容
针对现有技术的不足,本公开提出了一种IC封装工艺,所述工艺包括以下 步骤:
S1、在镀有低熔点金属镀层的刚性导电基板上进行局部树脂涂覆、预镀铜及 树脂导电化处理,然后在预镀铜及树脂导电层上涂覆感光材料并进行图形转移、 电镀、退膜、蚀刻得到IC封装载板;
S2、对所述IC封装载板进行IC封装形成封装体:
S3、对所述封装体底部的刚性导电基板进行加热,当刚性导电基板温度超过 低熔点金属镀层的熔点温度后,将刚性导电基板与封装体进行分离;
S4、对封装体进行表面处理、电测、分割或包装,完成IC封装制程。
本公开具有以下有益效果:
1、本公开结合了QFN和BGA封装技术的优势,可大量设计孤岛电极,显著 增加集成电路封装I/0数,另外,通过对电极侧壁铜层微蚀刻,增强了顶电极和 底电极之间的铜表面与封装树脂材料的结合。本公开与QFN相比:QFN在灌封树 脂材料时需贴耐高温胶纸,而本公开不需贴高温胶纸,减少了贴胶与撕胶两个工 序;而且本公开的底电极不需要再次电镀锡;本公开的IC个体之间是非连通的, 可实现模组化测试从而提高了检验测试效率,而且本公开提高了载板的精度。产 品封装后可对产品直接加热,使得刚性基板与封装后的集成电路易于剥离,不需 要将整个刚性导电基板完全腐蚀掉,有利于节约成本和绿色生产。
2、本公开应用在LED行业,如:EMC支架、CSP基板、灯丝灯及软灯条板。 EMC支架制作不需考虑精细蚀刻工艺的问题,塑封也不会产生溢胶等不良;同时 应用在LED倒装基板CSP上则解决了SMT短路的问题;灯丝灯板及软灯条板运用 此公开来制作,解决了灯板材料弯折强度不够、加工工艺复杂等问题,而且此种 产品可在封装后再剥离,固晶不需特殊治具,极大提高了工作效率和良品率。
附图说明
图1为采用本公开一个实施例制作的产品截面图;
图2为采用本公开一个实施例使用的有低熔点金属镀层的刚性导电基板截 面图;
图3为采用本公开一个实施例产品局部涂覆树脂材料后截面图;
图4为采用本公开一个实施例产品预镀铜后的截面图;
图5为采用本公开一个实施例产品金属化后的截面图;
图6为采用本公开一个实施例产品涂覆感光材料再图形转移后的截面图;
图7为采用本公开一个实施例产品电镀铜及电镀顶电极后的截面图;
图8为采用本公开一个实施例产品退膜后的截面图;
图9为采用本公开一个实施例产品蚀刻后的截面图;
图10为采用本公开一个实施例产品固晶后的截面图;
图11为采用本公开一个实施例产品焊线后的截面图;
图12为采用本公开一个实施例产品封装后的截面图;
图13为采用本公开一个实施例制作的产品截面图;
图14为采用本公开一个实施例制作的产品截面图;
图15为采用本公开一个实施例使用的有低熔点金属镀层的刚性导电基板 截面图;
图16为采用本公开一个实施例产品预镀铜后的截面图;
图17为采用本公开一个实施例产品涂覆感光材料再图形转移后的截面图;
图18为采用本公开一个实施例产品电镀铜及电镀顶电极后的截面图;
图19为采用本公开一个实施例产品退膜后的截面图;
图20为采用本公开一个实施例产品蚀刻后的截面图;
图21为采用本公开一个实施例产品固晶后的截面图;
图22为采用本公开一个实施例产品焊线后的截面图;
图23为采用本公开一个实施例产品封装后的截面图;
图24为采用本公开一个实施例制作的产品截面图;
图25为采用本公开一个实施例产品底电极退锡后的截面图;
图26为采用本公开一个实施例制作的产品截面图;
图27为采用本公开一个实施例产品电镀铜后的截面图;
图28为采用本公开一个实施例产品涂覆二次感光材料、图形转移后的截面 图;
图29为采用本公开一个实施例的产品二次电镀铜、电镀顶电极后的截面图;
图30为采用本公开一个实施例产品退膜后的截面图;
图31为采用本公开一个实施例产品蚀刻后的截面图;
图32采用本公开一个实施例产品固晶后的截面图;
图33为采用本公开一个实施例产品焊线后的截面图;
图34为采用本公开一个实施例产品封装后的截面图;
图35为采用本公开一个实施例制作的产品截面图;
图36为采用本公开一个实施例产品电镀镍后的截面图;
图37为采用本公开一个实施例产品退膜后的截面图;
图38为采用本公开一个实施例产品蚀刻后的截面图;
图39为采用本公开一个实施例产品注胶形成围堰后的截面图;
图40为采用本公开一个实施例产品电镀顶电极后的截面图;
图41为采用本公开一个实施例产品固晶后的截面图;
图42为采用本公开一个实施例产品焊线后的截面图;
图43为采用本公开一个实施例产品封装后的截面图;
图44为采用本公开一个实施例制作的产品截面图;
图45为采用本公开一个实施例产品电镀铜后截面图;
图46为采用本公开一个实施例产品退膜后的截面图;
图47为采用本公开一个实施例产品蚀刻后的截面图;
图48为采用本公开一个实施例产品过有机导电膜后的截面图;
图49为采用本公开一个实施例产品固晶后的截面图;
图50为采用本公开一个实施例产品封装后的截面图;
图51为采用本公开一个实施例制作的产品截面图;
图52为采用本公开一个实施例产品电镀底电极后截面图;
图53为采用本公开一个实施例产品电镀铜、顶电极后后截面图;
图54为采用本公开一个实施例产品退膜后的截面图;
图55为采用本公开一个实施例产品蚀刻后的截面图;
图56为采用本公开一个实施例产品固晶后的截面图;
图57为采用本公开一个实施例产品打线后的截面图;
图58为采用本公开一个实施例产品封装后的截面图;
图59为采用本公开一个实施例产品分离刚性导电基板后的截面图;
图60为采用本公开一个实施例产品退锡后的截面图;
图61为采用本公开一个实施例产品封装后的截面图;
图62为采用本公开一个实施例产品蚀刻后的平面图;
图63为采用本公开一个实施例产品封装后的平面图;
其中:1-铝基板;2-低熔点金属层;3-树脂;4-预镀铜层;5-树脂导电层; 6-感光材料;7-电镀铜层;8-镍层;9-金层(顶电极);10-固晶胶;11-IC;12- 金线;13-封装胶;14-铁基板;15-银层(顶电极);16-银层(底电极);17-二 次感光材料;18-二次电镀铜层;19-热固环氧树脂;20-有机助焊膜;21-荧光胶; 22-并联电路;23-串联电路。
具体实施方式
下面结合附图和具体的实施例对本公开进行具体的说明:
在一个实施例中,本公开提出了一种IC封装工艺,所述工艺包括以下步骤: S1、在镀有低熔点金属镀层的刚性导电基板上进行局部树脂涂覆、预镀铜及树脂 导电化处理,然后在预镀铜及树脂导电层涂覆感光材料并进行图形转移、电镀、 退膜、蚀刻得到IC封装载板;
S2、对所述IC封装载板进行IC封装形成封装体:
S3、对所述封装体底部的刚性导电基板进行加热,当刚性导电基板温度超过 低熔点金属镀层的熔点温度后,将刚性导电基板与封装体进行分离;
S4、对封装体进行表面处理、电测、分割或包装,完成IC封装制程。
在本实施例中,所述工艺生产的载板提高了IC封装密度、精度,在IC封装 后基板与封装体可加热分离,简化了封装工艺,而且本公开在封装过程中不需 贴高温胶纸,简化了封装工序,有利于节约成本和绿色生产。本实施例还可应 用在LED行业,如:EMC支架、CSP基板、灯丝灯及软灯条板的的制造和封装。
在一个实施例中,所述步骤S1所述的低熔点金属镀层的的刚性导电基板材 质包括铜板、铝板、不锈钢板、铁板或覆铜板中的一种。
在本实施例中,S1所述的低熔点金属镀层的的刚性导电基板所选的材质具 有一定强度、有承载能力、能电镀加工、便于机械加工及价格便宜。
在一个实施例中,所述低熔点金属镀层其熔点温度为180-280℃。
在一个实施例中,所述步骤S1所述的局部树脂涂覆是指在刚性导电基板的 低熔点金属镀层上的某些区域涂覆树脂材料,以保证底电极间有足够的间距。
在一个实施例中,所述步骤S1所述的预镀铜包括氰化铜镀铜或焦磷酸铜镀 铜。
在本实施例中,步骤S1预镀铜的目的是为获得一层在低熔点金属镀层实现 酸性镀铜的过渡层。
在一个实施例中,所述步骤S1所述的电镀是在图形转移后的预镀铜面裸露 区先电镀铜,再在铜层上端镀顶电极。
在一个实施例中,所述顶电极为标准电极电势高于铜且易于焊接的金属,包 括金、银、钯、镍或其合金,顶电极为单层结构或多层结构。
在一个实施例中,所述步骤S1中的电镀还包括:在所述在铜层上镀顶电极 区涂覆抗电镀材料,即在非焊接区域覆盖抗电镀材料做,减少贵重金的消耗。
在一个实施例中,所述步骤S1中的电镀还包括:在图形转移后的预镀铜面 裸露区先电镀底电极,再电镀铜,然后在铜层上端镀顶电极。
在一个实施例中,所述底电极为标准电极电势高于铜且易于焊接的金属,包 括金、银、钯、镍或其合金,底电极为单层结构或多层结构。
在一个实施例中,所述步骤S1中所述蚀刻具体包括去除非电极区的电镀铜 层并对底电极与顶电极间的侧壁铜层微蚀刻,所述蚀刻选用的蚀刻药水为碱性蚀 刻药水。
在一个实施例中,所述步骤S2中所述的IC封装为能够把一种或一种以上的 IC实现并联或串联的电连接封装结构。
在一个实施例中,所述步骤S2中所述IC封装的IC包括两个或两个以上电 极的发光芯片、集成电路芯片。
在一个实施例中,所述步骤S2中所述的IC封装,其使用的封装胶包括环氧 类、有机硅类、聚氨酯类或紫外光固类其中一种,或在上述封装胶中添加荧光粉。
在一个实施例中,参照图1-图12::
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡层厚 2-15μm,尺寸为300*500mm(见图2);
b.在锡层上局部涂覆树脂3,150℃烘干0.5小时;(见图3)
c.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀铜层 4(见图4);
d.将有预镀铜层4和局部树脂3的铝基板1经过有机导电膜线,进行树 脂表面导电化处理,树脂表面形成树脂导电层5(见图5);
e.在预镀铜层4及树脂导电层5上涂覆感光材料6,再图形转移后得到 线路图形(见图6);
f.在线路图形的预镀铜层4露出部分继续镀30-50μm的电镀铜层7;在 电镀铜层7上先镀2-6μm的镍层8,再镀0.075-0.1umr金层9作为 顶电极(见图7);
g.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图8);
h.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧壁铜 层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图9);
i.在IC封装载板的顶电极金层9上涂覆固晶胶10,贴芯片11后并固化 (见图10);
j.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见图 11);
k.灌封环氧型封装胶13并固化(见图12);
l.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的铝基 板1与封装好的IC剥离,露出有锡层的底电极,再测试、切割完成封 装。
在一个实施例中,请参请参照图1-11所示,其显示出了本公开之较佳实施 例的具体流程,图13显示了本实施例的产品的结构,本实施例与上述一个实施 例的区别是刚性导电基材不同,本实施例使用刚性导电基材为铁基材,具体描述 如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铁基板14三块,其 锡层厚2-15μm,尺寸为300*500mm(见图2);
b.在锡层上局部涂覆树脂3,150℃烘干0.5小时;(见图3)
c.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图4);
d.将有预镀铜层4和局部树脂3的铁基板14经过有机导电膜线,进 行树脂表面导电化处理,树脂表面形成树脂导电层5(见图5);
e.在预镀铜层4及树脂导电层5上涂覆感光材料6,再图形转移后得 到线路图形(见图6);
f.在线路图形的预镀铜层4露出部分继续镀40μm的电镀铜层7;在 电镀铜层7上先镀2-6μm的镍层8,再镀0.075-0.1um金层9作 为顶电极(见图7);
g.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图8);
h.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧 壁铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板 (见图9);
i.在IC封装载板的顶电极金层9上涂覆固晶胶10,贴芯片11后并 固化(见图10);
j.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见 图11);
k.灌封环氧型封装胶13并固化(见图13);
l.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的 铁基 板14与封装好的IC剥离,露出有锡层的底电极,再测试、切割完成封 装。
在一个实施例中,请参请参照图14-图23所示,其显示出了本公开之较佳 实施例的具体流程及结构,本实施例与上述一个实施例的区别是不用局部涂覆树 脂,且顶电极为银,具体描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图15);
b.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图16);
c.在预镀铜层4上涂覆感光材料6,再图形转移后得到线路图形(见 图17);
d.在线路图形区预镀铜层4露出部分继续镀30-50μm的电镀铜层7; 在电镀铜层7上再电镀2-4μm的银层15作为顶电极(见图18);
e.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图19);
f.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧壁 铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图 20);g.在IC封装载板的顶电极银层15上涂覆固晶胶10,贴芯片11 后并固化(见图21);
h.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见图 22);
i.灌封环氧型封装胶13并固化(见图23);
j.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的铝 基板1与封装好的IC剥离,露出有锡层的底电极,再测试、切割完成 封装。
在一个实施例中,请参请参照图14-图23及图24、图25所示,其显示出了 本公开之较佳实施例的具体流程及结构,本实施例与上述一个实施例的区别是底 电极退锡后做表面处理,具体描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图15);
b.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图16);
c.在预镀铜层4上涂覆感光材料6,再图形转移后得到线路图形(见 图17);
d.在线路图形区预镀铜层4露出部分继续镀30-50μm的电镀铜层7; 在电镀铜层7上再电镀3μm的银层15作为顶电极(见图18);
e.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图19);
f.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧壁 铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图 20);
g.在IC封装载板的顶电极银层15上涂覆固晶胶10,贴芯片11后并 固化(见图21);
h.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见图 22);
i.灌封环氧型封装胶13并固化(见图23);
j.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的铝 基板1与封装好的IC剥离,露出有锡层的底电极(见图14);
k.用退锡液剥离锡层,露出有铜电极(见图25);
l.以化学镀方式镀银形成1-2um厚的银层16,最后测试、切割,完成 封装。
在一个实施例中,请参请参照图15-图17以及图27-图34所示,其显示出 了本公开之较佳实施例的具体流程,图26显示了本实施例的产品的结构,本实 施例与上述一个实施例的区别在于在顶电极的非打线焊接处没有电镀贵重金属, 节约了成本。具体描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图15);
b.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图16);
c.在预镀铜层4上涂覆感光材料6,再图形转移后得到线路图形(见 图17);
d.在线路图形区预镀铜层4露出部分继续镀20-30μm的电镀铜层7 (见图27);
e.在电镀铜层7上某些区涂覆二次感光材料12(见图28);
f.再做选择性电镀,在电镀铜层7进行二次电镀铜得到10-30um二次 电镀铜层18,再镀1-2μm的银层15作为顶电极(见图29);
g.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图30);
f.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧壁 铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图 31);
g.在IC封装载板的顶电极银层15上涂覆固晶胶10,贴芯片11后并 固化(见图32);
h.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见图 33);
i.灌封环氧型封装胶13并固化(见图34);
j.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的铝 基板1与封装好的IC剥离,露出有锡层的底电极,再测试、切割完 成封装。
在一个实施例中,LED行业的EMC支架也适合运用此公开来制作:制作EMC 支架不需考虑精细蚀刻工艺的问题,塑封也不会产生溢胶等不良;本实施例与上 述一个实施例的区别在于产品上注胶有围堰。
具体内容请参照图35-图43所示,其显示出了本公开之较佳实施例的具体 流程及结构,详细描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图2);
b.在锡层上局部涂覆树脂3,150℃烘干0.5小时;(见图3);
c.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图4);
d.将有预镀铜层4和局部树脂3的铝基板1经过有机导电膜线,进行 树脂表面导电化处理,树脂表面形成树脂导电层5(见图5);
e.在预镀铜层4及树脂导电层5上涂覆感光材料6,再图形转移后得 到线路图形(见图6);
f.在线路图形区预镀铜层4露出部分继续镀30-50μm的电镀铜层7; 在电镀铜层7上先镀3-6μm的镍层8(见图36);
g.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图37);
h.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧 壁铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板 (见图38);
i.通过注胶热固树脂材料18在基板上形成围堰(见图39);
j.再在镍层8上电镀金形成0.075-0.1um的金层9(见图40);
k.在IC封装载板的顶电极金层9上涂覆固晶胶10,贴芯片11后并 固化(见图41);
l.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见 图42);
m.灌封环氧型封装胶13并固化(见图43);
n.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的 铝基板1与封装好的IC剥离,露出有锡层的底电极,再测试、切割、 编带完成封装。
在一个实施例中,LED行业的灯丝灯板及软灯条板,也适合运用此公开来制 作:运用公开制作的灯丝灯板及软灯条板解决灯板材料弯折强度不够、加工工艺 复杂等问题;而且此种产品可在封装后再剥离,固晶不需特殊治具,极大提高了 工作效率和良品率。
本实施例与上述一个实施例区别在于电镀铜后不用镀银层,选择的是在铜面 上生成有机助焊膜,并且其电路可以设计成串联和并联(见图61-图63);具体 内容请参照图15-图17及44-图49所示,其显示出了本公开之较佳实施例的具 体流程及结构,详细描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图15);
b.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图16);
c.在预镀铜层4上涂覆感光材料6,再图形转移后得到线路图形(见 图17);
d.在线路图形区预镀铜层4露出部分继续镀40μm的电镀铜层7(见 图45);
e.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图46);
f.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧 壁铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图 47);
g.过有机助焊膜线在铜面生成有机助焊膜层21(见图48);
h.在IC封装载板的有机助焊膜21上涂覆固晶胶10,贴芯片11后并 过回流焊焊接(见图49);
i.灌封荧光胶21并固化(见图50);
j.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的 铝基板1与封装好的灯条板剥离,露出有锡层的底电极,再测试、切 割完成封装。
在一个实施例中,请参请参照图14-图17及图51-图60所示,其显示出了 本公开之较佳实施例的具体流程及结构,本实施例与上述一个实施例的区别是底 电极为金,具体描述如下:
a.取在镀有锡(低熔点金属层2)的0.2mm厚的铝基板1三块,其锡 层厚2-15μm,尺寸为300*500mm(见图15);
b.然后在锡层上以焦磷酸镀铜工艺镀铜5分钟,得到2-5um厚的预镀 铜层4(见图16);
c.在预镀铜层4上涂覆感光材料6,再图形转移后得到线路图形(见 图17);
d.在线路图形区预镀铜层4露出部分先镀0.075-0.1μm的金层9, 再镀2-6um镍层8作为底电极(见图52);
e.在金层9上继续镀30-50μm的电镀铜层7;在电镀铜层7上再电 镀2-4μm的银层15作为顶电极(见图53);
e.以3-5%氢氧化钠溶液浸泡1-3分钟,去除剩余感光材料6(见图54);
f.再以碱性氯化铜蚀刻液去除非底电极区的预镀铜层4,并对电极侧壁 铜层进行微蚀刻,使电极形成“T”字形状,得到IC封装载板(见图 55);
g.在IC封装载板的顶电极银层15上涂覆固晶胶10,贴芯片11后并 固化(见图56);
h.以金线12将芯片的正负极与IC封装载板上的电极进行电连接(见图 57);
i.灌封环氧型封装胶13并固化(见图58);
j.将固化的产品放在220-250℃的加热平台上,30秒后将镀有锡层的铝 基板1与封装好的IC剥离,露出有锡层的底电极(见图59);
k.将锡层用退锡水退除(见图60),再用碱性蚀刻液将预镀铜层4蚀刻 露出底电极金层9;
l.测试、切割完成封装。
以上所述仅为本公开的优选实施例,并不用于限制本公开,对于本领域的 技术人员来说,本公开可以有各种更改和变化。凡在本公开的精神和原则之内, 所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (12)

1.一种IC封装工艺,其特征在于:所述工艺包括以下步骤:
S1、在镀有低熔点金属镀层的刚性导电基板上进行局部树脂涂覆、预镀铜及树脂导电化处理,然后在预镀铜及树脂导电层涂覆感光材料并进行图形转移、电镀、退膜、蚀刻得到IC封装载板;其中,所述低熔点金属镀层的熔点温度为180-280℃;所述蚀刻具体包括:去除非电极区的电镀铜层并对底电极和顶电极间的侧壁铜层微蚀刻,所述蚀刻选用的蚀刻药水包括碱性蚀刻药水;
S2、对所述IC封装载板进行IC封装形成封装体;
S3、对所述封装体底部的刚性导电基板进行加热,当刚性导电基板温度超过低熔点金属镀层的熔点温度后,将刚性导电基板与封装体进行分离;
S4、对封装体进行表面处理、电测、分割或包装,完成IC封装制程。
2.根据权利要求1所述的工艺,其特征在于,制成步骤S1所述的低熔点金属镀层的刚性导电基板的材质包括铜板、铝板、不锈钢板、铁板或覆铜板中的一种。
3.根据权利要求1所述的工艺,其特征在于:步骤S1所述的局部树脂涂覆是指在刚性导电基板的低熔点金属镀层上的某些区域涂覆树脂材料。
4.根据权利要求1所述的工艺,其特征在于:步骤S1所述的预镀铜包括氰化铜镀铜或焦磷酸铜镀铜。
5.根据权利要求1所述的工艺,其特征在于:步骤S1所述的电镀是在图形转移后的预镀铜表面的裸露区先电镀铜,再在镀铜层上镀顶电极。
6.根据权利要求5所述的工艺,其特征在于:所述顶电极为标准电极,选用电势高于铜且易于焊接的金属,包括金、银、钯、镍或其合金;
所述顶电极为单层结构或多层结构。
7.根据权利要求5所述的工艺,其特征在于,所述步骤S1中的电镀还包括:在所述镀顶电极区涂覆抗电镀材料做选择性电镀,即在非焊接区域覆盖抗电镀材料。
8.根据权利要求1所述的工艺,其特征在于,所述步骤S1中的电镀还包括:在图形转移后的预镀铜表面的裸露区先电镀底电极,再电镀铜,最后在铜层上端镀顶电极。
9.根据权利要求8所述的工艺,其特征在于,所述底电极为标准电极,选用电势高于铜且易于焊接的金属,包括金、银、钯、镍或其合金;
底电极为单层结构或多层结构。
10.根据权利要求1所述的工艺,其特征在于:步骤S2中所述的IC封装为能够把一种以上的IC实现并联或串联的电连接封装结构。
11.根据权利要求10所述的工艺,其特征在于:步骤S2中所述IC封装的IC包括两个以上电极的发光芯片或集成电路芯片。
12.根据权利要求1所述的工艺,其特征在于:步骤S2中所述的IC封装使用的封装胶包括环氧类、有机硅类、聚氨酯类或紫外光固类中的一种,或在上述封装胶中添加荧光粉。
CN201710512394.2A 2017-06-28 2017-06-28 一种ic封装工艺 Active CN107342354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710512394.2A CN107342354B (zh) 2017-06-28 2017-06-28 一种ic封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710512394.2A CN107342354B (zh) 2017-06-28 2017-06-28 一种ic封装工艺

Publications (2)

Publication Number Publication Date
CN107342354A CN107342354A (zh) 2017-11-10
CN107342354B true CN107342354B (zh) 2019-08-20

Family

ID=60218864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710512394.2A Active CN107342354B (zh) 2017-06-28 2017-06-28 一种ic封装工艺

Country Status (1)

Country Link
CN (1) CN107342354B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807192A (zh) * 2017-12-18 2018-11-13 深圳市环基实业有限公司 一种ic封装工艺
CN110611159A (zh) * 2018-06-15 2019-12-24 北京梦之墨科技有限公司 一种柔性天线及其制备方法及织物
CN110964460A (zh) * 2018-09-29 2020-04-07 北京梦之墨科技有限公司 一种紫外光固化各向异性导电胶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313417A (zh) * 2005-11-22 2008-11-26 3M创新有限公司 发光制品的阵列及其制造方法
CN103972140A (zh) * 2013-01-29 2014-08-06 台湾积体电路制造股份有限公司 封装方法及封装半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313417A (zh) * 2005-11-22 2008-11-26 3M创新有限公司 发光制品的阵列及其制造方法
CN103972140A (zh) * 2013-01-29 2014-08-06 台湾积体电路制造股份有限公司 封装方法及封装半导体器件

Also Published As

Publication number Publication date
CN107342354A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
US20220406703A1 (en) Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semiconductor device
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
CN107342354B (zh) 一种ic封装工艺
CN105280834A (zh) 封装结构以及封装结构的制作方法
CN105280601A (zh) 封装结构及封装基板结构
CN115547852B (zh) 一种高功率芯片的半成品结构、器件及其封装工艺
CN212967737U (zh) 一种led产品封装结构
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN109661124A (zh) 一种ic载板新型表面处理方法
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN109686669A (zh) 一种集成电路封装方法及封装结构
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN113471155A (zh) 一种背面预蚀的封装结构的封装工艺
CN112086546A (zh) 一种led产品封装结构及封装方法
CN104425431B (zh) 基板结构、封装结构及其制造方法
CN103824820B (zh) 引线框区域阵列封装技术
CN111799243A (zh) 芯片封装基板及其制作方法、芯片封装结构及封装方法
TWI657552B (zh) 晶片封裝以及複合型系統板
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
CN206610808U (zh) 电路模块
CN111048423A (zh) 一种扇出封装结构的制备方法和扇出封装结构
CN105023849A (zh) 无基板单层电镀封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518125 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Address before: 518125 New Bridge, Shajing Street, Baoan District, Shenzhen City, Guangdong Province, Third Row, Seventh Building, Xinqiao New Industrial Zone

Patentee before: ACCELERATED PRINTED CIRCUIT BOARD Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240130

Address after: 344000 Hedong Industrial Park, Nancheng County, Fuzhou City, Jiangxi Province

Patentee after: Jiangxi Dinghua Xintai Technology Co.,Ltd.

Country or region after: China

Address before: 518125 No.9, Xinfa 2nd Road, Xinqiao community, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Dinghua Xintai Technology Co.,Ltd.

Country or region before: China