CN212695146U - 芯片封装基板和芯片封装结构 - Google Patents
芯片封装基板和芯片封装结构 Download PDFInfo
- Publication number
- CN212695146U CN212695146U CN202021255540.1U CN202021255540U CN212695146U CN 212695146 U CN212695146 U CN 212695146U CN 202021255540 U CN202021255540 U CN 202021255540U CN 212695146 U CN212695146 U CN 212695146U
- Authority
- CN
- China
- Prior art keywords
- chip package
- chip
- package substrate
- chips
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种芯片封装基板和芯片封装结构。芯片封装基板包括金属导电柱,用于实现层间的垂直导通;绝缘填充层,填充在所述金属导电柱之间,所述绝缘填充层采用绝缘导热型环氧树脂复合材料;焊线用金属层,电镀在所述金属导电柱的上部表面;底部焊盘表面金属层,电镀在所述金属导电柱的底部表面。芯片封装结构包括上述芯片封装基板、一个或更多个芯片以及塑封胶;所述一个或更多个芯片中的至少一个固定在所述芯片封装基板的所述绝缘填充层上,并且所述一个或更多个芯片通过焊接金属引线与所述芯片封装基板的所述焊线用金属层电气连接,所述塑封胶涂覆在所述芯片封装基板和所述一个或更多个芯片上方以对所述一个或更多个芯片进行塑封。
Description
技术领域
本实用新型涉及电路板技术领域,尤其涉及一种芯片封装基板和芯片封装结构。
背景技术
在近年的半导体的封装工业中,各种封装方法层出不穷,实现了更高层次的封装集成,因而封装具有更高的密度、更强的功能、更优的性能、更小的体积、更低的功耗、更快的速度、更小的延迟、成本不断降低等优势。一种简单的产品形式和工艺,可以集成QFN、QFP、BGA、FC(Flip chip)、COL(Chip On Lead)、CSP等封装的优势,同时满足封装设计的灵活性(按芯片设计进行封装设计),高I/O,高芯片与封装体积比,良好的散热性和导电性,优秀的可靠性品质。
IC载板是随着半导体封装技术不断进步而发展起来的一项技术,IC载板也叫封装基板,在高阶封装领域,IC载板已取代传统引线框架,成为芯片封装中不可或缺的一部分,IC载板不仅为芯片提供支撑、散热和保护作用,同时为芯片与PCB母板之间提供电子连接,起着“承上启下”的作用。
随着IC载板发展至今,其材料先从BT树脂开始,到后来发展到需要FC-BGA(Intel起源)采用ABF材料,以及2010年后开始采用MIS基板(塑封材料),此三大类材料为IC载板的主要基材。由于BT基板成本高,平整度一般,而且加工过程复杂,需要进行塞孔,导致设备投入高、加工难度大。MIS基板无论在材料成本还是制程上都具有明显优势。
MIS基板主要特色是在冷轧钢板上下镀铜、蚀刻线路后,直接在其上方电镀铜柱用以导通上下层,再灌注环氧树脂(EMC)专线,具体制作工艺例如可参见文献“基于模塑封互连载板(MIS)的大功率COB-LED模组,聂要要,桂林电子科技大学硕士论文”。由于在MIS基板的铜柱之间填充的是环氧树脂材料,其导热性差,在将芯片贴附到MIS基板以进行塑封时,为了保证导热效果并且便于银浆固晶,芯片需要固定在金属层(例如,半蚀刻铜焊盘)上。由于固定芯片的金属层(例如,半蚀刻铜焊盘)需要与基板上的焊线金属层等保持一定间距,导致难以实现基板的窄间距或小间距布局。
实用新型内容
为了解决上述技术问题,本实用新型公开了一种芯片封装基板和芯片封装结构,其采用绝缘导热型环氧树脂复合材料作为金属导电柱之间的绝缘填充层,从而可以将芯片直接固定在该绝缘填充层上,使得框架上引脚间距的空间足够,这样既便于加工,而且使芯片封装所需空间变小,实现了封装基板的高密度结构设计。
为达到上述目的,本实用新型的技术方案提供了:(1)一种芯片封装基板,所述芯片封装基板包括:金属导电柱,用于实现层间的垂直导通;绝缘填充层,填充在所述金属导电柱之间,所述绝缘填充层采用绝缘导热型环氧树脂复合材料;焊线用金属层,电镀在所述金属导电柱的上部表面;底部焊盘表面金属层,电镀在所述金属导电柱的底部表面。
(2)如项(1)所述的芯片封装基板,所述绝缘导热型环氧树脂复合材料为陶瓷类或二氧化硅类环氧树脂复合材料。
(3)如项(2)所述的芯片封装基板,所述金属导电柱为铜柱,所述底部焊盘表面金属层为银金层。
(4)如项(3)所述的芯片封装基板,所述芯片封装基板还包括半蚀刻铜焊盘。
(5)如项(1)至(4)中任一项所述的芯片封装基板,在所述芯片封装基板的图形区域外围以及图形区域之间还设有应力槽孔。
(6)如项(5)所述的芯片封装基板,在所述芯片封装基板的图形区域外围以及图形区域之间还设有标记。
(7)如项(6)所述的芯片封装基板,所述标记包括机器识别标记和切割标记。
本实用新型的技术方案还提供了一种芯片封装结构,所述芯片封装结构包括一个或更多个芯片、如项(1)至(7)中任一项所述的芯片封装基板以及塑封胶;所述一个或更多个芯片中的至少一个固定在所述芯片封装基板的所述绝缘填充层上,并且所述一个或更多个芯片通过焊接金属引线与所述芯片封装基板的所述焊线用金属层电气连接,所述塑封胶涂覆在所述芯片封装基板和所述一个或更多个芯片上方以对所述一个或更多个芯片进行塑封。
进一步地,所述塑封胶为环氧树脂光学胶,并且在所述芯片封装基板的下表面还贴覆有一层PI膜。
进一步地,在所述芯片封装基板的上部表面芯片的外围还设有围坝。
附图说明
图1是根据本实用新型的芯片封装基板的结构示意图;
图2和图3是根据本实用新型的芯片封装基板的制作工艺流程图;
图4A和图4B是分别示出芯片固定于芯片封装基板的绝缘填充层和半蚀刻铜焊盘上时的封装结构的示意图。
具体实施方式
下面结合具体实施例对本实用新型的技术方案作进一步的描述,但本实用新型并不限于这些实施例。
须知,本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本实用新型可实施的范畴。
本实用新型的技术方案提供了:(1)一种芯片封装基板,所述芯片封装基板包括:金属导电柱,用于实现层间的垂直导通;绝缘填充层,填充在所述金属导电柱之间,所述绝缘填充层采用绝缘导热型环氧树脂复合材料;焊线用金属层,电镀在所述金属导电柱的上部表面;底部焊盘表面金属层,电镀在所述金属导电柱的底部表面。
(2)如项(1)所述的芯片封装基板,所述绝缘导热型环氧树脂复合材料为陶瓷类或二氧化硅类环氧树脂复合材料。
(3)如项(2)所述的芯片封装基板,所述金属导电柱为铜柱,所述底部焊盘表面金属层为银金层。
(4)如项(3)所述的芯片封装基板,所述芯片封装基板还包括半蚀刻铜焊盘。
(5)如项(1)至(4)中任一项所述的芯片封装基板,在所述芯片封装基板的图形区域外围以及图形区域之间还设有应力槽孔。
(6)如项(5)所述的芯片封装基板,在所述芯片封装基板的图形区域外围以及图形区域之间还设有标记。
(7)如项(6)所述的芯片封装基板,所述标记包括机器识别标记和切割标记。
本实用新型的技术方案还提供了一种芯片封装结构,所述芯片封装结构包括一个或更多个芯片、如项(1)至(7)中任一项所述的芯片封装基板以及塑封胶;所述一个或更多个芯片中的至少一个固定在所述芯片封装基板的所述绝缘填充层上,并且所述一个或更多个芯片通过焊接金属引线与所述芯片封装基板的所述焊线用金属层电气连接,所述塑封胶涂覆在所述芯片封装基板和所述一个或更多个芯片上方以对所述一个或更多个芯片进行塑封。
进一步地,所述塑封胶为环氧树脂光学胶,并且在所述芯片封装基板的下表面还贴覆有一层PI膜。
进一步地,在所述芯片封装基板的上部表面芯片的外围还设有围坝。
参见图1,根据本实用新型的芯片封装基板包括:金属导电柱101,用于实现层间的垂直导通,例如实现芯片与PCB母板或者其他电路板的电气连接;绝缘填充层102,填充在金属导电柱101之间,其中,绝缘填充层102采用绝缘导热型环氧树脂复合材料,绝缘填充层102主要用于解决结合力、平整度问题以及可焊性问题;焊线用金属层103,电镀在金属导电柱101的上部表面,其作为基板上焊盘,用于实现基板与芯片的电气互连等;底部焊盘表面金属层104,电镀在金属导电柱101的底部表面,用于实现基板与PCB母板或其他电路板的电气连接。
根据本实用新型的上述芯片封装基板,由于金属导电柱101之间的绝缘填充层102采用绝缘导热型环氧树脂复合材料,其刚好满足导热性和银浆固晶要求,因此,在将芯片贴附到封装基板时,芯片可以直接固定到该绝缘填充层102上方,而无需单独的铜焊盘或半蚀刻铜焊盘,从而使框架上引脚间距的空间足够,这样既便于加工,而且使芯片封装所需空间变小,实现了封装基板的高密度结构设计。
当然,如图1所示,在本实用新型的芯片封装基板中,也可以进一步设置有半蚀刻铜焊盘105,这样芯片既可以固定在绝缘填充层102上也可以布置在半蚀刻铜焊盘105上。
关于金属导电柱101的材料,并没有具体限制,其可以采用导电金属也可以采用金属合金等,综合考虑成本和性能,金属导电柱101可以是铜柱。
关于上述绝缘导热型环氧树脂复合材料,例如可以采用专利CN109929220A中所公开的一种绝缘导热浆料、专利CN109206849A中所公开的一种高导热绝缘环氧树脂组合物、专利CN109880297A中所公开的一种导热绝缘环氧树脂复合材料等。
在具体实施例中,优选地可以选用CN109929220A中所公开的陶瓷类或二氧化硅类的环氧树脂复合材料。
关于底部焊盘表面金属层104,其可以采用银、金、镍银等,优选地,采用银金层,即在银表面再镀一层薄金,这样既降低表面处理的成本,又可以避免银硫化,同时也可以阻止银迁移,提高器件的稳定性,打线的接合力也大幅提高。
另外,在具体实施例中,芯片封装基板的图形区域产生的应力与图形周边产生的应力差别较大,特别是在塑封树脂以后,应力的差别更大,因此,为了去除图形周边产生的应力,还可以在芯片封装基板的图形区域外围设置二层应力槽。进一步地,为了解决图形区域之间的应力,还可以在图形区域之间设置应力槽,以分区域释放应力。
另外,为了方便机器进行识别和切割,还可以在芯片封装基板的图形区域外围以及图形区域之间设置标记,所述标记可以包括机器识别标记(例如十字标记)和机器切割标记。
关于本实用新型的芯片封装基板的制作工艺,其可以采用现有的MIS基板的加成法制作工艺,但是由于该工艺需要多次电镀等,工艺复杂,尤其在形成半蚀刻铜焊盘时,需要多步工艺过程。
为此,在本实用新型的进一步的实施方式中,还提供了一种芯片封装基板的制作方法。参见图2,本实用新型的芯片封装基板的制作方法包括:
(a)准备金属导电片基材11(例如,可以选用0.2mm厚的铜片)并对基材11进行预处理(例如,清洁处理等);
(b)涂覆湿膜12并进行曝光显影;
(c)对暴露部分进行蚀刻处理,并随后去除多余的湿膜;
(d)在被蚀刻部分填充绝缘导热型环氧树脂复合材料13并研磨平整;
(e)涂覆湿膜12并进行曝光显影;
(f)对暴露部分进行蚀刻处理,并随后去除多余的湿膜;
(g)在被蚀刻部分填充绝缘导热型环氧树脂复合材料13并研磨平整;
(h)涂覆湿膜12并进行曝光处理;
(i)对暴露部分进行表面处理并随后去除多余的湿膜,所述表面处理包括电镀焊线用金属层103和底部焊盘表面金属层104。
此外,在上述步骤(f)蚀刻退膜后,可进一步贴附一支撑膜14(例如,PET膜),以防止基材11被蚀刻后部分区域太薄容易弯折及变形。
显然,本实用新型的上述封装基板制作方法相比现有技术中的MIS封装基板的制作方法工艺更加简单。
在本实用新型的封装基板的制作方法中,当需要形成半蚀刻铜焊盘时,仅需要在蚀刻过程中通过控制蚀刻速度与补偿值,达到焊盘厚度只蚀刻一半,另一半不蚀刻即可。例如,参见图3,其示出了相应的制作工艺流程。可以看出,本实用新型的芯片封装基板制作方法的半蚀刻铜焊盘的制作工艺远简单于现有技术的MIS基板的加成法。
在本实用新型的进一步的实施方式中,还提供了一种芯片封装结构。参见图4A,根据本实用新型的芯片封装结构包括:一个或更多个芯片108、芯片封装基板、以及塑封胶106。
如上所述,本实用新型的芯片封装基板包括金属导电柱101、绝缘填充层102、焊线用金属层103以及底部焊盘表面金属层104。其中,一个或更多个芯片108中的至少一个固定在芯片封装基板的绝缘填充层102上,并且一个或更多个芯片108通过焊接金属引线107与芯片封装基板的焊线用金属层103电气连接,塑封胶106涂覆在芯片封装基板和一个或更多个芯片108上方以对一个或更多个芯片108进行塑封。
塑封胶106例如可以采用环氧树脂光学胶。考虑到因固晶后塑封环氧树脂光学胶,环氧树脂光学胶的CTE值大,因此,可以在芯片封装基板的下表面(即,底部焊盘表面金属层一侧)贴覆一层PI膜,以防止光学胶漏到焊盘面,而且PI膜与光学胶层形成对称结构,从而最大限度消除光学胶产生的应力。
另外,为了方便涂覆塑封胶106,还可以在芯片封装基板的上表面芯片108的外围设置围坝107。
为了便于对比,图4B示出了当将芯片固定于半蚀刻铜焊盘105上时的芯片封装结构的示意图。通过图4A与图4B的对比可以看出,通过将芯片固定至芯片封装基板的绝缘填充层上,使得引脚间距可以减小,进而使芯片封装所需空间变小,从而能够实现封装基板的高密度结构设计。
如上所述,芯片封装结构的图形区域产生的应力与图形周边产生的应力差别较大,特别是在塑封树脂以后,应力的差别更大,因此,为了去除图形周边产生的应力,还可以在芯片封装基板的图形区域外围设置二层应力槽。进一步地,为了解决图形区域之间的应力,还可以在图形区域之间设置应力槽,以分区域释放应力。
另外,为了方便机器进行识别和切割,还可以在芯片封装结构的图形区域外围以及图形区域之间设置标记,所述标记可以包括机器识别标记(例如十字标记)和机器切割标记。
在本实用新型的另一实施方式中,还提供了一种芯片封装方法。
该芯片封装方法包括:
(i)根据如上图2或图3中的制作工艺制作芯片封装基板,如上所述,制作好的芯片封装基板可以包括金属导电柱101、绝缘填充层102、焊线用金属层103以及底部焊盘表面金属层104;
(ii)将一个或多个芯片固定在芯片封装基板上,并通过焊接金属引线将所述一个或多个芯片与芯片封装基板上的焊线用金属层电气连接,其中,一个或多个芯片中的至少一个固定在芯片封装基板的绝缘填充层102上;
(iii)在芯片封装基板和一个或多个芯片上方涂覆塑封胶以对所述一个或多个芯片进行塑封。
在具体实施例中,塑封胶可以采用环氧树脂光学胶,并且进一步地,还可以在芯片封装基板的下表面进一步贴覆一层PI膜,以防止光学胶漏到焊盘面,而且PI膜与光学胶层形成对称结构,从而最大限度消除光学胶产生的应力。
在完成芯片的封装后,可以通过芯片封装基板的底部焊盘表面金属层104来将芯片封装结构焊接到PCB母板或其他电路板上。
以上所述的仅是本实用新型的优选实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本实用新型创造构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。
Claims (10)
1.一种芯片封装基板,其特征在于,所述芯片封装基板包括:
金属导电柱,用于实现层间的垂直导通;
绝缘填充层,填充在所述金属导电柱之间,所述绝缘填充层采用绝缘导热型环氧树脂复合材料;
焊线用金属层,电镀在所述金属导电柱的上部表面;
底部焊盘表面金属层,电镀在所述金属导电柱的底部表面。
2.根据权利要求1所述的芯片封装基板,其特征在于,所述绝缘导热型环氧树脂复合材料为陶瓷类或二氧化硅类环氧树脂复合材料。
3.根据权利要求2所述的芯片封装基板,其特征在于,所述金属导电柱为铜柱,所述底部焊盘表面金属层为银金层。
4.根据权利要求3所述的芯片封装基板,其特征在于,所述芯片封装基板还包括半蚀刻铜焊盘。
5.根据权利要求1至4中任一项所述的芯片封装基板,其特征在于,在所述芯片封装基板的图形区域外围以及图形区域之间还设有应力槽孔。
6.根据权利要求5所述的芯片封装基板,其特征在于,在所述芯片封装基板的图形区域外围以及图形区域之间还设有标记。
7.根据权利要求6所述的芯片封装基板,其特征在于,所述标记包括机器识别标记和切割标记。
8.一种芯片封装结构,其特征在于,所述芯片封装结构包括如权利要求1至7中任一项所述的芯片封装基板、一个或更多个芯片以及塑封胶;
所述一个或更多个芯片中的至少一个固定在所述芯片封装基板的所述绝缘填充层上,并且所述一个或更多个芯片通过焊接金属引线与所述芯片封装基板的所述焊线用金属层电气连接,所述塑封胶涂覆在所述芯片封装基板和所述一个或更多个芯片上方以对所述一个或更多个芯片进行塑封。
9.根据权利要求8所述的芯片封装结构,其特征在于,所述塑封胶为环氧树脂光学胶,并且在所述芯片封装基板的下表面还贴覆有一层PI膜。
10.根据权利要求9所述的芯片封装结构,其特征在于,在所述芯片封装基板的上部表面芯片的外围还设有围坝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021255540.1U CN212695146U (zh) | 2020-06-30 | 2020-06-30 | 芯片封装基板和芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021255540.1U CN212695146U (zh) | 2020-06-30 | 2020-06-30 | 芯片封装基板和芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212695146U true CN212695146U (zh) | 2021-03-12 |
Family
ID=74895111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021255540.1U Active CN212695146U (zh) | 2020-06-30 | 2020-06-30 | 芯片封装基板和芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212695146U (zh) |
-
2020
- 2020-06-30 CN CN202021255540.1U patent/CN212695146U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US7061077B2 (en) | Substrate based unmolded package including lead frame structure and semiconductor die | |
US7786557B2 (en) | QFN Semiconductor package | |
US7169651B2 (en) | Process and lead frame for making leadless semiconductor packages | |
US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
CN102132403B (zh) | 模制超薄半导体管芯封装和使用该封装的系统及其制造方法 | |
JP2015008332A (ja) | 半導体パッケージおよびこの製造方法 | |
US20080029855A1 (en) | Lead Frame and Fabrication Method thereof | |
CN102386106A (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
US7435624B2 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
US8878346B2 (en) | Molded SiP package with reinforced solder columns | |
CN111799243A (zh) | 芯片封装基板及其制作方法、芯片封装结构及封装方法 | |
CN107342354A (zh) | 一种ic封装工艺 | |
CN212695146U (zh) | 芯片封装基板和芯片封装结构 | |
US20070267759A1 (en) | Semiconductor device with a distributed plating pattern | |
KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
KR20110116849A (ko) | 반도체 패키지용 회로 기판의 제조 방법 | |
KR101025775B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |