IT202100014906A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT202100014906A1
IT202100014906A1 IT102021000014906A IT202100014906A IT202100014906A1 IT 202100014906 A1 IT202100014906 A1 IT 202100014906A1 IT 102021000014906 A IT102021000014906 A IT 102021000014906A IT 202100014906 A IT202100014906 A IT 202100014906A IT 202100014906 A1 IT202100014906 A1 IT 202100014906A1
Authority
IT
Italy
Prior art keywords
semiconductor chip
laminar substrate
lds material
lds
encapsulation
Prior art date
Application number
IT102021000014906A
Other languages
English (en)
Inventor
Antonio Bellizzi
Marco Rovitto
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000014906A priority Critical patent/IT202100014906A1/it
Priority to US17/833,233 priority patent/US20220392863A1/en
Priority to CN202210646310.5A priority patent/CN115458415A/zh
Priority to CN202221430701.5U priority patent/CN218004831U/zh
Publication of IT202100014906A1 publication Critical patent/IT202100014906A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
"Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce alla fabbricazione dei dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate a dispositivi a semiconduttore in cui un elevato smaltimento termico (dissipazione) ? una caratteristica desiderata.
Sfondo
In quei dispositivi a semiconduttore in cui un elevato smaltimento termico (dissipazione) ? una caratteristica desiderata, sono correntemente utilizzate cosiddette configurazioni "slug-up", per esempio package slug-up Quad-Flat No-leads o QFN che presentano un estrattore di calore (dissipatore di calore o pozzo di calore) montato sulla sommit? di uno "slug" termico esposto alla sommit? del package.
Un problema che si incontra spesso con tali configurazioni risiede nel materiale di fissaggio del die tra la metallizzazione sul lato posteriore (BSM, "Back Side Metallization") del chip o die a semiconduttore nel dispositivo e lo slug termico.
Tale materiale di interfaccia pu? rappresentare un collo di bottiglia in termini di dissipazione di calore.
Un approccio proposto per affrontare questo problema prevede la molatura dell'incapsulamento isolante (stampato) per esporre il chip o die a semiconduttore nel suo lato posteriore. Tuttavia si ? verificato che tale approccio induce una rottura indesiderata, in via principale quando il chip o die a semiconduttore ? reso marcatamente pi? sottile come risultato della molatura.
Scopo e sintesi
Uno scopo di uno o pi? forme di attuazione ? contribuire ad affrontare questi problemi.
Secondo una o pi? forme di attuazione, tale scopo pu? essere ottenuto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione si riferiscono a un dispositivo a semiconduttore corrispondente.
Le rivendicazioni sono una parte integrante dell'insegnamento tecnico qui fornito rispetto alle forme di attuazione.
Una o pi? forme di attuazione forniscono una struttura di package di chip a semiconduttore che fa ricorso alla tecnologia LDS con la capacit? di ottenere un'elevata dissipazione termica nella parte alta del package come risultato dell'esposizione diretta della superficie del die.
In una o pi? forme di attuazione, l'interfaccia termica pi? critica (verso il materiale di fissaggio del die) ? virtualmente eliminata.
Una o pi? forme di attuazione possono fornire un profilo di package piccolo e compatto che si presta a essere "messo a punto" a partire da un semplice disegno di leadframe.
Una o pi? forme di attuazione possono presentare una superficie superiore di package completamente placcata in cui si pu? identificare la presenza di una superficie posteriore di die esposta.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, in cui:
le figure 1 a 7 sono esemplificative di varie fasi o passi in forme di attuazione secondo la presente descrizione, e
le figure 8 e 9 sono viste in sezione di possibili configurazioni di montaggio di dispositivi a semiconduttore prodotti secondo una o pi? forme di attuazione della presente descrizione.
Se non diversamente indicato, numeri e simboli corrispondenti nelle diverse figure si riferiscono in generale a parti corrispondenti.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente riprodotte in scala. I bordi delle figure delle caratteristiche disegnate nelle figure non indicano necessariamente il termine dell'estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? degli specifici dettagli, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo che vari aspetti delle forme di attuazione non saranno offuscati.
Il riferimento a "una forma di attuazione" o "una sola forma di attuazione" nel quadro della presente descrizione ? inteso a indicare che una particolare configurazione, struttura, o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, frasi come "in una forma di attuazione", "in una sola forma di attuazione", o simili, che possono essere presenti in vari punti della presente descrizione non si riferiscono necessariamente a una stessa e unica forma di attuazione. Inoltre, particolari configurazioni, strutture, o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione.
Le intestazioni/riferimenti qui utilizzati sono forniti unicamente per comodit? e quindi non definiscono l'estensione di protezione o la portata delle forme di attuazione.
In tutta la presente descrizione, la denominazione strutturazione diretta a laser o LDS ("Laser Direct Structuring") verr? utilizzata riferendosi a una tecnologia basata su laser oggi attualmente utilizzata nella fabbricazione di dispositivi a semiconduttore in cui formazioni elettricamente conduttive come linee e vie possono essere formate in un composto di stampaggio altrimenti isolante mediante attivazione o "strutturazione" con fascio laser, eventualmente seguita da placcatura.
La tecnologia di strutturazione diretta a laser o LDS (spesso indicata anche come tecnologia di interconnessione diretta di rame o DCI, "Direct Copper Interconnection") ? discussa, per esempio, in documenti come ad esempio US 2018/342453 A1, US 2020/203264 A1, US 2020/321274 A1, US 2021/050226 A1 o US 2021/050299 A1, tutti di titolarit? della stessa titolare della presente domanda.
Comprendere e predire le prestazioni di dissipazione termica prima di integrare un dispositivo a semiconduttore su un substrato, ad esempio una scheda di circuito stampato o PCB ("Printed Circuit Board"), ? utile nel favorire il funzionamento del dispositivo all'interno di limiti di temperatura definiti.
Quando un dispositivo a semiconduttore sta funzionando (viene azionato), l'energia elettrica da esso assorbita ? trasformata in calore.
Un funzionamento efficiente e affidabile di un dispositivo a semiconduttore ? facilitato da un?adeguata dissipazione del calore dalla superficie di un chip o die a semiconduttore verso il suo ambiente immediatamente circostante.
Ci? vale in particolare per i package di potenza integrati su substrati quali schede di circuito stampato o PCB ove si sviluppano correnti elevate correnti che generano calore durante il funzionamento del dispositivo.
Le prestazioni e l'affidabilit? del dispositivo migliorano come risultato dell'aumento della capacit? di dissipazione termica del package, evitando guasti termici.
In dispositivi convenzionali comprendenti un chip o die a semiconduttore montato su un die pad, la resistenza termica in corrispondenza dell'interfaccia tra il die e il materiale di fissaggio del die gioca un ruolo significativo nel determinare le prestazioni termiche del dispositivo. In qualche misura, la conduttivit? termica del materiale di fissaggio del die ? cruciale per agevolare un'adeguata prestazione del dispositivo.
Un approccio proposto in passato per migliorare le prestazioni termiche prevede l'impiego di cosiddetti package "slug-up" che presentano una piazzola o pad esposto sul lato frontale (superiore) che favorisce l'estrazione del calore a partire dalla superficie frontale o superiore di un die a semiconduttore attraverso un dissipatore termico esterno.
Un approccio in qualche modo simile prevede la molatura del package per esporre il lato posteriore del die e favorire il trasferimento del calore verso un pozzo di calore.
Anche lasciando da parte altri aspetti, si ? notato che i normali package slug-up non sono in grado di sfruttare adeguatamente la superficie del lato superiore per l'estrazione del calore, in quanto si trova ancora che il materiale di fissaggio del die rappresenta un collo di bottiglia nella determinazione delle prestazioni termiche del dispositivo.
Inoltre, si ? trovato che un processo di molatura del package come proposto crea problemi di resistenza del die che possono dare luogo a indesiderate rotture del die.
Una o pi? forme di attuazione possono prevedere di iniziare da un substrato (piano) 10 che pu? essere essenzialmente assimilato a un cosiddetto leadframe "prestampato? (pre-molded).
La denominazione "leadframe" (o "lead frame") ? attualmente utilizzata (si veda, per esempio il glossario consolidato USPC dell'ufficio brevetti e marchi degli Stati Uniti) per indicare un telaio di metallo che fornisce supporto per un chip o die di circuito integrato come pure connessioni elettriche per interconnettere il circuito integrato nel die o chip con altri componenti o contatti elettrici.
I leadframe sono convenzionalmente creati utilizzando tecnologie ad esempio una tecnologia di fotoincisione. Con tale tecnologia, un materiale di metallo (per esempio, rame) nella forma di una lamina o nastro ? inciso sui lati superiore e inferiore per creare varie piazzole e conduttori.
Vengono correntemente utilizzati leadframe pre-molded che comprendono una resina elettricamente isolante quale, per esempio, una resina epossidica stampata su un leadframe scolpito (per esempio, foto-inciso) utilizzando, per esempio, un utensile di stampaggio piatto. Gli spazi lasciati nel materiale di metallo inciso sono riempiti dalla resina di pre-stampaggio e il leadframe risultante presenta uno spessore totale che ? lo stesso spessore del leadframe inciso originale.
Essenzialmente, il substrato 10 delle figure pu? essere considerato come un leadframe pre-stampato in cui (solo) barre di connessione elettricamente conduttive 12 forniscono una struttura elettricamente conduttiva scolpita (per esempio, incisa) su cui ? stampato un materiale isolante ad esempio un materiale LDS 14.
Fornire tale substrato 10 implica peraltro processi convenzionali (per esempio, che utilizzano un utensile di stampaggio piatto), il che rende superfluo fornire qui una descrizione di maggior dettaglio.
Il fatto che il materiale isolante 14 tra le barre di connessione 12 ? un materiale LDS ? benefico in quanto su di esso si pu? applicare un processo di placcatura come discusso nel seguito.
La figura 2 ? esemplificativa di una pellicola isolante 16 laminata su una superficie (qui frontale o superiore) della struttura della figura 1.
Una pellicola di accrescimento Ajinomoto, ABF ("Ajinomoto Build-up Film") (si veda ajinomoto.com, per esempio) ? esemplificativa di una pellicola isolante che pu? essere vantaggiosamente utilizzata in soluzioni come qui discusse.
La figura 3 ? esemplificativa di chip o die a semiconduttore 18 posti sulla pellicola isolante 16 nelle porzioni di composto di stampaggio 14 tra le barre di connessione 12 della struttura illustrata nelle figure precedenti.
Come illustrato nel lato destro della figura 2 (in cui un die 18 ? riprodotto in una scala ingrandita) i die 12 sono posti sulla pellicola 16 capovolti, cio? con la loro area attiva 18A prevista in corrispondenza della superficie frontale o superiore del die 12 affacciata verso il basso in adiacenza della pellicola isolante 16 e lo strato di metallizzazione sul lato posteriore BSN 18B del die 18 affacciato verso l'alto, in allontanamento dalla pellicola isolante 16.
Va notato che le figure 1 a 7 si riferiscono a pi? dispositivi a semiconduttore prodotti simultaneamente per essere infine separati in una fase di "singolarizzazione" (si veda la figura 7) come peraltro convenzionale nella tecnica.
La figura 4 ? esemplificativa di un incapsulamento (copertura) di un composto di stampaggio LDS 20 formato (in un modo di per s? noto agli esperti nel settore) sulla struttura della figura 3 in modo che i dispositivi 18 resultano incorporati nell'incapsulamento 20.
La figura 5 ? esemplificativa di un trattamento con fascio laser (indicato generalmente con LB) applicato a entrambi i lati della struttura della figura 4.
Tale trattamento con fascio laser pu? essere effettuato utilizzando una sorgente di fascio laser come quelle attualmente utilizzate nella tecnologia LDS con uno scopo duplice.
In primo luogo, il trattamento con fascio laser LB ? applicato all'incapsulamento o copertura LDS 20 per rimuovere l'incapsulamento o copertura fino al livello degli strati di metallizzazione sul lato posteriore 18B dei die a semiconduttore 18 in modo che gli strati di metallizzazione 18B sono esposti in corrispondenza della superficie (sottoposta a rimozione) dell'incapsulamento o copertura LDS 20.
In secondo luogo, il trattamento con fascio laser LB d? luogo a vie che vengono perforate attraverso il materiale LDS sia nelle porzioni 14 del substrato 10 sia nell'incapsulamento o copertura LDS 20.
In particolare:
prime vie 140 sono strutturate (perforate) in modo da estendersi dalla superficie esterna (qui inferiore) delle porzioni 14 del suo substrato 10 fino alle aree attive 18A dei die 18 assieme a una configurazione di linee 142 nella superficie esterna (qui inferiore) del substrato 10 seconde vie 200 sono strutturate (perforate) in modo da estendersi dalla superficie esterna (qui superiore) dell'incapsulamento o copertura 20 fino alle barre di connessione 12 nel substrato 10.
Come illustrate, entrambe le vie 140 e 200 si estendono attraverso lo strato isolante 16.
La figura 6 ? esemplificativa di un processo di placcatura applicato (come peraltro convenzionale nella tecnica) alle vie 140 e 200 strutturate mediante energia di fascio laser LB applicata come discusso in precedenza in relazione alla figura 5.
In primo luogo, tale placcatura presenta lo scopo di favorire il fatto di rendere elettricamente conduttive le vie 140 e 200.
In secondo luogo:
nel caso delle vie 140 fornite attraverso il substrato 10 la placcatura ha lo scopo di creare una configurazione di linee elettricamente conduttive 142 in corrispondenza della superficie esterna (qui inferiore) del substrato 10 che coopera con le vie 140 nel fornire una connessione elettrica per le aree attive 18A dei die 18, e
nel caso dell'incapsulamento o copertura con composto di stampaggio LDS 20, si effettua una placcatura in modo tale da formare uno strato di metallizzazione sul lato posteriore 220 che si estende sulla (intera) superficie esterna (qui superiore) dell'incapsulamento o copertura 20.
La placcatura dello strato di metallizzazione 220 ? facilitata dal/dai percorso/percorsi elettricamente conduttivo/conduttivi fornito/forniti dalle vie 200 e dalle barre di connessione 12 nel substrato 10.
In una o pi? forme di attuazione, la placcatura dello strato di metallizzazione 220 ? ulteriormente facilitata dal prevedere un substrato di leadframe pre-stampato 10 in cui le barre di connessione 12 formano uno schema a maglia, per esempio uno schema a maglia rettangolare, di regioni di materiale elettricamente conduttivo elettricamente connesse.
Una struttura come illustrata nella figura 6 pu? successivamente essere singolarizzata mediante lame di taglio B, come esemplificate nella figura 7, producendo perci? singoli dispositivi a semiconduttore 100.
Dispositivi come 100 possono successivamente essere disposti (in un modo di per s? noto agli esperti nel settore) su un substrato di supporto S ad esempio una scheda di circuito stampato o PCB come rappresentato nelle figure 8 e 9 con le linee elettricamente conduttive 142 affacciate al substrato S e che forniscono una configurazione di instradamento desiderato di connessioni elettriche per il die o i die a semiconduttore 18.
Un estrattore di calore esterno (pozzo di calore) pu? essere accoppiato (per esempio saldato con uno strato di saldatura 222) in rapporto di trasferimento del calore con lo strato placcato (di metallo) 220 formato sulla metallizzazione esposta sul lato posteriore 18B del die o dei die 18.
La figura 8 si riferisce a titolo di esempio a una configurazione in cui un rispettivo singolo estrattore di calore HE ? accoppiato a un singolo dispositivo 100.
La figura 9 si riferisce, nuovamente a titolo di esempio, a una configurazione in cui un estrattore di calore HE ? accoppiato a pi? (per esempio, due) dispositivi 100.
La figura 7 ? esemplificativa di lame B utilizzate per tagliare nelle regioni 12 di materiale elettricamente conduttivo il substrato laminare 10 che presenta disposti su di esso una pluralit? di chip a semiconduttore 18, con l'incapsulamento 20 di materiale LDS formato su di esso e lavorato con trattamento di strutturazione diretta applicandovi laser LB.
Il taglio (singolarizzazione) nelle regioni 12 come esemplificato nella figura 7 rimuove le regioni 12 cos? come pure le (seconde) vie 200 che si estendono attraverso l'incapsulamento 20 del materiale LDS e produce una pluralit? di dispositivi a semiconduttore singolarizzati 100, ciascuno comprendente una rispettiva porzione dello strato termicamente conduttivo 220.
La figura 8 ? pertanto esemplificativa dell'accoppiamento di un corpo di estrattore di calore HE di materiale termicamente conduttivo in rapporto di trasferimento del calore con lo (ad esempio con una rispettiva porzione dello) strato termicamente conduttivo 220.
Al contrario, la figura 9 ? esemplificativa dell'accoppiamento di un singolo (comune) corpo di estrattore di calore HE di materiale termicamente conduttivo in rapporto di trasferimento del calore con rispettive porzioni dello strato termicamente conduttivo 220 in due (o pi?) dispositivi a semiconduttore 100.
L'impiego di un estrattore di calore HE comune a pi? dispositivi 100 come esemplificato nella figura 9 pu? risultare benefico allo scopo di migliorare la dissipazione di calore facilitando flussi convettivi, per esempio.
Uno strato di metallizzazione sul lato posteriore ad esempio lo strato 220, placcato sulla metallizzazione sul lato posteriore esposto 18B del die o dei die 18, facilita la dissipazione di calore verso l'estrattore di calore 104 evitando il materiale di fissaggio di die convenzionale e fornisce un'efficace dissipazione di calore sull'intera superficie del package.
Il profilo risultante ? ridotto e compatto nella misura in cui non viene pi? impiegato un leadframe convenzionale.
Esperimenti di simulazione hanno illustrato che una configurazione come qui divulgata pu? fornire una notevole riduzione (-27%, per esempio) nella temperatura raggiunta durante il funzionamento in un dispositivo di potenza a semiconduttore.
Senza pregiudizio per i principi di base, i dettagli e le forme di attuazione possono variare, anche significativamente, rispetto a ci? che ? stato qui descritto unicamente a titolo di esempio senza allontanarsi dall'estensione di protezione.
L'estensione di protezione ? determinata dalle rivendicazioni allegate.

Claims (11)

RIVENDICAZIONI
1. Procedimento, comprendente:
provvedere un substrato laminare (10) presentante un'alternanza di regioni di materiale elettricamente conduttivo (12) e di materiale per strutturazione diretta al laser, LDS (14), rispettivamente,
disporre almeno un chip a semiconduttore (18) su una regione (14) di materiale LDS nel substrato laminare (10), il chip a semiconduttore (18) presentando un'area frontale attiva (18A) verso il substrato laminare (10) e una superficie posteriore metallizzata (18B) rivolta in allontanamento dal substrato laminare (10),
formare un incapsulamento (20) di materiale LDS sul substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di esso, in cui l'incapsulamento (20) di materiale LDS presenta una superficie esterna rivolta in allontanamento dal substrato laminare (10) con la superficie posteriore metallizzata (18B) dello almeno un chip a semiconduttore (18) esposta in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS,
applicare un trattamento di strutturazione diretta al laser (LB) a detta regione (14) di materiale LDS nel substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di essa per fornire prime linee elettricamente conduttive (140, 142) verso l'area frontale attiva (18A) dell?almeno un chip a semiconduttore (18), dette prime linee elettricamente conduttive (140, 142) comprendendo almeno una prima via (140) che si estende attraverso detta regione (14) di materiale LDS nel substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di essa verso l'area frontale attiva (18A) dello almeno un chip a semiconduttore (18), e
applicare un trattamento di strutturazione diretta al laser (LB) all'incapsulamento (20) di materiale LDS per fornire almeno una seconda via (200) che si estende attraverso detto incapsulamento (20) di materiale LDS verso una regione (12) di materiale elettricamente conduttivo in detto substrato (10) come pure uno strato termicamente conduttivo (220) placcato sulla superficie esterna dell'incapsulamento (20) di materiale LDS, lo strato termicamente conduttivo (220) estendendosi sulla superficie posteriore metallizzata (18B) dello almeno un chip a semiconduttore (18) esposta in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS.
2. Procedimento secondo la rivendicazione 1, comprendente, dopo aver fornito detto strato termicamente conduttivo (220) placcato sulla superficie esterna dell'incapsulamento (20) di materiale LDS, rimuovere (B) detta almeno una seconda via (200) che si estende attraverso detto incapsulamento (20) di materiale LDS come pure detta regione (12) di materiale elettricamente conduttivo in detto substrato (10).
3. Procedimento secondo la rivendicazione 2, comprendente:
disporre una pluralit? di chip a semiconduttore (18) su rispettive regioni (14) di materiale LDS nel substrato laminare (10), i chip a semiconduttore (18) nella pluralit? di chip a semiconduttore (18) presentando un'area frontale attiva (18A) verso il substrato laminare (10) e una superficie posteriore metallizzata (18B) rivolta in allontanamento dal substrato laminare (10),
formare detto incapsulamento (20) di materiale LDS sul substrato laminare (10) con detta pluralit? di chip a semiconduttore (18) disposti su di esso, in cui l'incapsulamento (20) di materiale LDS presenta detta superficie esterna rivolta in allontanamento dal substrato laminare (10) con le superfici metallizzate posteriori (18B) della pluralit? di chip a semiconduttore (18) esposte in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS,
applicare un trattamento di strutturazione diretta a laser (LB) a dette regioni (14) di materiale LDS nel substrato laminare (10) con detta pluralit? di chip a semiconduttore (18) disposti su di esse per fornire dette prime linee elettricamente conduttive (140, 142) verso le aree frontali attive (18A) della pluralit? di chip a semiconduttore (18), dette prime linee elettricamente conduttive (140, 142) comprendendo una pluralit? di prime vie (140) che si estendono attraverso dette regioni (14) di materiale LDS nel substrato laminare (10) con detta pluralit? di chip a semiconduttore (18) disposti su di esse verso le aree frontali attive (18A) della pluralit? di chip a semiconduttore (18),
applicare un trattamento di strutturazione diretta a laser (LB) all'incapsulamento (20) di materiale LDS per fornire una pluralit? di seconde vie (200) che si estendono attraverso detto incapsulamento (20) di materiale LDS verso regioni (12) di materiale elettricamente conduttivo in detto substrato (10) come pure a detto strato termicamente conduttivo (220) placcato sulla superficie esterna dell'incapsulamento (20) di materiale LDS, lo strato termicamente conduttivo (220) estendendosi sulle superfici posteriori metallizzate (18B) della pluralit? di chip a semiconduttore (18) esposti in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS, e
tagliare (B) in dette regioni (12) di materiale elettricamente conduttivo il substrato laminare (10) con detta pluralit? di chip a semiconduttore (18) disposti su di esso e detto incapsulamento (20) di materiale LDS formato su di esso e trattato con detto trattamento di strutturazione diretta al laser (LB) applicato a esso, in cui detto tagliare (B) rimuove detta pluralit? di seconde vie (200) che si estendono attraverso detto incapsulamento (20) di materiale LDS e produce una pluralit? di dispositivi a semiconduttore singolarizzati (100), ciascuno comprendente una rispettiva porzione di detto strato termicamente conduttivo (220).
4. Procedimento secondo una qualsiasi delle rivendicazioni 1 a 3, comprendente accoppiare un corpo estrattore di calore (HE) di materiale termicamente conduttivo in rapporto di trasferimento del calore con detto strato termicamente conduttivo (220).
5. Procedimento secondo la rivendicazione 3 e la rivendicazione 4, comprendente accoppiare un singolo corpo estrattore di calore (HE) di materiale termicamente conduttivo in rapporto di trasferimento del calore con rispettive porzioni di detto strato termicamente conduttivo (220) in almeno due dispositivi a semiconduttore (100) dalla pluralit? di dispositivi a semiconduttore singolarizzati (100).
6. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente laminare uno strato isolante (16) su detto substrato laminare (10) prima di disporre almeno un chip a semiconduttore (18) su di esso, in cui lo strato isolante (16) si trova interposto tra detto substrato laminare (10) e l'area attiva (18A) dello almeno un chip a semiconduttore (18).
7. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente:
applicare un materiale LDS sul substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di esso, in cui lo almeno un chip a semiconduttore (18) ? sepolto in detto materiale LDS applicato sul substrato laminare (10),
rimuovere parzialmente detto materiale LDS applicato sul substrato laminare (10) per fornire detta superficie esterna dell'incapsulamento (20) di materiale LDS che presenta la superficie posteriore metallizzata (18B) dello almeno un chip a semiconduttore (18) esposta in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS.
8. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, in cui dette prime linee elettricamente conduttive (140, 142) verso l'area frontale attiva (18A) dello almeno un chip a semiconduttore (18) comprendono linee elettricamente conduttive (142) che si estendono su una superficie del substrato laminare (10) opposta a detto almeno un chip a semiconduttore (18).
9. Dispositivo (100), comprendente:
un substrato laminare (10) comprendente una regione (14) di materiale LDS,
almeno un chip a semiconduttore (18) disposto su detta regione (14) di materiale LDS nel substrato laminare (10), il chip a semiconduttore (18) presentando un'area frontale attiva (18A) verso il substrato laminare (10) e una superficie posteriore metallizzata (18B) rivolta in allontanamento dal substrato laminare (10),
un incapsulamento (20) di materiale LDS sul substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di esso, in cui l'incapsulamento (20) di materiale LDS presenta una superficie esterna rivolta in allontanamento dal substrato laminare (10) con la superficie posteriore metallizzata (18B) dello almeno un chip a semiconduttore (18) esposta in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS,
prime linee elettricamente conduttive (140, 142) verso l'area frontale attiva (18A) dello almeno un chip a semiconduttore (18), strutturate (LB) in detta regione (14) di materiale LDS nel substrato laminare (10) con almeno un chip a semiconduttore (18) disposto su di essa, dette prime linee elettricamente conduttive (140, 142) comprendendo almeno una prima via (140) che si estende attraverso detta regione (14) di materiale LDS nel substrato laminare (10) con detto almeno un chip a semiconduttore (18) disposto su di essa verso l'area frontale attiva (18A) dello almeno un chip a semiconduttore (18), e
uno strato termicamente conduttivo (220) placcato sulla superficie esterna dell'incapsulamento (20) di materiale LDS, lo strato termicamente conduttivo (220) estendendosi sulla superficie posteriore metallizzata (18B) dello almeno un chip a semiconduttore (18) esposta in corrispondenza di detta superficie esterna dell'incapsulamento (20) di materiale LDS.
10. Dispositivo (100) secondo la rivendicazione 9, comprendente un corpo estrattore di calore (104) di materiale termicamente conduttivo accoppiato in rapporto di trasferimento del calore con detto strato termicamente conduttivo (220).
11. Dispositivo (100) secondo la rivendicazione 9 o la rivendicazione 10, comprendente uno strato isolante (16) interposto tra detto substrato laminare (10) e l'area attiva (18A) dello almeno un chip a semiconduttore (18).
IT102021000014906A 2021-06-08 2021-06-08 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT202100014906A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102021000014906A IT202100014906A1 (it) 2021-06-08 2021-06-08 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/833,233 US20220392863A1 (en) 2021-06-08 2022-06-06 Method of manufacturing semiconductor devices and corresponding semiconductor device
CN202210646310.5A CN115458415A (zh) 2021-06-08 2022-06-08 半导体器件的制造方法及相应的半导体器件
CN202221430701.5U CN218004831U (zh) 2021-06-08 2022-06-08 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000014906A IT202100014906A1 (it) 2021-06-08 2021-06-08 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT202100014906A1 true IT202100014906A1 (it) 2022-12-08

Family

ID=77412251

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000014906A IT202100014906A1 (it) 2021-06-08 2021-06-08 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (3)

Country Link
US (1) US20220392863A1 (it)
CN (2) CN218004831U (it)
IT (1) IT202100014906A1 (it)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Also Published As

Publication number Publication date
CN115458415A (zh) 2022-12-09
CN218004831U (zh) 2022-12-09
US20220392863A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
TWI487041B (zh) 封裝載板及其製作方法
JP5296894B2 (ja) パッケージキャリアおよびその製造方法
TWI435393B (zh) 封裝載板及其製作方法
JP2001352009A (ja) 半導体装置およびその製造方法
JP2013222959A (ja) パッケージキャリア及びその製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
WO2012042333A1 (ja) Ｌｅｄモジュール
US9704794B2 (en) Electronic device with die being sunk in substrate
US10886145B2 (en) Production of a multi-chip component
TW202126134A (zh) 具有選擇性模製物的用於鍍覆的封裝製程
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US20100258838A1 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP2008263205A (ja) 回路基板を用いた大電流表面実装型発光ダイオードランプ｛ＶｅｒｙＨｉｇｈＣｕｒｒｅｎｔＳＭＤＬＥＤＬａｍｐＵｓｉｎｇＰＣＢ｝
IT202100014906A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
WO2018070192A1 (ja) 電子装置およびその製造方法
JP2009099731A (ja) 部品内蔵電子モジュール
JP2008041817A (ja) 半導体素子収納用樹脂製中空パッケージ及び半導体装置とその製造方法並びに電子機器
IT202100014306A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
KR20160123682A (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
CN108963054B (zh) 覆晶式发光二极管及其制造方法