JP2009099731A - 部品内蔵電子モジュール - Google Patents
部品内蔵電子モジュール Download PDFInfo
- Publication number
- JP2009099731A JP2009099731A JP2007269203A JP2007269203A JP2009099731A JP 2009099731 A JP2009099731 A JP 2009099731A JP 2007269203 A JP2007269203 A JP 2007269203A JP 2007269203 A JP2007269203 A JP 2007269203A JP 2009099731 A JP2009099731 A JP 2009099731A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electronic module
- electronic
- built
- inorganic filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】間隔をおいて対向配置された少なくとも2枚の配線基板にそれぞれ電子部品を搭載し、各配線基板の間に、電子部品を内蔵する電気絶縁層を設け、対向する両プリント配線基板相互間を接続するため前記電気絶縁層を貫通して電気的接続用のインナビアを設けてなる部品内蔵電子モジュールにおいて、前記電気絶縁層の前記電子部品を囲う中央部分を、熱硬化性樹脂と無機質のフィラーを混合してなるコンポジット材料からなる第1の電気絶縁層で構成し、その外側の外周部分を無機質のフィラーを含まない熱硬化性樹脂からなる第2の電気絶縁層で構成する。
【選択図】図1
Description
図2は、この発明の製造方法を説明するために用いる電子モジュール集合体の分解斜視図である。
10:配線基板
10A:集合配線基板
15:IC素子
20:配線基板
20A:集合配線基板
22:抵抗チップ
23:半導体チップ
24:ICチップ
30:電気絶縁層
31:第1の電気絶縁層
31A:第1の電気絶縁シート
32:第2の電気絶縁層
32A:第2の電気絶縁シート
Claims (2)
- 間隔をおいて対向配置された少なくとも2枚の配線基板にそれぞれ電子部品を搭載し、各配線基板の間に、それぞれに搭載された電子部品が他方のプリント配線基板と接触しないように相互間に適宜の間隙を設け、この間隙内に絶縁樹脂を充填して対向する配線基板間に電気絶縁層を設け、対向する両プリント配線基板相互間を接続するため前記電気絶縁層を貫通して電気的接続用のインナビアを設けてなる部品内蔵電子モジュールにおいて、前記電気絶縁層の前記電子部品を囲う中央部分を、熱硬化性樹脂と無機質のフィラーを混合してなるコンポジット材料からなる第1の電気絶縁層で構成し、その外側の外周部分を無機質のフィラーを含まない熱硬化性樹脂からなる第2の電気絶縁層で構成したことを特徴とする部品内蔵電子モジュール。
- 無機質のフィラーの含まれない未硬化の熱硬化性樹脂により、複数の個別の電子モジュール領域に区画され、この区画された個別の電子モジュール領域の中央部にそれぞれ電子部品を収容するための空所を設けた第2の電気絶縁シートを形成する工程と、無機質のフィラーと未硬化の熱硬化性樹脂とを混合したコンポジット材料により、前記第2の電気絶縁シートの空所に収容可能な大きさの第1の電気絶縁シートを形成する工程と、前記第2の電気絶縁シートの両面に、少なくともこの第2の電気絶縁シートと対向する面に電子部品の実装された配線基板を前記第1の絶縁シートを介して重ね合わせることにより、前記第2の絶縁シートの空所内に前記配線基板に実装された電子部品と前記第1の電気絶縁シートとを重ね合わせて挿入する工程と、前記の重ね合わされた第1および第2の絶縁シートならびに配線基板の全体を加圧成形しながら前記第1および第2の絶縁シートを加熱硬化して複数の個別の電子モジュールの集合された電子モジュール集合体を形成する工程と、この電子モジュール集合体の個別の電子モジュールの領域の境界を前記第2の電気絶縁シートの部分を通して切断し、個別の電子モジュールに分割する工程とを含むことを特徴とするものである部品内蔵電子モジュールの製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269203A JP4967980B2 (ja) | 2007-10-16 | 2007-10-16 | 部品内蔵電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269203A JP4967980B2 (ja) | 2007-10-16 | 2007-10-16 | 部品内蔵電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009099731A true JP2009099731A (ja) | 2009-05-07 |
JP4967980B2 JP4967980B2 (ja) | 2012-07-04 |
Family
ID=40702458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007269203A Expired - Fee Related JP4967980B2 (ja) | 2007-10-16 | 2007-10-16 | 部品内蔵電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967980B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038083A1 (ja) * | 2012-09-10 | 2014-03-13 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
WO2014041696A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
JP2020184591A (ja) * | 2019-05-09 | 2020-11-12 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2021249124A1 (zh) * | 2020-06-11 | 2021-12-16 | 潍坊歌尔微电子有限公司 | 传感器的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261449A (ja) * | 2000-12-27 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2002353631A (ja) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
JP2006128226A (ja) * | 2004-10-26 | 2006-05-18 | Yamanashi Matsushita Electric Works Ltd | 電気部品内蔵多層プリント配線板及びその製造方法 |
JP2007103776A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2007158193A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法 |
-
2007
- 2007-10-16 JP JP2007269203A patent/JP4967980B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261449A (ja) * | 2000-12-27 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
JP2002353631A (ja) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
JP2006128226A (ja) * | 2004-10-26 | 2006-05-18 | Yamanashi Matsushita Electric Works Ltd | 電気部品内蔵多層プリント配線板及びその製造方法 |
JP2007103776A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2007158193A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電子部品実装用基板、電子部品モジュール、電子部品実装構造体及びこれらの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038083A1 (ja) * | 2012-09-10 | 2014-03-13 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
JPWO2014038083A1 (ja) * | 2012-09-10 | 2016-08-08 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
WO2014041696A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
JP2020184591A (ja) * | 2019-05-09 | 2020-11-12 | 富士電機株式会社 | 半導体装置の製造方法 |
JP7351102B2 (ja) | 2019-05-09 | 2023-09-27 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2021249124A1 (zh) * | 2020-06-11 | 2021-12-16 | 潍坊歌尔微电子有限公司 | 传感器的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4967980B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5992368B2 (ja) | パッケージキャリア | |
KR102565119B1 (ko) | 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈 | |
US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
JP3804861B2 (ja) | 電気装置および配線基板 | |
JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP4967980B2 (ja) | 部品内蔵電子モジュールの製造方法 | |
JP2012074423A (ja) | Ledモジュール | |
JP2007335675A (ja) | 電源装置および電源装置の製造方法 | |
JPH03286590A (ja) | セラミック配線基板 | |
KR102194720B1 (ko) | 방열 구조체를 포함하는 회로기판 | |
JP3922977B2 (ja) | 半導体装置内蔵多層配線基板 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP2012186421A (ja) | 電子制御装置 | |
CN106170174B (zh) | 印刷基板和电子装置 | |
JP2010003718A (ja) | 放熱基板とその製造方法及びこれを用いたモジュール | |
KR20190077469A (ko) | 회로 모듈 및 그 제조 방법 | |
JP4942452B2 (ja) | 回路装置 | |
CN110383473B (zh) | 配备有形成散热器的汇流条的电力电子电路及集成方法 | |
KR20200144286A (ko) | 고방열 pcb 제조 방법 및 이에 의해 제조된 고방열 pcb | |
JP7302669B2 (ja) | 回路モジュールおよびその製造方法 | |
JP2004281578A (ja) | プリント配線板とその製造方法および集積回路装置 | |
JP2014220429A (ja) | 多層基板およびこれを用いた電子装置 | |
JP7161629B1 (ja) | 部品内蔵基板、及びその製造方法 | |
CN111149177B (zh) | 电感器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100714 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4967980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |