CN115458415A - 半导体器件的制造方法及相应的半导体器件 - Google Patents

半导体器件的制造方法及相应的半导体器件 Download PDF

Info

Publication number
CN115458415A
CN115458415A CN202210646310.5A CN202210646310A CN115458415A CN 115458415 A CN115458415 A CN 115458415A CN 202210646310 A CN202210646310 A CN 202210646310A CN 115458415 A CN115458415 A CN 115458415A
Authority
CN
China
Prior art keywords
layered substrate
package
semiconductor chip
lds material
lds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210646310.5A
Other languages
English (en)
Inventor
A·贝利齐
M·罗维托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN115458415A publication Critical patent/CN115458415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

公开了半导体器件的制造方法及相应的半导体器件。一种半导体芯片设置在层状衬底的激光直接结构化(LDS)材料的区域上。半导体芯片具有面向层状衬底的前有源区和背向层状衬底的金属化后表面。层状衬底上的LDS材料的封装封装半导体芯片，半导体芯片的金属化后表面暴露在LDS材料的封装的外表面处。导电线和第一过孔被构造在LDS材料的区域中，以电连接到半导体芯片的前有源区。在LDS材料封装的外表面上镀有与半导体芯片的金属化后表面接触的导热层。由导热材料制成的热提取器主体与导热层以热传递关系耦合。

Description

半导体器件的制造方法及相应的半导体器件
相关申请的交叉引用
本申请要求意大利于2021年6月8日提交的第102021000014906号专利申请的优先权，该申请的内容在法律允许的最大范围内通过引用完整地包含在此。
技术领域
本说明书涉及制造半导体器件。
一个或多个实施例可应用于其中高散热(耗散)是期望特征的半导体器件。
背景技术
在那些高散热(耗散)是期望特征的半导体器件中，目前使用所谓的“向上散热式(slug-up)”配置，例如向上散热四边扁平无引线或QFN封装件，其具有安装在封装件顶部处的暴露的散热块(heat slug)的顶部上的热提取器(散热器或散热片)。
这种配置经常遇到的问题在于器件中半导体芯片或管芯的背面金属化(BSM)和散热块之间的管芯附接材料。
这种界面材料在散热方面可能是一个瓶颈。
为解决这个问题提出的一种方法包括研磨绝缘封装(模塑)，以暴露半导体芯片或管芯的背面。然而，这种方法被发现会导致不希望的开裂，主要是当半导体芯片或管芯由于磨削而明显变薄时。
本领域需要在解决这些问题方面做出贡献。
发明内容
一个或多个实施例涉及一种方法。
一个或多个实施例涉及相应的半导体器件。
一个或多个实施例提供了一种借助于激光直接结构化(LDS)技术的半导体芯片封装设计，该半导体芯片封装设计具有由于直接暴露管芯表面而在封装的顶部实现高散热的能力。
在一个或多个实施例中，几乎消除了最关键的热界面(用于管芯附接材料)。
一个或多个实施例可以提供小的、紧凑的封装轮廓，其有助于从简单的引线框架设计开始进行“调谐”。
一个或多个实施例可以展示全镀封装顶表面，其中可以识别暴露的管芯背面的存在。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
图1至图7是根据本说明书的实施例中的各种步骤的示例，以及
图8和图9是根据本说明书的一个或多个实施例制造的半导体器件的可能安装布置的截面图。
具体实施方式
不同图中对应的数字和符号一般指相应的部分，除非另有说明。绘制这些图是为了清楚地说明实施例的相关方面，并且不一定按比例绘制。图中绘制的特征的边缘不一定表示该特征的范围的终止。
在接下来的描述中，示出了各种特定细节，以便提供对根据描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下获得实施例，或者利用其他方法、组件、材料等获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，从而不会模糊实施例的各个方面。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包括关于该实施例描述的特定配置、结构或特性。因此，诸如“在实施例中”、“在一个实施例中”等可能存在于本说明书的各个点中的短语不一定确切地指代一个相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定配置、结构或特性。
本文使用的标题/参考仅仅是为了方便而提供的，因此并不定义保护的范围或实施例的范围。
在本说明书中，激光直接结构化(LDS)将被用于指代目前用于制造半导体器件的基于激光的技术，其中可以通过激光束激活或“结构化”(可能随后是电镀)在绝缘模制化合物中形成诸如线和过孔的导电结构。
例如，在诸如美国专利申请公开号2018/0342453、2020/0203264、2020/0321274、2021/0050226或2021/0050299的文献中讨论了激光直接结构化(LDS)技术(通常也称为直接铜互连(DCI)技术)，所有这些都通过引用并入本文并转让给本申请的同一受让人。
在将半导体器件集成在诸如印刷电路板(PCB)的衬底上之前理解和预测散热性能是有用的，以便于器件在定义的温度限制内操作。
当半导体器件运行(操作)时，由此吸收的电能转化为热量。
从半导体芯片或管芯表面到其直接周围环境的充分散热有助于半导体器件的有效和可靠操作。
这尤其是集成在衬底上的功率封装的情况，如印刷电路板(PCB)，其中产生了在器件操作期间生成热的高电流。
由于提高了封装的散热能力，避免了热失效，因此提高了器件性能和可靠性。
在包括附接在管芯焊盘上的半导体芯片或管芯的传统器件中，管芯和管芯附接材料之间的界面处的热阻在决定器件的热性能方面起着重要作用。在某种程度上，管芯附接材料的热导率对促进器件的充分性能至关重要。
过去为了改善热性能而提出的一种方法涉及使用所谓的“向上散热式”封装，其在前(顶)侧具有暴露的焊盘，该焊盘便于使用外部散热器从半导体管芯的前表面或顶表面提取热量。
一个有点类似的方法涉及封装研磨，以暴露管芯背面，以促进热量传递到散热器。
即使抛开其他问题不谈，也注意到，普通向上散热式封装不能充分利用顶侧表面进行热量提取，管芯附接材料仍然被发现是决定器件热性能的瓶颈。
此外，提出的封装研磨过程被发现会产生管芯强度问题，这可能导致不希望的管芯裂纹。
一个或多个实施例可以涉及从基本上可以类似于所谓的“预模制”引线框架的(平面)衬底10开始。
目前使用“引线框架(leadframe)”(或“引线框架(leadframe)”)的名称(例如，参见美国专利商标局的USPC综合词汇表)来表示为集成电路芯片或管芯提供支持的金属框架，以及将管芯或芯片中的集成电路互连到其他电气元件或触点的电引线。
引线框架通常使用诸如光刻技术的技术来创建。利用该技术，金属(例如，铜)材料的形式的箔或带(tape)蚀刻在顶部和底部侧面，以产生各种焊盘和引线。
目前使用的预模制引线框架包括电绝缘树脂，例如环氧树脂，例如使用平面模制工具模制到雕刻(例如，光刻)引线框架上。蚀刻金属材料中留下的空间由预成型树脂填充，所得引线框架的总厚度与原始蚀刻引线框架的厚度相同。
基本上，图中所示的衬底10可以被认为是预模制引线框架，其中(仅)导电连接杆12提供雕刻(例如，蚀刻)导电结构，在其上模制诸如LDS材料14的绝缘材料。
提供这样的衬底10涉及其他常规工艺(例如，使用扁平模制工具)，这使得在此没有必要提供更详细的描述。
如下文所述，只要可对其应用电镀工艺，连接杆12之间的绝缘材料14是LDS材料是有益的。
图2是绝缘膜16层压在图1的结构的一个(这里是前或顶)表面上的示例。
例如，来自味之素(Ajinomoto)的味之素堆积膜(ABF)是可有利地用于本文所讨论的布置中的绝缘膜的示例。
图3是半导体芯片或管芯18被放置到绝缘膜16上的示例，该半导体芯片或管芯18位于前述图中所示结构的连接杆12之间的模制化合物部分14上。
如图2的右侧所示(其中一个管芯18以放大比例再现)，管芯12被放置在倒置的膜16上，即，它们的有源区18A设置在管芯12的前表面或顶表面处，朝向下放置在绝缘膜16附近，并且管芯18的背面金属化BSN层18B朝向上，远离绝缘膜16。
注意，这里的图1至图7是指同时生产的多个半导体器件，以在“单体化”步骤中最终分离(参见图7)。
图4是将LDS模制化合物20的封装(帽)形成(以本领域技术人员本身已知的方式)到图3的结构上的示例，使得器件18嵌入封装件20中。
图5是应用于图4的结构两侧的激光束处理(通常表示为LB)的示例。
这种激光束处理可以使用目前用于具有双重目的的LDS技术的激光束源进行。
首先，将激光束处理LB应用于LDS封装件或帽20以将封装或帽烧蚀到半导体管芯18的背面金属化层18B的水平，使得金属化层18B暴露在LDS封装件或帽20的(烧蚀)表面。
其次，激光束处理LB导致在衬底10的部分14和LDS封装件或帽20中穿过LDS材料的过孔。
具体地说：第一过孔140与在衬底10的外(这里，下)表面处的线142的图案一起被构造(钻孔)，第一过孔140从衬底10的部分14的外(这里，下)表面延伸到管芯18的有源区18A；第二过孔200被构造(钻孔)，从封装件或盖20的外(这里，上)表面向下延伸到衬底10中的连接杆12。
如图所示，过孔140和200都延伸穿过绝缘层16。
图6是施加到过孔140和200的电镀处理的示例(如本领域其他常规的那样)，过孔140和200是经由先前结合图5所讨论的施加的激光束能量LB而构造的。
首先，这种电镀的目的是促进使过孔140和200导电。
第二，关于通过衬底10设置的过孔140，电镀的目的是在衬底10的外(这里，下)表面处创建导电线142的图案，该导电线142与过孔140配合以为管芯18的有源区18A提供电连接；对于LDS模制化合物封装件或盖20，电镀以这样的方式进行，以形成在封装件或盖20的(整个)外(这里，上)表面上延伸的背面金属化层220。
通过由过孔200和衬底10中的连接杆12提供的导电路径，有助于电镀金属化层220。
在一个或多个实施例中，通过提供预模制引线框架衬底10，进一步促进镀覆金属化层220，其中连接杆12形成电连接导电材料区域12的网状图案，例如矩形网状图案。
如图6所示的结构然后可以通过如图7所例示的锯片B被单个化，从而提供单独的半导体器件100。
然后，可以(以本领域技术人员本身已知的方式)将诸如100的器件布置在诸如印刷电路板或PCB的支撑衬底S上，如图8和图9所示，其中导电线142面向衬底S并为半导体管芯(die)或多个管芯(dice)18提供所需的电连接布线图案。
外部热提取器(散热器)HE可以以热传递关系耦合(例如焊接在焊料层222处)到形成在管芯(die)或多个管芯(dice)18的暴露的背面金属化18b上的(金属)电镀层220。
图8以示例的方式示出了一种布置，其中各个单独的热提取器HE耦合到单个器件100。
图9再次以示例的方式涉及其中热提取器HE耦合到多个(例如，两个)器件100的布置。
图7是用于在导电材料的区域12处切割层状衬底10的刀片B的示例，层状衬底10具有布置在其上的多个半导体芯片18，层状衬底10上形成LDS材料的封装件20，并在其上应用激光直接结构化处理LB进行处理。
如图7所示，在区域12处的切割(单个化)去除区域12以及延伸穿过LDS材料的封装件20的(第二)过孔200，并产生多个单个化的半导体器件100，每个半导体器件100包括导热层220的相应部分。
因此，图8是将导热材料的热提取器主体HE与导热层220(这样的相应部分)以热传递关系耦合的示例。
相反，图9是将单个(公共)导热材料的热提取器主体HE与两个(或更多个)半导体器件100中的导热层220的相应部分以热传递关系耦合的示例。
例如，为了通过促进对流流动来改善散热，使用如图9所示的多个器件100所共用的热提取器可能是有益的。
背面金属化层，例如层220，镀在管芯(die)或多个管芯(dice)18的暴露的背面金属化18B上，通过避免传统的管芯附接材料，有助于向热提取器104的散热，并在封装的整个表面上提供有效的散热。
由于不再使用传统的引线框架，因此得到的轮廓是小而紧凑的。
模拟实验已经表明，如本文所公开的布置可以提供功率半导体器件中在操作期间达到的温度的显著降低(例如-27％)。
在不损害基本原则的情况下，细节和实施例可以仅通过示例的方式相对于本文所描述的内容而改变，甚至显著地改变，而不偏离保护的范围。
权利要求是本文提供的关于实施例的技术教导的组成部分。
保护范围由所附权利要求决定。

Claims (16)

1.一种方法，包括：
提供层状衬底，所述层状衬底分别具有导电材料和激光直接结构化LDS材料的区域交替；
在所述层状衬底中的LDS材料的区域上布置半导体芯片，所述半导体芯片具有面向所述层状衬底的前有源区和背向所述层状衬底的金属化后表面；
在所述层状衬底上形成LDS材料的封装件以包封所述半导体芯片，其中所述LDS材料的封装件具有背向所述层状衬底的外表面，并且其中所述半导体芯片的所述金属化后表面被暴露在所述外表面处；
将激光直接结构化处理应用于所述层状衬底中的LDS材料的所述区域，以提供朝向所述半导体芯片的所述前有源区的第一导电线，所述第一导电线包括至少一个第一过孔，所述第一过孔穿过所述层状衬底中的LDS材料的所述区域延伸至所述半导体芯片的所述前有源区；以及
将激光直接结构化处理应用于LDS材料的所述封装件，以提供至少一个第二过孔，所述第二过孔穿过LDS材料的所述封装件延伸至所述层状衬底中的导电材料的区域以及镀在LDS材料的所述封装件的所述外表面上的导热层，其中所述导热层在暴露在LDS材料的所述封装件的所述外表面处的所述半导体芯片的所述金属化后表面上方延伸。
2.根据权利要求1所述的方法，还包括将延伸穿过LDS材料的所述封装件的所述至少一个第二过孔以及所述层状衬底中的所述导电材料的区域移除。
3.根据权利要求1所述的方法，还包括将导热材料的热提取器主体与所述导热层以热传递关系耦合。
4.根据权利要求1所述的方法，还包括在所述层状衬底上布置所述半导体芯片之前将绝缘层层压到所述层状衬底上，其中所述绝缘层位于所述层状衬底和所述半导体芯片的所述有源区的中间。
5.根据权利要求1所述的方法，其中在所述层状衬底上形成LDS材料的所述封装件以包封所述半导体芯片包括：
将LDS材料施加到上面布置有所述半导体芯片的所述层状衬底上，其中所述半导体芯片被埋入所述LDS材料中；以及
部分地移除施加到所述层状衬底上的所述LDS材料，以提供LDS材料的所述封装件的所述外表面，所述半导体芯片的所述金属化后表面暴露在LDS材料的所述封装件的所述外表面处。
6.根据权利要求1所述的方法，其中朝向所述半导体芯片的所述前有源区的所述第一导电线包括在所述层状衬底的与所述半导体芯片相对的表面上延伸的导电线。
7.一种方法，包括：
提供层状衬底，所述层状衬底分别具有导电材料和激光直接结构化LDS材料的区域交替；
在所述层状衬底中的LDS材料的相应多个区域上布置多个半导体芯片，每个半导体芯片具有朝向所述层状衬底的前有源区和背向所述层状衬底的金属化后表面；
在所述层状衬底上形成LDS材料的封装件以包封所述多个半导体芯片，其中LDS材料的所述封装件具有背向所述层状衬底的外表面，并且其中所述多个半导体芯片中的每个半导体芯片的所述金属化后表面被暴露在所述外表面处；
将激光直接结构化处理应用于所述层状衬底中的LDS材料的所述区域，以提供朝向所述多个半导体芯片中的每个半导体芯片的所述前有源区的第一导电线，所述第一导电线包括多个第一过孔，所述多个第一过孔穿过所述层状衬底中的LDS材料的所述区域延伸至所述多个半导体芯片的所述前有源区；
将激光直接结构化处理应用于LDS材料的所述封装件，以提供多个第二过孔所述多个第二过孔穿过LDS材料的所述封装件延伸至所述层状衬底中的导电材料的区域以及镀在LDS材料的所述封装件的所述外表面上的导热层，其中所述导热层在暴露在LDS材料的所述封装件的所述外表面处的所述多个半导体芯片的所述金属化后表面上方延伸；以及
在导电材料的所述区域处切割穿过所述层状衬底和形成在所述层状衬底上的LDS材料的所述封装件，其中所述切割移除延伸穿过LDS材料的所述封装件的所述多个第二过孔，并产生多个单个化的半导体器件，每个单个化的半导体器件包括所述导热层的相应部分。
8.根据权利要求7所述的方法，还包括将导热材料的热提取器主体与所述导热层的所述相应部分以热传递关系耦合。
9.根据权利要求7所述的方法，还包括将导热材料的单个热提取器主体与所述多个单个化的半导体器件中的至少两个半导体器件中的所述导热层的多个相应部分以热传递关系耦合。
10.根据权利要求7所述的方法，还包括在将所述多个半导体芯片布置在所述层状衬底上之前将绝缘层层压在所述层状衬底上，其中所述绝缘层位于所述层状衬底和每个半导体芯片的所述有源区的中间。
11.根据权利要求7所述的方法，其中在所述层状衬底上形成LDS材料的所述封装件以包封所述多个半导体芯片包括：
将LDS材料施加到上面布置有所述多个半导体芯片的所述层状衬底上，其中所述多个半导体芯片被埋入施加到所述层状衬底上的所述LDS材料中；以及
部分移除施加到所述层状衬底上的所述LDS材料，以提供LDS材料的所述封装件的所述外表面，所述多个半导体芯片的所述金属化后表面暴露在LDS材料的所述封装件的所述外表面处。
12.根据权利要求7所述的方法，其中朝向所述至少一个半导体芯片的所述前有源区的所述第一导电线包括在所述层状衬底的与所述多个半导体芯片相对的表面上延伸的导电线。
13.一种器件，包括：
层状衬底，包括激光直接结构化LDS材料的区域；
半导体芯片，布置在LDS材料的所述区域上，所述半导体芯片具有面向所述层状衬底的前有源区和背向所述层状衬底的金属化后表面；
LDS材料的封装件，在所述层状衬底上并且包封所述半导体芯片，其中LDS材料的所述封装件具有背向所述层状衬底的外表面，并且所述半导体芯片的所述金属化后表面暴露在LDS材料的所述封装件的所述外表面处；
第一导电线，朝向所述半导体芯片的所述前有源区，所述第一导电线被构造在LDS材料的所述区域中，所述第一导电线包括第一过孔，所述第一过孔穿过LDS材料的所述区域延伸到所述至少一个半导体芯片的所述前有源区；以及
导热层，镀在LDS材料的所述封装件的所述外表面上，所述导热层在暴露在LDS材料的所述封装件的所述外表面处的所述半导体芯片的所述金属化后表面上延伸。
14.根据权利要求13所述的器件，还包括导热材料制成的热提取器主体，所述热提取器主体与所述导热层以热传递关系耦合。
15.根据权利要求13所述的器件，还包括绝缘层，所述绝缘层位于所述层状衬底和所述半导体芯片的所述有源区之间。
16.根据权利要求13所述的器件，其中所述层状衬底还包括与LDS材料的所述区域相邻的导电材料的区域，并且还包括第二过孔，所述第二过孔延伸穿过在所述导热层和所述层状衬底中的导电材料的区域之间的LDS材料的所述封装件。
CN202210646310.5A 2021-06-08 2022-06-08 半导体器件的制造方法及相应的半导体器件 Pending CN115458415A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000014906 2021-06-08
IT102021000014906A IT202100014906A1 (it) 2021-06-08 2021-06-08 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/833,233 2022-06-06
US17/833,233 US20220392863A1 (en) 2021-06-08 2022-06-06 Method of manufacturing semiconductor devices and corresponding semiconductor device

Publications (1)

Publication Number Publication Date
CN115458415A true CN115458415A (zh) 2022-12-09

Family

ID=77412251

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202221430701.5U Active CN218004831U (zh) 2021-06-08 2022-06-08 半导体器件
CN202210646310.5A Pending CN115458415A (zh) 2021-06-08 2022-06-08 半导体器件的制造方法及相应的半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202221430701.5U Active CN218004831U (zh) 2021-06-08 2022-06-08 半导体器件

Country Status (3)

Country Link
US (1) US20220392863A1 (zh)
CN (2) CN218004831U (zh)
IT (1) IT202100014906A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700055987A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e corrispondente prodotto
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT201900005156A1 (it) 2019-04-05 2020-10-05 St Microelectronics Srl Procedimento per fabbricare leadframe per dispositivi a semiconduttore
US11552024B2 (en) 2019-08-16 2023-01-10 Stmicroelectronics S.R.L. Method of manufacturing quad flat no-lead semiconductor devices and corresponding quad flat no-lead semiconductor device
US11521861B2 (en) 2019-08-16 2022-12-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Also Published As

Publication number Publication date
CN218004831U (zh) 2022-12-09
IT202100014906A1 (it) 2022-12-08
US20220392863A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
CN213583700U (zh) 半导体器件
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US9142473B2 (en) Stacked type power device module
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
CN1571151A (zh) 双规引线框
US7529093B2 (en) Circuit device
US20090224383A1 (en) Semiconductor die package including exposed connections
JP2005191240A (ja) 半導体装置及びその製造方法
JP3390661B2 (ja) パワーモジュール
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
US11081472B2 (en) Stacked die multichip module package
US7867908B2 (en) Method of fabricating substrate
JP2023509241A (ja) 選択的成形を伴うメッキ用パッケージ化方法
JP5341339B2 (ja) 回路装置
KR101222809B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN218004831U (zh) 半导体器件
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
CN112635411A (zh) 具有顶侧或底侧冷却的半导体封装
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2002118215A (ja) 半導体装置
CN112640096A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination