KR20160123682A - 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 - Google Patents
메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160123682A KR20160123682A KR1020150054059A KR20150054059A KR20160123682A KR 20160123682 A KR20160123682 A KR 20160123682A KR 1020150054059 A KR1020150054059 A KR 1020150054059A KR 20150054059 A KR20150054059 A KR 20150054059A KR 20160123682 A KR20160123682 A KR 20160123682A
- Authority
- KR
- South Korea
- Prior art keywords
- electrodes
- forming
- insulating layer
- electrode
- insulating
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 96
- 239000002184 metal Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 28
- 230000017525 heat dissipation Effects 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 11
- 150000003071 polychlorinated biphenyls Chemical class 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 10
- 238000005192 partition Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
본 발명은 LED 칩(Light emitting diode chip)과 같은 전자부품의 방열 성능을 높일 수 있는 메탈 PCB(Metal printed circuit board) 및 그 제조 방법을 개시한다. 또한, LED 칩이 메탈 PCB에 패키징되어 있는 LED 패키지 구조물 및 그 제조 방법을 개시한다. 본 발명의 메탈 PCB는, 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와; 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과; 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과; 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함한다. 본 발명의 또 다른 측면에 따른 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다. 본 발명의 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다. 본 발명에 의하면, LED 칩의 방열 성능을 높일 수 있으며, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 효과가 있다.
Description
본 발명은 메탈 인쇄회로기판(Metal printed circuit board, Metal PCB)에 관한 것으로, 보다 상세하게는 전자부품(Electronic components)의 방열 성능(Heat radiation efficiency)을 높일 수 있는 메탈 PCB 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 엘이디 칩(LED(Light emitting diode) chip)이 높은 방열 성능의 메탈 PCB에 패키징(Packing)되어 있는 엘이디 패키지 구조물 및 그 제조 방법에 관한 것이다.
오랫동안 LED, 반도체 소자, 트랜지스터(Transistor) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다. 고발열 전자부품의 하나로 LED는 수명이 길고, 소형화 및 경량화가 용이하며, 소비전력이 낮은 등의 많은 장점으로 다양한 분야에서 사용이 증가되고 있다. 조명의 광원으로 사용되는 LED는 발광 효율이 높아지고 있지만, 통상적으로 공급 전력의 50% 이상이 발열에 소비되는 것으로 알려져 있다. 따라서 LED 칩의 발열로 인한 특성 저하, 수명 단축 등의 문제를 해결하는 것이 매우 중요하다.
LED 패키지(LED package) 또는 LED 모듈(LED module)은 표면실장기술(Surface mount technology, SMT)에 의하여 PCB, 메탈 PCB 등에 실장하는 것이 일반화되어 있다. 메탈 PCB는 메탈 회로기판(Metal circuit board), 메탈 코어 PCB(Metal core PCB) 등으로 지칭되고도 있다. 메탈 PCB는 LED 칩의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하는 방열 기판(Heat radiating substrate)이다. 한편, 칩온보드((Chip-on-board, COB) LED 패키지는 LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(Bare die)를 방열 기판에 직접 실장하여 패키징(Packing)함으로써, LED 패키지의 제조 공정을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.
미국 특허 제8,138,512호 "엘이디 패키지를 갖는 메탈 PCB(LED package with metal PCB)"는 엘이디 칩이 실장되는 제1 시트 메탈 플레이트(Sheet metal plate), 제2 시트 메탈 플레이트, 절연층(Insulating layer)과 홀컵(Hole cup)을 구비하고 있다. 절연층은 제1 시트 메탈 플레이트의 제1 및 제2 전극 패턴(Electrode pattern)과 제2 시트 메탈 플레이트의 제1 및 제2 단자(Terminal) 사이에 개재되어 있다. 제1 및 제2 전극 패턴은 비아 홀들(Via holes)에 형성되어 있는 비아 도체 부분들(Via conductive portions)에 의하여 접속되어 있다. LED 칩의 열은 제1 및 제2 전극 패턴과 비아 도체 부분들을 통하여 제1 및 제2 단자에 전달되어 방출된다. 그러나 비아 도체 부분들을 통한 열전도율(Thermal conductivity)이 낮은 단점이 있다.
미국 특허출원공개 제2012/0268896 A1호 "메탈 코어 PCB와 전자 패키지 구조물(Metal core printed circuit board and electronic package structure)"은 전자부품이 표면에 실장되어 있는 회로층(Circuit layer)과, 회로층의 이면에 배치되어 있는 금속층(Metal layer)으로 구성되어 있다. 복수의 관통구멍(Through hole)이 메탈 코어 PCB의 회로층과 금속층에 형성되어 있다. 복수의 서멀 패시지(Thermal passage)가 메탈 코어 PCB의 관통구멍들을 통하여 외부의 회로기판(External circuit board)에 접속되어 있다. 전자부품의 핀들(Pins)은 서멀 패시지들에 접속되어 있다. 전자부품의 열은 서멀 패시지들을 통하여 회로기판에 전달되어 방출된다. 그러나 금속층과 서멀 패시지들의 절연을 위한 복수의 절연층(Insulating layer)으로 플라스틱 시스(Plastic sheath)를 메탈 코어 PCB의 관통구멍들에 통과되도록 끼운 후, 서멀 패시지들로 리벳(Rivet)을 메탈 코어 PCB의 관통구멍들에 통과되도록 끼워 결합해야 하므로, 구성이 상당히 복잡하고 조립이 어려워 생산성이 저하되는 문제가 있다. 또한, 전자부품의 핀들을 서멀 패시지들에 접속하기 위한 별도의 솔더링 공정(Soldering process)이 추가로 필요한 단점이 있다.
최근까지 LED 관련 기술은 LED 칩의 발광 효율을 향상시키고 이를 효율적으로 추출하기 위한 연구 위주로 활발하게 진행되어 왔다. 하지만 이러한 많은 노력에도 불구하고 LED 칩에서 발생하는 열을 외부로 효율적으로 전달하고 광 효율을 유지할 수 있는 패키징 기술, PCB구조, 모듈 기술 등의 주변 기술들이 성숙되지 못한 것이 LED 응용시장 확대에 장벽이 되고 있다. 따라서 LED 칩의 방열 성능을 높일 수 있는 메탈 PCB에 대한 연구가 활발히 진행되고 있다.
본 발명은 상기한 바와 같은 종래의 메탈 PCB와 LED 패키지에서 발생되는 여러 가지 문제점을 해결하기 위한 것이다. 본 발명의 목적은, LED 칩과 같은 고발열 전자부품의 방열 성능을 높일 수 있는 새로운 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은, 구성이 간단하고 제조가 용이하여 생산비를 낮출 수 있는 메탈 PCB 및 그 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 있는 LED 패키지 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 메탈 PCB의 제조 방법이 제공된다. 본 발명에 따른 메탈 PCB의 제조 방법은, 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와; 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와; 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와; 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계를 포함한다. 본 발명의 다른 측면에 따른 LED 패키지 구조물의 제조 방법은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 LED 칩을 패키징하는 단계를 포함한다.
본 발명에 따른 메탈 PCB 및 LED 패키지 구조물의 제조 방법에 있어서, 절연층을 형성하는 단계는, 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와; 제1 및 제2 절연 시트가 제1 및 제2 전극 사이의 간격에 채워지도록 제1 및 제2 절연 시트를 열압착하는 단계와; 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어진다. 몇몇 실시예에 있어서, 절연층은 제1 및 제2 및 제2 전극 사이의 간격에 형성함과 동시에 윗면과 아랫면 중 어느 하나 이상에 연장되도록 형성할 수 있다. 이와 같이 절연층이 절연 시트의 열압착에 의하여 형성되므로, 전자부품의 사양 및 도체 패턴의 형태 등에 따라 절연층의 구성을 쉽게 변경할 수 있는 설계자유도(Design freedom)를 향상시킬 수 있다. 또한, 본 발명에 따른 메탈 PCB 및 LED 패키지 구조물의 제조 방법은 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함한다. LED 칩의 열은 메탈 베이스를 통하여 방열 패드에 빠르게 전달되어 공기 중으로 방출된다.
본 발명의 또 다른 측면에 따른 메탈 PCB는, 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와; 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과; 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과; 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함한다. 본 발명의 또 다른 측면에 따른 LED 패키지 구조물은, 메탈 PCB의 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함한다.
본 발명에 따른 메탈 PCB 및 LED 패키지 구조물에 있어서, 절연층은 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있다. 또한, 본 발명에 따른 메탈 PCB 및 LED 패키지 구조물은, 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함한다.
본 발명에 따른 메탈 PCB 및 그 제조 방법은, LED 칩과 같은 고발열 전자부품의 열이 메탈 베이스를 통하여 방열 패드에 효율적으로 전달되어 방열되므로, 방열 성능 및 신뢰성을 높일 수 있게 된다. 또한, 구성이 간단하고 제조가 용이하여 생산성을 향상시킬 수 있다. 또한, 절연층이 절연 시트의 열압착에 의하여 제1 및 제2 간격 사이에 형성되므로, 절연층의 불량을 방지할 수 있으며, 절연층의 형태를 쉽게 변경하여 제조할 수 있다. 본 발명에 따른 LED 패키지 구조물 및 그 제조 방법은, LED 칩이 방열 성능이 높고 제조가 용이한 메탈 PCB에 실장되어 신뢰성과 생산성을 향상시킬 수 있는 유용한 효과가 있다.
도 1은 본 발명에 따른 제1 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 도체 패턴을 나타낸 평면도이다.
도 4는 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 아래 도체 패턴과 방열 패드를 나타낸 저면도이다.
도 5는 본 발명에 따른 제1 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 6은 본 발명에 따른 제1 실시예의 메탈 PCB에서 메탈 베이스의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 7은 본 발명에 따른 제1 실시예의 메탈 PCB에서 절연층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 8은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 및 아래 도체 패턴과 위 및 아래 패턴 도금층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 9는 본 발명에 따른 제2 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 10은 본 발명에 따른 제2 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 11은 본 발명에 따른 제3 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 12는 본 발명에 따른 제3 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 13은 본 발명에 따른 제4 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 14는 본 발명에 따른 제4 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 도체 패턴을 나타낸 평면도이다.
도 4는 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 아래 도체 패턴과 방열 패드를 나타낸 저면도이다.
도 5는 본 발명에 따른 제1 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 6은 본 발명에 따른 제1 실시예의 메탈 PCB에서 메탈 베이스의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 7은 본 발명에 따른 제1 실시예의 메탈 PCB에서 절연층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 8은 본 발명에 따른 제1 실시예의 메탈 PCB에서 제1 및 제2 위 및 아래 도체 패턴과 위 및 아래 패턴 도금층의 제조 방법을 설명하기 위하여 나타낸 도면이다.
도 9는 본 발명에 따른 제2 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 10은 본 발명에 따른 제2 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 11은 본 발명에 따른 제3 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 12는 본 발명에 따른 제3 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
도 13은 본 발명에 따른 제4 실시예의 메탈 PCB와 LED 패키지 구조물을 나타낸 단면도이다.
도 14는 본 발명에 따른 제4 실시예의 메탈 PCB를 분리하여 나타낸 사시도이다.
본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하, 본 발명에 따른 메탈 PCB 및 그 제조 방법, LED 패키지 구조물 및 그 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.
먼저, 도 1 내지 도 8에 본 발명에 따른 제1 실시예의 메탈 PCB와 LED 패키지 구조물이 도시되어 있다. 도 1 내지 도 3, 도 5와 도 6을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)의 메탈 베이스(20)는 제1 전극(22)과 제2 전극(24)을 구비한다. 제1 및 제2 전극(22, 24)은 윗면(22a, 24a)과 아랫면(22b, 24b)을 가지며, 서로 간격(26)을 두고 떨어져 있다. 제1 전극(22)은 양극(Anode)이 되고, 제2 전극(24)은 음극(Cathode)이 될 수 있다.
한 쌍의 위 따내기 부분(Top cutting portion: 28)이 제1 전극(22)의 윗면(22a)에 간격(26)으로부터 연장되도록 형성되어 있다. 위 따내기 부분(28)들은 윗면(22a)의 양쪽에 형성되어 있다. 몇몇 실시예에 있어서, 위 따내기 부분(28)들은 윗면(22a)의 가장자리 한쪽에만 형성될 수도 있다. 아래 따내기 부분(Bottom cutting portion: 30)이 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 형성되어 있다. 메탈 베이스(20)는 동판(Copper plate: 32)으로 구성되어 있으나, 이에 한정되는 것은 아니다. 메탈 베이스(20)는 알루미늄판(Aluminum plate)과 같은 전도성이 우수한 도체로 구성될 수 있다.
도 1, 도 2, 도 5와 도 7을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 전극(22, 24)과 층간 절열을 위한 절연층(40)을 구비한다. 절연층(40)은 제1 및 제2 전극(22, 24)을 격리하도록 간격(26)에 채워져 있는 격벽 부분(Partition wall portion: 42)과, 위 따내기 부분(28)에 채워져 있는 위 층간 절연막 부분(Top interlayer dielectric portion: 44)과, 아래 따내기 부분(30)에 채워져 있는 아래 층간 절연막 부분(Bottom interlayer dielectric portion: 46)으로 구성되어 있다. 위 층간 절연 부분(44)은 격벽 부분(42)의 위쪽 끝으로부터 수평하게 연장되어 있다. 아래 층간 절연 부분(46)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다.
도 7의 (a) 및 (b)에 도시어 있는 바와 같이, 절연층(40)은 제1 및 제2 절연 시트(Insulating sheet: 50, 52) 각각을 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 적층한 후, 제1 및 제2 절연 시트(50, 52)를 열압착(Thermocompression bonding)하여 제1 및 제2 절연 시트(50, 52) 각각이 간격(26), 위 및 아래 따내기 부분(28, 30)에 채워지게 하여 형성할 수 있다. 몇몇 실시예에 있어서, 절연층(40)은 제1 및 제2 전극(22, 24) 각각의 윗면(22a, 24a)과 아랫면(22b, 24b) 중 어느 한 면, 예를 들면 제2 전극(24)의 윗면(24a)에 한 장의 절연 시트를 적층한 후, 절연 시트를 열압착하여 간격(26)에 채워지게 형성할 수도 있다.
도 1 내지 도 5와 도 8을 참조하면, 본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 전극(22, 24) 각각의 윗면(22a, 24a)에 형성되어 있는 제1 및 제2 위 도체 패턴(Top conductive pattern: 60, 62)과, 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)에 형성되어 있는 제1 및 제2 아래 도체 패턴(Bottom conductive pattern: 70, 72)을 구비한다. 제1 및 제2 위 도체 패턴(60, 62)은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)을 덮도록 서로 간격(64)을 두고 떨어져 있다. 복수의 부품 홀(Component hole: 66)이 제1 위 도체 패턴(60)에 형성되어 있다.
제1 및 제2 아래 도체 패턴(70, 72)은 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)을 덮도록 서로 간격(74)을 두고 떨어져 있다. 제1 아래 도체 패턴(70)은 제2 아래 도체 패턴(72)의 가장자리에 이웃하도록 아래 따내기 부분(30)을 제외한 제1 아래 도체 패턴(70)의 아랫면 일부를 덮도록 형성되어 있다. 제1 및 제2 아래 도체 패턴(70, 72)의 폭은 거의 동일하고, 간격(74)은 제1 및 제2 아래 도체(70, 72)의 폭을 합한 것과 거의 동일하다. 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72) 각각은 제1 및 제2 동박(Copper foil: 80, 82)에 의하여 구성되어 있다. 몇몇 실시예에 있어서, 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72) 각각은 동 도금에 의하여 형성될 수 있다.
본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 아래 도체 패턴(70, 72) 사이의 아래 층간 절연막 부분(46)의 아랫면에 형성되어 있는 방열 패드(Thermal pad: 90)를 구비한다. 방열 패드(90)는 제1 및 제2 아래 도체 패턴(70, 72)과 서로 간격(92, 94)을 두고 떨어져 있고, 아래 층간 절연막 부분(46)에 의하여 제1 및 제2 전극(22, 24)와 절연되어 있다. 방열 패드(90)는 제1 및 제2 아래 도체 패턴(70, 72)과 마찬가지로 제2 동박(82)에 의하여 구성되어 있다. 방열 패드(90)는 제1 전극(22)과 아래 층간 절연막 부분(46)을 통하여 전달되는 전자부품의 열을 방출한다. 몇몇 실시예에 있어서, 방열 패드(90)는 삭제될 수 있다. 이 경우, 메탈 베이스(20)은 전자부품으로부터 열을 전달받아 공기 중으로 방출하게 된다.
본 발명에 따른 제1 실시예의 메탈 PCB(10A)는 제1 및 제2 위 도체 패턴(60, 62)의 윗면에 도금되어 있는 위 패턴 도금층(Top pattern plating layer: 100)과, 제1 및 제2 아래 도체 패턴(70, 72)의 아랫면(22b, 24b)과 방열 패드(90)의 아랫면에 도금되어 있는 아래 패턴 도금층(Bottom pattern plating layer: 110)을 구비한다. 위 및 아래 패턴 도금층(100, 110) 각각은 고밀도(High density), 고신뢰성(High reliability) 및 균일전착성(Throwing power)을 위하여 금(Gold)에 의하여 구성될 수 있다.
도 1과 도 2를 참조하면, 본 발명에 따른 제1 실시예의 LED 패키지 구조물(120A)은 제1 실시예의 메탈 PCB(10A)에 COB 패키징(Chip-on-board packing)되어 있는 LED 칩(122)을 구비한다. LED 칩(122)은 플립 칩 본딩(Flip chip bonding)과 와이어 본딩(Wire bonding)에 의하여 제1 및 제2 위 도체 패턴(60, 62) 각각에 접속되어 있다. 형광체(Phosphor: 124)가 LED 칩(122) 위에 형성되어 있다. 봉지(Encapsulation: 126)가 몰딩(Molding)에 의하여 LED 칩(122)을 감싸고 있다. 봉지(126)는 LED 칩(122)의 빛을 확산시키는 볼록렌즈(Convex lens)로 구성되어 있으며, 실리콘(Silicone), 에폭시(Epoxy) 등으로 구성될 수 있다. 몇몇 실시예에 있어서, 봉지(126)는 형광체와 봉지재가 혼합되어 구성될 수도 있다.
본 발명에 따른 LED 패키지 구조물(120)에 있어서, LED 칩(122)의 열은 제1 위 도체 패턴(60), 제1 전극(22)과 아래 층간 절연막 부분(46)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. LED 칩(122)은 플립 칩 본딩에 의하여 제1 위 도체 패턴(60)에 직접적으로 접촉되어 있으므로, LED 칩(122)에서 발생되는 대부분의 열이 제1 전극(22)에 전달되게 된다. 제1 전극(22)을 통한 열전도 효과를 높이기 위하여 제1 전극(22)의 단면적은 제2 전극(24)의 단면적보다 크게 구성되어 있다. 이와 같이 LED 칩(122)의 열이 열전도도가 우수한 제1 전극(22), 즉 양극을 통하여 방열 패드(90)에 빠르게 전달되어 효과적으로 방출되므로, 방열 성능이 향상되게 된다.
지금부터는, 본 발명에 따른 제1 실시예의 메탈 PCB 및 LED 패시지 구조물의 제조 방법을 설명한다.
도 6을 참조하면, 메탈 베이스(20)의 소재로 동판(32)을 1차 포토리소그래피(Photolithography)에 의하여 서로 간격(26)을 두고 떨어져 있는 제1 및 제2 전극(22, 24)으로 형성한다. 메탈 베이스(20)의 포토리소그래피에 의한 식각 깊이(Etching depth)가 깊어질수록 단면 방향도 부식이 진행되기 때문에 정밀도가 높은 미세 가공이 어렵다. 따라서 동판(32)의 두께가 1㎜ 이상인 경우, 동판(32)은 다단 포토리소그래피(Multiple-step photolithography)에 의하여 간격(26)의 폭이 일정하고 이상적인 직각도를 유지하도록 정밀하게 형성할 수 있다.
위 따내기 부분(28)은 제1 전극(22)의 윗면(22a)에 간격(26)으로부터 연장되도록 2차 포토리소그래피에 의하여 형성한다. 아래 따내기 부분(30)은 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 2차 포토리소그래피에 의하여 위 따내기 부분(28)과 함께 형성한다. 포토리소그래피는 네가티브 포토레지스트(Negative photoresist)에 의하여 실시할 수 있다. 몇몇 실시예에 있어서, 아래 따내기 부분(30)은 위 따내기 부분(28)과 별도로 3차 포토리소그래피에 의하여 형성할 수도 있다.
도 7을 참조하면, 메탈 베이스(20)의 포토리소그래피에 의하여 제1 및 제2 전극(22, 24)의 형성이 완료되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 제1 및 제2 절연 시트(50, 52)를 적층한 후, 진공분위기에서 열압착한다. 제1 및 제2 절연 시트(50, 52)는 T-preg HTD(상품명, Laird technologies, 미국), Thermal Clad(상품명, Bergquist Company, 미국), Hitt plate(상품명, Denka, 일본) 등의 고방열 절연 시트로 구성될 수 있다. 진공 분위기에서 제1 및 제2 절연 시트(50, 52)의 열압착 시 제1 및 제2 절연 시트(50, 52)는 간격(26), 위 및 아래 따내기 부분(28, 30)에 채워져 절연층(40)을 형성하게 된다.
절연층(40)이 형성되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 남아있는 제1 및 제2 절연 시트(50, 52)의 잔여물은 스크래핑(Scraping)에 의하여 제거한다. 스크래핑은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)을 폴리싱(Polishing)하는 것에 의하여 실시할 수 있다. 위 층간 절연막 부분(44)은 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 동일 평면을 이루도록 평탄하게 폴리싱한다. 아래 층간 절연막 부분(46)은 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)과 동일 평면을 이루도록 평탄하게 폴리싱한다.
도 8의 (a) 내지 (d)를 참조하면, 절연층(40)의 형성이 완료되면, 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)과 아랫면(22b, 24b)에 제1 및 제2 동박(80, 82)을 압착한다. 제1 동박(80)은 포토리소그래피에 의하여 제1 및 제2 전극(22, 24)의 윗면(22a, 24a)을 덮고 있는 제1 및 제2 위 도체 패턴(60, 62)으로 형성한다. 도 2에 도시되어 있는 바와 같이, 제1 위 도체 패턴(60)과 이웃하는 제2 위 도체 패턴(62)의 가장자리는 격벽 부분(42)의 일부를 덮도록 형성한다. 제2 위 도체 패턴(62)의 가장자리가 격벽 부분(42)의 일부를 덮도록 형성됨으로써, 제1 및 제2 위 도체 패턴(60, 62) 사이의 간격(64)은 제1 및 제2 전극(22, 24) 사이의 간격(26)보다 좁게 형성된다. 따라서 격벽 부분(42)의 두께에 발생되는 오차가 제1 및 제2 위 도체 패턴(60, 62) 사이의 간격(64)에 의하여 보상할 수 있게 된다. 제2 동박(82)은 포토리소그래피에 의하여 제1 및 제2 아래 도체 패턴(70, 72)과, 제1 및 제2 아래 도체 패턴(70, 72) 사이에 제1 및 제2 아래 도체 패턴(70, 72)과 서로 간격(92, 94)을 두고 떨어져 있는 방열 패드(90)로 형성한다.
도 8의 (e)를 참조하면, 제1 및 제2 위 및 아래 도체 패턴(60, 62, 70, 72)의 형성이 완료되면, 제1 및 제2 위 도체 패턴(60, 62)의 윗면과 제1 및 제2 아래 도체 패턴(70, 72)의 아랫면 각각에 위 및 아래 패턴 도금층(100, 110)을 도금한다. 위 및 아래 패턴 도금층(100, 110)의 도금이 완료되면, LED 칩(122)을 패키징한다. 한편, 복수의 LED 패키지 구조물(120)이 한 장의 동판에 구성될 수 있다. LED 칩(122)의 패키징이 완료되면, 동판으로부터 복수의 LED 패키지 구조물(120)을 낱개로 분리한다. 이웃하는 LED 패키지 구조물(120)의 경계는 반도체 웨이퍼와 같이 동판의 다이싱 쏘우(Dicing saw)에 의하여 정밀하게 절단할 수 있다.
도 9와 도 10에 메탈 PCB와 LED 패키지 구조물의 제2 실시예가 도시되어 있다. 도 9와 도 10을 참조하면, 제1 및 제2 실시예의 메탈 PCB(10A, 10B)와 LED 패키지 구조물(120A, 120B)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.
제2 실시예의 메탈 PCB(10A)는 아래 층간 절연막 부분(46)을 구비하지 않고 있다. 방열 패드(90)는 제1 전극(22)의 아랫면(24b)에 직접적으로 접촉하도록 형성되어 있다. 그루브(Groove: 34)가 제1 아래 도체 패턴(70)과 방열 패드(90) 사이에 배치되도록 제1 전극(22)의 아랫면(24b) 가운데에 형성되어 있다. 절연층(140)이 제1 아래 도체 패턴(70)과 방열 패드(90)의 경계를 규정할 수 있도록 그루브(34)에 형성되어 있다. 절연층(140)은 제2 절연 시트(52)의 열압착 시 그루브(34)에 채워져 형성된다. 격벽 부분(42)과 절연층(140)의 폭은 거의 동일하게 형성되어 제1 및 제2 아래 도체 패턴(70, 72)과 방열 패드(90)의 경계를 명확히 규정하게 된다.
본 발명에 따른 제2 실시예의 LED 패키지 구조물(120B)에 있어서, LED 칩(122)의 열은 제1 위 도체 패턴(60)과 제1 전극(22)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. 따라서 제2 실시예의 LED 패키지 구조물(120B)은 제1 실시예의 LED 패키지 구조물(120A)보다 열전도 효과가 높아져 방열 성능이 향상되게 된다.
도 11과 도 12에 메탈 PCB와 LED 패키지 구조물의 제3 실시예가 도시되어 있다. 도 11과 도 12를 참조하면, 제1 및 제3 실시예의 메탈 PCB(10A, 10C)와 LED 패키지 구조물(120A, 120C)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.
제3 실시예의 메탈 PCB(10C)는 메탈 베이스(20)의 제1 전극(22)과 제2 전극(24)이 간격(26)을 기준으로 양분되어 있으며, 위 층간 절연막 부분(44)을 구비하지 않고 있다. 복수의 부품 홀(66, 68)이 제1 및 제2 위 도체 패턴(60, 62)에 형성되어 있다. 방열 패드(90)는 방열 면적을 충분히 확보할 수 있도록 간격(26)을 기준으로 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)을 가로지도록 배치되어 있다. 아래 따내기 부분(130)이 제1 전극(22)의 아랫면(22b)에 간격(26)으로부터 연장되도록 형성되어 있다. 아래 층간 절연막 부분(146)이 제2 전극(24)과 방열 패드(90) 사이의 절연을 위하여 아래 따내기 부분(130)에 형성되어 있다. 아래 층간 절연막 부분(146)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다. 그루브(34)가 제1 아래 도체 패턴(70)과 방열 패드(90)의 사이에 배치되도록 제1 전극(22)의 아랫면(24b) 가운데에 형성되어 있다. 절연층(140)이 제1 아래 도체 패턴(70)과 방열 패드(90)의 경계를 규정할 수 있도록 그루브(34)에 형성되어 있다.
제3 실시예의 LED 패키지 구조물(120C)의 LED 칩(122)은 제1 및 제2 전극(22, 24)의 부품 홀(66, 68)에 다이 본딩되어 있다. LED 칩(122)의 열은 제1 위 도체 패턴(60)과 제1 전극(22)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다. 또한, LED 칩(122)의 열은 제2 위 도체 패턴(62), 제2 전극(24)과 아래 층간 절연막 부분(146)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다.
도 13과 도 14에 메탈 PCB와 LED 패키지 구조물의 제4 실시예가 도시되어 있다. 도 13과 도 14를 참조하면, 제3 및 제4 실시예의 메탈 PCB(10C, 10D)와 LED 패키지 구조물(120C, 120D)의 기본적인 구성은 동일하므로, 동일한 구성에 대해서는 동일한 부호를 부여하고, 그에 대한 자세한 설명은 생략한다. 제4 실시예의 메탈 PCB(10D)는 제1 및 제2 전극(22, 24)의 아랫면(22b, 24b)에 간격(26)으로부터 연장되도록 형성되어 있는 아래 따내기 부분(30, 130)을 구비한다. 아래 층간 절연막 부분(46, 146)이 제1 및 제2 전극(22, 24)과 방열 패드(90) 사이의 절연을 위하여 아래 따내기 부분(30, 130)에 형성되어 있다. 아래 층간 절연막 부분(46, 146)은 격벽 부분(42)의 아래쪽 끝으로부터 수평하게 연장되어 있다. 제4 실시예의 LED 패키지 구조물(120D)에 있어서 LED 칩(122)의 열은 제1 및 제2 위 도체 패턴(60, 62), 제1 및 제2 전극(22, 24)과 아래 층간 절연막 부분(46, 146)을 통하여 방열 패드(90)에 전달된 후 공기 중으로 방출된다.
이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.
10: 메탈 PCB
20: 메탈 베이스
22: 제1 전극 24: 제2 전극
40: 절연층 60: 제1 위 도체 패턴
62: 제2 위 도체 패턴 70: 제1 아래 도체 패턴
72: 제2 아래 도체 패턴 90: 방열 패드
100: 위 패턴 도금층 110: 아래 패턴 도금층
120: LED 패키지 구조물 122: LED 칩
22: 제1 전극 24: 제2 전극
40: 절연층 60: 제1 위 도체 패턴
62: 제2 위 도체 패턴 70: 제1 아래 도체 패턴
72: 제2 아래 도체 패턴 90: 방열 패드
100: 위 패턴 도금층 110: 아래 패턴 도금층
120: LED 패키지 구조물 122: LED 칩
Claims (32)
- 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와;
상기 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와;
상기 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와;
상기 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계를 포함하는 메탈 PCB의 제조 방법. - 제1항에 있어서,
상기 절연층을 형성하는 단계는,
상기 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와;
상기 제1 및 제2 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 제1 및 제2 절연 시트를 열압착하는 단계와;
상기 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 메탈 PCB의 제조 방법. - 제2항에 있어서,
상기 제1 및 제2 전극을 형성하는 단계는 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분을 형성하는 단계를 더 포함하고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 메탈 PCB의 제조 방법. - 제1항에 있어서,
상기 절연층을 형성하는 단계는,
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 절연 시트를 적층하는 단계와;
상기 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 절연 시트를 열압착하는 단계와;
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 메탈 PCB의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법. - 제5항에 있어서,
상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성하는 메탈 PCB의 제조 방법. - 제5항에 있어서,
상기 제1 및 제2 전극을 형성하는 단계에서 상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브를 더 형성하고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 절연층을 형성하는 메탈 PCB의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 패턴 도금층을 형성하는 단계를 더 포함하는 메탈 PCB의 제조 방법. - 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와;
상기 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과;
상기 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과;
상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴을 포함하는 메탈 PCB. - 제9항에 있어서,
상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 메탈 PCB. - 제10항에 있어서,
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분이 더 형성되어 있고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 메탈 PCB. - 제9항에 있어서,
상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 적층된 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 메탈 PCB. - 제9항 내지 제12항 중 어느 한 항에 있어서,
상기 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 상기 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함하는 메탈 PCB. - 제13항에 있어서,
상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성되어 있는 메탈 PCB. - 제9항에 있어서,
상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브가 더 형성되어 있고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 형성되어 있는 절연층을 더 포함하는 메탈 PCB. - 제9항 내지 제12항 중 어느 한 항에 있어서,
상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 형성되어 있는 패턴 도금층을 더 포함하는 메탈 PCB. - 메탈 베이스에 서로 간격을 두고 떨어져 있는 제1 및 제2 전극으로 형성하는 단계와;
상기 제1 및 제2 전극 사이의 간격에 채워지도록 절연층을 형성하는 단계와;
상기 제1 및 제2 전극 각각의 윗면에 제1 및 제2 위 도체 패턴을 형성하는 단계와;
상기 제1 및 제2 전극 각각의 아랫면에 서로 간격을 두고 떨어져 있는 제1 및 제2 아래 도체 패턴을 형성하는 단계와;
상기 제1 및 제2 위 도체 패턴에 LED 칩을 패키징하는 단계를 포함하는 LED 패키지 구조물의 제조 방법. - 제17항에 있어서,
상기 절연층을 형성하는 단계는,
상기 제1 및 제2 전극 각각의 윗면과 아랫면에 제1 및 제2 절연 시트를 적층하는 단계와;
상기 제1 및 제2 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 제1 및 제2 절연 시트를 열압착하는 단계와;
상기 제1 및 제2 전극 각각의 윗면과 아랫면에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 LED 패키지 구조물의 제조 방법. - 제18항에 있어서,
상기 제1 및 제2 전극을 형성하는 단계는 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분을 형성하는 단계를 더 포함하고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 LED 패키지 구조물의 제조 방법. - 제17항에 있어서,
상기 절연층을 형성하는 단계는,
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 절연 시트를 적층하는 단계와;
상기 절연 시트가 상기 제1 및 제2 전극 사이의 간격에 채워지도록 상기 절연 시트를 열압착하는 단계와;
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나에 남아있는 상기 제1 및 제2 절연 시트의 잔여물을 제거하는 단계로 이루어지는 LED 패키지 구조물의 제조 방법. - 제17항 내지 제20항 중 어느 한 항에 있어서,
상기 제1 및 제2 아래 도체 패턴 사이에 배치되는 방열 패드를 형성하는 단계를 더 포함하는 LED 패키지 구조물의 제조 방법. - 제21항에 있어서,
상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성하는 LED 패키지 구조물의 제조 방법. - 제25항에 있어서,
상기 제1 및 제2 전극을 형성하는 단계에서 상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브를 더 형성하고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 절연층을 형성하는 LED 패키지 구조물의 제조 방법. - 제17항 내지 제20항 중 어느 한 항에 있어서,
상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 패턴 도금층을 형성하는 단계를 더 포함하는 LED 패키지 구조물의 제조 방법. - 서로 간격을 두고 떨어지도록 형성되어 있는 제1 및 제2 전극을 갖는 메탈 베이스와;
상기 제1 및 제2 전극 사이의 간격에 채워져 있는 절연층과;
상기 제1 및 제2 전극 각각의 윗면에 형성되어 있는 제1 및 제2 위 도체 패턴과;
상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 제1 및 제2 아래 도체 패턴과;
상기 제1 및 제2 위 도체 패턴에 패키징되어 있는 LED 칩을 포함하는 LED 패키지 구조물. - 제25항에 있어서,
상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면에 적층된 제1 및 제2 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 LED 패키지 구조물. - 제26항에 있어서,
상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 상기 제1 및 제2 전극 사이의 간격으로부터 연장되도록 따내기 부분이 더 형성되어 있고, 상기 절연층은 상기 따내기 부분으로 연장되도록 형성되어 있는 LED 패키지 구조물. - 제25항에 있어서,
상기 절연층은 상기 제1 및 제2 전극 각각의 윗면과 아랫면 중 어느 하나 이상에 적층된 절연 시트가 열압착에 의하여 상기 제1 및 제2 전극 사이의 간격에 채워져 형성되어 있는 LED 패키지 구조물. - 제25항 내지 제28항 중 어느 한 항에 있어서,
상기 제1 및 제2 전극 중 어느 하나 이상으로부터 열을 전달받아 방열할 수 있도록 상기 제1 및 제2 아래 도체 패턴 사이에 배치되어 있는 방열 패드를 더 포함하는 LED 패키지 구조물. - 제29항에 있어서,
상기 방열 패드는 상기 제1 및 제2 전극 각각의 아랫면에 형성되어 있는 상기 절연층의 아랫면을 덮도록 형성되어 있는 LED 패키지 구조물. - 제25항에 있어서,
상기 제1 전극과 상기 방열 패드 사이에 배치되도록 상기 제1 전극의 아랫면에 그루브가 더 형성되어 있고, 상기 제1 전극과 상기 방열 패드의 경계를 규정할 수 있도록 상기 그루브에 형성되어 있는 절연층을 더 포함하는 LED 패키지 구조물. - 제25항 내지 제28항 중 어느 한 항에 있어서,
상기 제1 및 제2 위 및 아래 도체 패턴 각각의 표면에 형성되어 있는 패턴 도금층을 더 포함하는 LED 패키지 구조물.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054059A KR20160123682A (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
| PCT/KR2016/004004 WO2016167625A2 (ko) | 2015-04-16 | 2016-04-18 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150054059A KR20160123682A (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160123682A true KR20160123682A (ko) | 2016-10-26 |
Family
ID=57125953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150054059A KR20160123682A (ko) | 2015-04-16 | 2015-04-16 | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20160123682A (ko) |
| WO (1) | WO2016167625A2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019212136A1 (ko) * | 2018-05-03 | 2019-11-07 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 포함하는 발광 소자 모듈 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662844B1 (ko) * | 2005-06-10 | 2007-01-02 | 삼성전자주식회사 | Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈 |
| KR100986211B1 (ko) * | 2008-01-04 | 2010-10-07 | 주식회사 이츠웰 | 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지 |
| KR101094132B1 (ko) * | 2009-07-09 | 2011-12-14 | 주식회사 코스텍시스 | 고출력 엘이디 |
| KR101192183B1 (ko) * | 2010-11-26 | 2012-10-17 | (주)포인트엔지니어링 | Ｌｅｄ 패키지와 ｌｅｄ 패키지용 금속 서브마운트 및 그 제조방법 |
| KR101373710B1 (ko) * | 2012-12-12 | 2014-03-13 | (주)포인트엔지니어링 | 엘이디 금속기판 패키지 및 그 제조방법 |
-
2015
- 2015-04-16 KR KR1020150054059A patent/KR20160123682A/ko not_active Application Discontinuation
-
2016
- 2016-04-18 WO PCT/KR2016/004004 patent/WO2016167625A2/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016167625A2 (ko) | 2016-10-20 |
| WO2016167625A3 (ko) | 2016-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4305896B2 (ja) | 高輝度発光装置及びその製造方法 | |
| TWI437930B (zh) | 封裝載板及其製作方法 | |
| KR101000860B1 (ko) | 발광다이오드 패키지 및 그 제조 방법 | |
| CN107689408B (zh) | 发光二极管覆晶晶粒及显示器 | |
| JP2005158957A (ja) | 発光装置 | |
| US20130062656A1 (en) | Thermally enhanced optical package | |
| KR101645009B1 (ko) | 방열기판을 갖는 ｌｅｄ 패키지 | |
| US10236429B2 (en) | Mounting assembly and lighting device | |
| US7535098B2 (en) | Structure of substrate | |
| EP2624320B1 (en) | Led module | |
| US20200066943A1 (en) | Light-emitting apparatus | |
| US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
| KR20100089115A (ko) | 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛 | |
| US20120317806A1 (en) | Method for Forming Package Substrate | |
| KR100937136B1 (ko) | 복수의 패키지를 모듈화한 리드프레임을 이용한 발광다이오드 모듈 | |
| JP6210720B2 (ja) | Ｌｅｄパッケージ | |
| KR20160123682A (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| US11171072B2 (en) | Heat dissipation substrate and manufacturing method thereof | |
| KR101768908B1 (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| KR101575127B1 (ko) | 메탈 코어 인쇄회로기판 및 그 제조 방법 | |
| KR20110080548A (ko) | 발광 장치 | |
| US9887179B2 (en) | Light emitting diode device and light emitting device using the same | |
| JP2009021383A (ja) | 電子部品 | |
| KR101220940B1 (ko) | 방열 회로 기판 및 그의 제조 방법 | |
| TW201901991A (zh) | 覆晶式發光二極體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal |